IT1263771B - Circuito di emissione dati di un dispositivo di memoria a semiconduttore - Google Patents

Circuito di emissione dati di un dispositivo di memoria a semiconduttore

Info

Publication number
IT1263771B
IT1263771B ITMI930073A ITMI930073A IT1263771B IT 1263771 B IT1263771 B IT 1263771B IT MI930073 A ITMI930073 A IT MI930073A IT MI930073 A ITMI930073 A IT MI930073A IT 1263771 B IT1263771 B IT 1263771B
Authority
IT
Italy
Prior art keywords
circuit
data
elevation
enabling
switching means
Prior art date
Application number
ITMI930073A
Other languages
English (en)
Inventor
Young-Rae Kim
Yun-Sang Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of ITMI930073A0 publication Critical patent/ITMI930073A0/it
Publication of ITMI930073A1 publication Critical patent/ITMI930073A1/it
Application granted granted Critical
Publication of IT1263771B publication Critical patent/IT1263771B/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Abstract

Circuito di emissione dati di un dispositivo di memoria a semiconduttore con transistor di elevazione e riduzione per emettere dati attraverso un'operazione di commutazione complementare, comprendente mezzi di precarica per precaricare una coppia di segnali di dati letti da una cella di memoria avente un dato livello di tensione in una prima modalità di funzionamento, mezzi di commutazione per collegare il segnale di uscita dei mezzi di precarico amplificati alle porte dei transistor di elevazione e riduzione, ed un circuito di abilitazione per collegare il segnale di uscita dei mezzi di commutazione alle porte dei transistor di elevazione e riduzione in una seconda modalità di funzionamento. I mezzi di commutazione sono un circuito di cambiamento di livello per controllare i transistor di elevazione e riduzione, i quali sono elementi di pilotaggio di uscita di dati, impiegando una sorgente di tensione costante per fornire un innalzamento di tensione Vpp aumentato oltre il livello Vcc di tensione di sorgente di un circuito integrato prima dell'abilitazione del circuito integrato. La prima e la seconda modalità di funzionamento rappresentano rispettivamente la disabilitazione e l'abilitazione del circuito di emissione dati all'emissione di dati.
ITMI930073A 1992-01-30 1993-01-19 Circuito di emissione dati di un dispositivo di memoria a semiconduttore IT1263771B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920001394A KR950000496B1 (ko) 1992-01-30 1992-01-30 반도체 메모리 장치의 데이타 출력회로

Publications (3)

Publication Number Publication Date
ITMI930073A0 ITMI930073A0 (it) 1993-01-19
ITMI930073A1 ITMI930073A1 (it) 1994-07-19
IT1263771B true IT1263771B (it) 1996-08-29

Family

ID=19328487

Family Applications (1)

Application Number Title Priority Date Filing Date
ITMI930073A IT1263771B (it) 1992-01-30 1993-01-19 Circuito di emissione dati di un dispositivo di memoria a semiconduttore

Country Status (8)

Country Link
US (1) US5396463A (it)
JP (1) JP2862744B2 (it)
KR (1) KR950000496B1 (it)
DE (1) DE4239123A1 (it)
FR (1) FR2687003B1 (it)
GB (1) GB2263801B (it)
IT (1) IT1263771B (it)
TW (1) TW217477B (it)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9417265D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Controlling capacitive load
US5546338A (en) * 1994-08-26 1996-08-13 Townsend And Townsend Khourie And Crew Fast voltage equilibration of differential data lines
JP3672968B2 (ja) * 1995-05-29 2005-07-20 株式会社ルネサステクノロジ ブースト回路
KR0172380B1 (ko) * 1995-06-17 1999-03-30 김광호 반도체 메모리장치의 데이터 출력버퍼
JPH10241360A (ja) * 1997-02-24 1998-09-11 Kawasaki Steel Corp 半導体記憶装置
JP2002501654A (ja) * 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
US5940333A (en) * 1998-07-08 1999-08-17 Advanced Micro Devices, Inc. Recursive voltage boosting technique
JP2000040369A (ja) * 1998-07-23 2000-02-08 Mitsubishi Electric Corp 半導体集積回路装置
US6141263A (en) * 1999-03-01 2000-10-31 Micron Technology, Inc. Circuit and method for a high data transfer rate output driver
US6256235B1 (en) * 2000-06-23 2001-07-03 Micron Technology, Inc. Adjustable driver pre-equalization for memory subsystems
KR100764428B1 (ko) * 2000-08-30 2007-10-05 주식회사 하이닉스반도체 반도체 메모리 소자의 전압발생장치
KR20030053594A (ko) * 2001-12-22 2003-07-02 삼성전자주식회사 커플링 효과를 감쇄시킬 수 있는 데이터 출력방법 및출력회로
KR100486263B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 Ｓｄｒ/ｄｄｒ 겸용 반도체 메모리 장치의 데이터 출력 회로
KR100499405B1 (ko) * 2002-11-25 2005-07-05 주식회사 하이닉스반도체 데이터 출력버퍼 제어회로
KR100670682B1 (ko) * 2005-02-04 2007-01-17 주식회사 하이닉스반도체 반도체 기억 소자에서의 데이터 출력 회로 및 방법
KR100736039B1 (ko) 2005-08-04 2007-07-06 삼성전자주식회사 사용자의 시청 등급을 기초로 프로그램 등급 및 시청량을표시하는 디스플레이 장치 및 그 방법
US7818135B2 (en) * 2008-05-30 2010-10-19 Agere Systems Inc. Optimum timing of write and read clock paths

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196587A (ja) * 1984-10-17 1986-05-15 Toshiba Corp センスアンプ回路
JPS61110399A (ja) * 1984-11-05 1986-05-28 Toshiba Corp ダイナミツクメモリのデ−タ出力回路
JPH0612632B2 (ja) * 1987-02-27 1994-02-16 日本電気株式会社 メモリ回路
JPH01192081A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体記憶装置
JPH01300493A (ja) * 1988-05-27 1989-12-04 Ricoh Co Ltd 記憶装置
KR910008101B1 (ko) * 1988-12-30 1991-10-07 삼성전자 주식회사 반도체 메모리 소자의 피드백형 데이타 출력 회로
JPH035992A (ja) * 1989-06-02 1991-01-11 Hitachi Ltd 半導体記憶装置
US4963766A (en) * 1989-06-28 1990-10-16 Digital Equipment Corporation Low-voltage CMOS output buffer
US4991140A (en) * 1990-01-04 1991-02-05 Motorola, Inc. Integrated circuit memory with improved di/dt control
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼

Also Published As

Publication number Publication date
US5396463A (en) 1995-03-07
ITMI930073A0 (it) 1993-01-19
KR950000496B1 (ko) 1995-01-24
FR2687003B1 (fr) 1994-09-23
GB2263801A (en) 1993-08-04
TW217477B (it) 1993-12-11
ITMI930073A1 (it) 1994-07-19
JPH0684373A (ja) 1994-03-25
DE4239123A1 (it) 1993-08-05
GB9300855D0 (en) 1993-03-10
JP2862744B2 (ja) 1999-03-03
GB2263801B (en) 1995-08-30
KR930017021A (ko) 1993-08-30
FR2687003A1 (fr) 1993-08-06

Similar Documents

Publication Publication Date Title
IT1263771B (it) Circuito di emissione dati di un dispositivo di memoria a semiconduttore
KR950025782A (ko) 반도체 소자의 감지 증폭기
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
US6762968B2 (en) Semiconductor memory device having a small-sized memory chip and a decreased power-supply noise
US6392951B2 (en) Semiconductor storage device
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
US6157581A (en) Semiconductor memory having a restore voltage control circuit
KR940009245B1 (ko) 다이내믹 ram의 판독회로
KR100420088B1 (ko) 반도체 장치
US5724299A (en) Multiport register file memory using small voltage swing for write operation
GB2374180A (en) Semiconductor memory device having sensing power driver
KR100364421B1 (ko) 센스앰프 구동회로
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
JPH0442493A (ja) 半導体記憶装置
KR100370952B1 (ko) 메모리 셀의 센스앰프 회로
JPH0713869B2 (ja) データ伝送回路
KR100492791B1 (ko) 센스앰프구동회로
KR100613671B1 (ko) 반도체 기억 장치
JP4543349B2 (ja) 半導体記憶装置
KR100203144B1 (ko) 센스앰프 드라이버 및 그 제어회로
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
KR100679255B1 (ko) 반도체 메모리 장치
JP2508619B2 (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19971028