FR2723273A1 - Circuit de recopie de maximum a haute precision - Google Patents
Circuit de recopie de maximum a haute precision Download PDFInfo
- Publication number
- FR2723273A1 FR2723273A1 FR9409543A FR9409543A FR2723273A1 FR 2723273 A1 FR2723273 A1 FR 2723273A1 FR 9409543 A FR9409543 A FR 9409543A FR 9409543 A FR9409543 A FR 9409543A FR 2723273 A1 FR2723273 A1 FR 2723273A1
- Authority
- FR
- France
- Prior art keywords
- current
- transistor
- maximum
- circuit
- common line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 32
- 230000003503 early effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 210000004460 N cell Anatomy 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Circuit de recopie de maximum, destiné à fournir un courant (Iout) de sortie égal au courant maximum (Imax) d'une pluralité de N courants (I1, I2, ... IN) d'entrée, ledit circuit comprenant une pluralité de N cellules (C1, C2,...,CN) identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes (S1, S2, ..,SN) de sortie desdites cellules étant reliées à une ligne commune (LC) polarisée par une source de courant.Selon l'invention, un dispositif (10) de recopie de courant, commandé par ladite ligne commune (LC), étant apte à fournir ledit courant (Iout) de sortie égal audit courant maximum (Imax), la ligne commune (LC) est polarisée par une source (20) de courant commandée par la tension à ses bornes.Application notamment aux circuits de logique floue.
Description
CIRCUIT DE RECOPIE DE MAXIMUM A HAUTE PRECISION
La présente invention concerne un circuit de recopie de maximum, destiné à fournir un courant de sortie égal au maximum d'une pluralité de N courants d'entrée.
La présente invention concerne un circuit de recopie de maximum, destiné à fournir un courant de sortie égal au maximum d'une pluralité de N courants d'entrée.
D'une façon générale, l'invention trouve une application particulièrement avantageuse à chaque fois qu'une détermination de la valeur, voire même de la position, du courant maximum parmi une pluralité de courants d'entrée doit être effectuée dans le but d'établir le meilleur accord entre deux pluralités distinctes de courants.
Cette recherche de courant maximum est utilisée, par exemple, dans l'opérateur MAX des circuits de logique floue, ainsi que pour trouver le meilleur accord dans le contenu d'une mémoire adressable ou encore le neurone gagnant dans un réseau de Kohonen.
De plus, elle peut être également utilisée pour déterminer la sortie de signal maximum d'un ensemble de détecteurs, comme par exemple le point le plus brillant d'une image représenté par le photodétecteur de sortie maximum d'une matrice de photodétecteurs. Dans ce cas, le circuit de recopie de maximum peut être directement intégré sur une puce avec la matrice.
On connaît du brevet américain n" 5 059 814 un circuit de détection de position du maximum d'une pluralité de N courants, appelé "Winner Take-All Circuit". Ce circuit comprend une pluralité de N cellules identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes de sortie desdites cellules étant reliées à une ligne commune polarisée par une source de courant constant.
Plus précisément, chaque cellule du circuit connu comprend un premier transistor traversé par le courant d'entrée correspondant, et un deuxième transistor, commandé par le premier transistor, la tension de commande du deuxième transistor étant alors le seul différent du niveau logique O.
Toutefois, s'il conduit à la détermination de la position du courant maximum, le circuit qui vient d'être décrit en liaison avec le brevet américain précité ne permet pas de recopier la valeur de ce courant. En outre, étant alimenté par une source de courant constant connectée à la ligne commune de polarisation, ce circuit peut être le siège de phénomènes transitoires parasites, tels que dépassements de seuil et oscillations, lors de la commutation d'un courant maximum à un autre.
C'est pourquoi un but de la présente invention est de réaliser un circuit de recopie de maximum, destiné à fournir un courant de sortie égal au courant maximum d'une pluralité de N courants d'entrée, ledit circuit comprenant une pluralité de N cellules identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes de sortie desdites cellules étant reliées à une ligne commune polarisée par une source de courant, circuit qui permettrait d'effectuer une recopie du courant maximum dans des conditions telles que seraient évités les inconvénients mentionnés ci-dessus en référence au comportement en régime transitoire du circuit de détection de position de maximum du brevet américain n" 5 059 819.
Ce but est atteint, conformément à l'invention, du fait qu' un dispositif de recopie, commandé par ladite ligne commune, étant apte à fournir ledit courant de sortie égal audit courant maximum, la ligne commune est polarisée par une source de courant commandée par la tension à ses bornes.
Ainsi, le courant qui traverse ladite source de courant, telle qu'une charge non-linéaire, peut suivre les variations du courant de sortie du circuit de l'invention, en particulier au moment des commutations du courant maximum. Il est alors possible, par un choix approprié des paramètres, de conférer au circuit de recopie, objet de l'invention, un comportement de système du premier ordre.
Selon un mode de mise en oeuvre particulier de l'invention, chaque cellule comprend
- un premier transistor traversé par ledit courant d'entrée,
- un deuxième transistor, commandé par ledit premier transistor de manière à imposer à la ligne commune un potentiel tel qu'un transistor de recopie, constituant ledit dispositif de recopie de courant, et monté en miroir de courant avec les premiers transistors, recopie le courant d'entrée de la cellule de courant maximum.
- un premier transistor traversé par ledit courant d'entrée,
- un deuxième transistor, commandé par ledit premier transistor de manière à imposer à la ligne commune un potentiel tel qu'un transistor de recopie, constituant ledit dispositif de recopie de courant, et monté en miroir de courant avec les premiers transistors, recopie le courant d'entrée de la cellule de courant maximum.
Comme on le verra plus loin, le fonctionnement des cellules du circuit de recopie conforme à l'invention repose sur le fait que le courant maximum à recopier s'établit comme le courant de saturation du premier transistor de la cellule correspondante. Aussi, le courant de sortie délivré par le transistor de recopie n'est égal au courant maximum devant être recopié que dans la mesure ou l'effet Early des premiers transistors des cellules du circuit est négligeable. On entend par effet Early les variations du courant de saturation avec la tension de drain. Or, même si cet effet n'agit qu'au second ordre, sa prise en compte devient obligatoire si l'on veut obtenir une très bonne précision dans la recopie du courant maximum par le transistor de recopie.
C'est dans ce but que l'invention prévoit que le dispositif de recopie de courant comporte un circuit de correction apte à appliquer audit transistor de recopie une tension de drain égal à la tension de drain du premier transistor de la cellule dont le courant est maximum.
Ce dispositif de recopie de courant est remarquable en ce qu'il permet de reconstituer, à partir du courant maximum, la tension de drain du premier transistor de la cellule de courant maximum, quelle que soit cette cellule.
De cette manière, on supprime l'influence de l'effet Early sur la qualité de la copie en compensant l'effet Early du premier transistor de la cellule de courant maximum par un effet Early équivalent sur le transistor de recopie.
La description que va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée.
La figure 1 est le schéma général d'un circuit de recopie de maximum conforme à l'invention.
La figure 2 est le schéma d'un mode de réalisation du circuit de recopie de la figure 1.
La figure 3 donne le schéma d'un dispositif de recopie de courant permettant l'élimination de l'effet Early du circuit de recopie de maximum de la figure 2.
Le circuit de recopie de maximum représenté sur le schéma de la figure 1 est destiné à fournir un courant Iout de sortie égal au courant maximum Imax d'une pluralité de N courants I1, 12 ..., IN d'entrée
Iout = Imax = Max (11,12 ..., IN) lN)
Ce circuit comprend une pluralité de N cellules C 1, C2, ..., CN identiques dans lesquelles sont injectés respectivement les N courants d'entrée. Comme on peut le voir sur la figure 1, les bornes S 1, S2, ..., SN de sortie desdites cellules sont reliées à une ligne commune LC portée à un potentiel Vc.
Iout = Imax = Max (11,12 ..., IN) lN)
Ce circuit comprend une pluralité de N cellules C 1, C2, ..., CN identiques dans lesquelles sont injectés respectivement les N courants d'entrée. Comme on peut le voir sur la figure 1, les bornes S 1, S2, ..., SN de sortie desdites cellules sont reliées à une ligne commune LC portée à un potentiel Vc.
Ledit potentiel Vc de la ligne commune LC commande un dispositif 10 de recopie de courant apte à fournir le courant Iout de sortie égal audit courant maximum Imax.
Conformément au schéma de la figure 1, et selon une disposition avantageuse de l'invention, la ligne commune LC du circuit de recopie de maximum est polarisée par une source 20 de courant commandée par la tension à ses bornes, dont le gain est défini par A. Ladite source 20 de courant peut être une charge non-linéaire traversée par un courant supérieur au courant de sortie Iout = Imax d'un facteur A. Il est ainsi possible d'obtenir un circuit ayant le comportement d'un système du premier ordre, c'est-à-dire sans dépassements de seuil ni oscillations résiduelles lors de la commutation du courant maximum d'une valeur à une autre.
La figure 2 illustre un mode de réalisation particulier du circuit de recopie de maximum dont la structure générale est donnée sur la figure 1.
Dans ce circuit, chaque cellule Ck est constituée de la même manière que dans le "Winner-Take-All Circuit" mentionné plus haut, en ce sens qu'elle comprend un premier transistor Tlk traversé par le courant 1k d'entrée et un deuxième transistor T2k commandé par ledit premier transistor
Tlk de manière à imposer le potentiel Vc de la ligne commune LC lorsque le courant d'entrée correspondant représente le courant maximum Imax de la pluralité des N courants d'entrée.
Tlk de manière à imposer le potentiel Vc de la ligne commune LC lorsque le courant d'entrée correspondant représente le courant maximum Imax de la pluralité des N courants d'entrée.
Le dispositif 10 de recopie de courant comporte un transistor Tl0 de recopie commandé par le potentiel Vc de la ligne commune LC de façon à constituer un miroir de courant pour le premier transistor de la cellule dont le courant d'entrée est maximum.
Le fonctionnement de ce circuit peut être compris de la manière suivante.
Puisque tous les premiers transistors Tlk sont identiques et qu'ils ont les mêmes tensions de grille et de source, ils seront traversés par le même courant Is de saturation tant que leur tension de drain est supérieure à leur tension de saturation.
Maintenant, si le courant Ik d'entrée est plus petit que le courant Is, alors la tension Vk au noeud k de la cellule Ck , appliquée à la grille du deuxième transistor T2k, diminue, avec pour effet de bloquer ledit deuxième transistor. Cette cellule Ck, de courant inférieur, est donc sans influence sur le potentiel Vc de la ligne commune LC et sur le fonctionnement du transistor T10 de recopie qui continue à fournir le même courant Iout de sortie.
A l'inverse, si le courant Ik d'entrée devient plus grand que le courant
Is, la tension Vk augmente de sorte que le premier transistor Tlk admette Ik comme nouveau courant Is de saturation, ce qui entraîne une augmentation du potentiel Vc de la ligne commune LC et donc du courant Iout de sortie.
Is, la tension Vk augmente de sorte que le premier transistor Tlk admette Ik comme nouveau courant Is de saturation, ce qui entraîne une augmentation du potentiel Vc de la ligne commune LC et donc du courant Iout de sortie.
Ainsi, tant qu'au moins un courant d'entrée est supérieur au courant de sortie, celui-ci aura tendance à augmenter et, par conséquent, convergera vers la valeur du courant d'entrée maximum.
Le potentiel Vc de la ligne commune LC est imposé par la cellule de courant maximum comme la tension de saturation du premier transistor correspondant. Il s'ensuit que le noeud de la cellule de courant maximum sera le seul ayant un potentiel différent d'un zéro logique, ce qui permet par comparaison de déterminer également, en plus de sa valeur, la position du courant d'entrée maximum.
Une analyse du circuit de recopie de maximum de la figure 2 montre que, pour de petits signaux, un comportement de circuit de premier ordre peut être obtenu si le gain A de la source 20 de courant commandée en courant vérifie l'inégalité:
Cc (B2)
A3/2 > (1)
Cin (B1) dans laquelle
- Cc est la capacité totale sur la ligne commune LC,
- Cin est la capacité d'entrée totale à chaque noeud d'injection de courant d'entrée,
- B1 est le gain des premiers transistors Tlk,
- B2 est le gain des deuxièmes transistors T2k.
Cc (B2)
A3/2 > (1)
Cin (B1) dans laquelle
- Cc est la capacité totale sur la ligne commune LC,
- Cin est la capacité d'entrée totale à chaque noeud d'injection de courant d'entrée,
- B1 est le gain des premiers transistors Tlk,
- B2 est le gain des deuxièmes transistors T2k.
Si l'inégalité (1) est satisfaite, alors la constante de temps du circuit est :
2Cc
Tl = (2)
A gml où gml est la conductance d'entrée des premiers transistors Tlk.
2Cc
Tl = (2)
A gml où gml est la conductance d'entrée des premiers transistors Tlk.
Toutefois, l'analyse en terme de petits signaux conduisant aux relations (1) et (2) n'est valable que si le point de fonctionnement continu du circuit ne change pas, ce qui ne se produit que si le courant maximum reste à la même valeur. Si le courant maximum change de valeur, le temps de réponse du circuit sera régi par le temps nécessaire pour atteindre le nouveau point de fonctionnement. Ce temps est sensiblement égal à AV
2 = Cin A 1k + A Imax ou:
AV = VT + a VImax, VT étant la somme des tensions de seuil des
premiers et deuxièmes transistors et a une constante,
- hImax est la différence entre le nouveau et l'ancien courant maximum
Imax,
- AIk est la variation du courant d'entrée au noeud ou était appliqué l'ancien courant d'entrée maximum.
2 = Cin A 1k + A Imax ou:
AV = VT + a VImax, VT étant la somme des tensions de seuil des
premiers et deuxièmes transistors et a une constante,
- hImax est la différence entre le nouveau et l'ancien courant maximum
Imax,
- AIk est la variation du courant d'entrée au noeud ou était appliqué l'ancien courant d'entrée maximum.
Comme l'indique la figure 2, la source 20 de courant commandée par la tension à ses bornes peut être constituée de la manière la plus simple par un transistor T 1 monté en diode, la grille et le drain de ce transistor étant reliés à la ligne commune LC.
Dans ce montage, le gain A de la source de courant commandée en courant est déterminé
- soit par les rapports W/L pour des transistors T10 de recopie et T1 monté en diode lorsqu'ils sont différents,
- soit, avec des transistors de même rapport W/L, par le nombre de transistors Tl montés en diode, connectés à la ligne commune LC. Dans le cas de la figure 2, le gain A vaut 1 si les deux transistors Tl0 et T1 sont identiques.
- soit par les rapports W/L pour des transistors T10 de recopie et T1 monté en diode lorsqu'ils sont différents,
- soit, avec des transistors de même rapport W/L, par le nombre de transistors Tl montés en diode, connectés à la ligne commune LC. Dans le cas de la figure 2, le gain A vaut 1 si les deux transistors Tl0 et T1 sont identiques.
La figure 3 donne le schéma d'un autre mode de réalisation du dispositif 10 de recopie d'un circuit de recopie conforme à l'invention, dont seule la cellule Cn de courant maximum a été représentée.
Dans le but d'éliminer de la recopie l'effet Early du premier transistor Tln de la cellule Cn, le dispositif 10 de recopie de la figure 3 comprend, outre le transistor T10 de recopie, un circuit de correction destiné à appliquer audit transistor de recopie une tension Vd de drain égale à la tension Vn du drain du premier transistor Tln de la cellule Cn de courant maximum.
La conception de ce circuit de correction est basée sur le fait que, même si chaque cellule du circuit de recopie a une tension de drain différent, seule l'une d'entre elles, ici la cellule Cn, commande à un instant donné le transistor T10 de recopie. Le circuit de correction a donc pour fonction de reproduire la tension de drain de la cellule de courant maximum et de l'utiliser à travers un montage cascode pour l'appliquer au drain du transistor
T10 de recopie, ceci sans faire usage de la position des cellules mais uniquement du fait que seul est recopié le courant traversé par la cellule qui commande le circuit de recopie à cet instant.
T10 de recopie, ceci sans faire usage de la position des cellules mais uniquement du fait que seul est recopié le courant traversé par la cellule qui commande le circuit de recopie à cet instant.
Le circuit de la figure 3 sera maintenant décrit en donnant aux différents transistors qui y figurent des rapports W/L dont les valeurs relatives sont définies par:
(W/L)Tln= 1/A(W/L)Tl = (W/L) T10 = (W/L) Tdl
(W/L) T2n = (A l)(W/L)Td2
(W/L) Tcc = ('VIL) Tdc
(W/L) Td3 = (W/L) Td4
Le but du circuit de correction est de rendre la tension Vd du drain du transistor T10 de recopie égale à la tension Vn du drain du premier transistor Tln de la cellule Cn qui commande le circuit de recopie.
(W/L)Tln= 1/A(W/L)Tl = (W/L) T10 = (W/L) Tdl
(W/L) T2n = (A l)(W/L)Td2
(W/L) Tcc = ('VIL) Tdc
(W/L) Td3 = (W/L) Td4
Le but du circuit de correction est de rendre la tension Vd du drain du transistor T10 de recopie égale à la tension Vn du drain du premier transistor Tln de la cellule Cn qui commande le circuit de recopie.
Le courant In = Imax de la cellule Cn est recopié par le transistor Td2 puis à nouveau par les transistors Td3 et Td4 montés en miroir de courant.
Le courant I'n à travers le deuxième transistor T2n de la cellule Cn est égal au courant à travers la source 20 de courant, c'est-à-dire A Imax = A In, diminué du courant traversant le transistor Td2, c'est-à-dire Imax:
I'n = (A-l) Imax
Ainsi, le courant à travers le transistor Td2 est l/(A-l) fois le courant à travers le transistor T2n. Si les rapports W/L des transistors Td2 et T2n sont dans le rapport (A-l), alors le potentiel Vp est égal à Vn, et, comme le montage cascode des transistors Tdc et Tcc copie le potentiel Vp en Vd, on en déduit que Vd = Vn.
I'n = (A-l) Imax
Ainsi, le courant à travers le transistor Td2 est l/(A-l) fois le courant à travers le transistor T2n. Si les rapports W/L des transistors Td2 et T2n sont dans le rapport (A-l), alors le potentiel Vp est égal à Vn, et, comme le montage cascode des transistors Tdc et Tcc copie le potentiel Vp en Vd, on en déduit que Vd = Vn.
La description qui précède fait intervenir des transistors avec des coefficients géométriques simples, l en général, mais il est bien entendu qu'ils pourraient être choisis avec d'autres coefficients géométriques, l'essentiel étant d'assurer que Vd = Vn. De même, les transistors représentés sont des transistors MOS type n, mais ils pourraient tant aussi bien être des transistors MOS type p ou encore bipolaires.
Claims (6)
- REVENDICATIONSIN) d'entrée, ledit circuit comprenant une pluralité de N cellules (Cl,C2,...,CN) identiques dans lesquelles sont injectés respectivement les N courants d'entrée, les bornes (S1,S2,...,SN) de sortie desdites cellules étant reliées à une ligne commune (LC) polarisée par une source de courant, caractérisé en ce qu'un dispositif (10) de recopie de courant, commandé par ladite ligne commune (LC), étant apte à fournir ledit courant (Iout) de sortie égal audit courant maximum (Imax), la ligne commune (LC) est polarisée par une source (20) de courant commandée par la tension à ses bornes.l. Circuit de recopie de maximum, destiné à fournir un courant (Iout) de sortie égal au courant maximum (Imax) d'une pluralité de N courants (I1, I2,
- 2. Circuit de recopie de maximum selon la revendication 1, caractérisé en ce que chaque cellule (Ck) comprend:- un premier transistor (tek) traversé par ledit courant (Ik) d'entrée,- un deuxième transistor (T2k), commandé par ledit premier transistor (Tlk) de manière à imposer à la ligne commune (LC) un potentiel (Vc) tel qu'un transistor (T10) de recopie, constituant ledit dispositif (10) de recopie de courant, et monté en miroir de courant avec les premiers transistors (Tlk), recopie le courant d'entrée (In) de la cellule (Cn) de courant maximum.
- 3. Circuit de recopie de maximum selon le revendication 2, caractérisé en ce que le gain A de ladite source (20,gode courant vérifie l'inégalité:Cc (B2) A3/2 >Cin (B1) dans laquelle- Cc est la capacité totale sur la ligne commune (LC),- Cin est la capacité d'entrée totale à chaque noeud (k) d'injection de courant d'entrée,- B1 est le gain des premiers transistors (Tlk),- B2 est le gain des deuxièmes transistors (T2k).
- 4. Circuit de recopie de maximum selon l'une des revendications 2 ou 3, caractérisé en ce que ladite source (20) de courant commandée par la tension à ses bornes est constituée par un transistor (T1) monté en diode.
- 5. Circuit de recopie de maximum selon l'une quelconque des revendications 2 à 4, caractérisé en ce que le dispositif (10) de recopie de courant comporte un circuit de correction apte à appliquer audit transistor (T10) de recopie une tension (Vd) de drain égale à la tension (Vn) de drain du premier transistor (Tln) de la cellule (Cn) dont le courant (In) est maximum.
- 6. Circuit de recopie de maximum selon la revendication 5, caractérisé en ce que ledit circuit de correction comporte des moyens (Tdl,Td2,Td3,Td4) pour reproduire ladite tension (Vn) de drain du premier transistor (Tln) de la cellule (Cn) de courant maximum et des moyens (Tdc,Tcc) pour appliquer au drain du transistor (T10) de recopie la tension ainsi reproduite par un montage cascode.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9409543A FR2723273B1 (fr) | 1994-07-27 | 1994-07-27 | Circuit de recopie de maximum a haute precision |
| CH218295A CH689885A5 (fr) | 1994-07-27 | 1995-07-25 | Circuit de recopie de maximum à haute précision. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9409543A FR2723273B1 (fr) | 1994-07-27 | 1994-07-27 | Circuit de recopie de maximum a haute precision |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2723273A1 true FR2723273A1 (fr) | 1996-02-02 |
| FR2723273B1 FR2723273B1 (fr) | 1996-09-20 |
Family
ID=9465969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9409543A Expired - Fee Related FR2723273B1 (fr) | 1994-07-27 | 1994-07-27 | Circuit de recopie de maximum a haute precision |
Country Status (2)
| Country | Link |
|---|---|
| CH (1) | CH689885A5 (fr) |
| FR (1) | FR2723273B1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0383397A2 (fr) * | 1989-02-17 | 1990-08-22 | Philips Electronics Uk Limited | Circuit convoyeur de courant |
| US5059814A (en) * | 1988-11-30 | 1991-10-22 | The California Institute Of Technology | Winner-take-all circuits for neural computing systems |
| US5206541A (en) * | 1991-04-30 | 1993-04-27 | The Johns Hopkins University | Current-mode based analog circuits for synthetic neural systems |
-
1994
- 1994-07-27 FR FR9409543A patent/FR2723273B1/fr not_active Expired - Fee Related
-
1995
- 1995-07-25 CH CH218295A patent/CH689885A5/fr not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059814A (en) * | 1988-11-30 | 1991-10-22 | The California Institute Of Technology | Winner-take-all circuits for neural computing systems |
| EP0383397A2 (fr) * | 1989-02-17 | 1990-08-22 | Philips Electronics Uk Limited | Circuit convoyeur de courant |
| US5206541A (en) * | 1991-04-30 | 1993-04-27 | The Johns Hopkins University | Current-mode based analog circuits for synthetic neural systems |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2723273B1 (fr) | 1996-09-20 |
| CH689885A5 (fr) | 1999-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2633407C (fr) | Dispositif de detection de rayonnement electromagnetique, en particulier infrarouge | |
| CA2632505C (fr) | Dispositif de detection de rayonnement infrarouge a detecteurs bolometriques | |
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| EP0585150A1 (fr) | Circuit de lecture pour mémoire, avec précharge et équilibrage avant lecture | |
| FR2918746A1 (fr) | Capteur electronique a regulation thermique integree | |
| EP0649079B1 (fr) | Circuit générateur de tension stabilisée du type bandgap | |
| EP1672795A1 (fr) | Dispositif de réinitialisation d'un circuit intégré à partir d'une détection d'une chute d'une tension d'alimentation, et circuit électronique correspondant | |
| EP1354360B1 (fr) | Element photoelectrique a tres grande dynamique de fonctionnement | |
| FR3078596A1 (fr) | Dispositif haute dynamique pour l'integration d'un courant electrique | |
| EP0447729B1 (fr) | Comparateur à seuil immunisé contre le bruit | |
| FR2641127A1 (fr) | ||
| FR2579045A1 (fr) | Transducteur optoelectronique | |
| FR2723273A1 (fr) | Circuit de recopie de maximum a haute precision | |
| FR2834805A1 (fr) | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature | |
| EP0354106B1 (fr) | Circuit d'élimination du bruit, intégré dans un détecteur d'images à l'état solide | |
| EP0829796B1 (fr) | Contrôleur de tension à sensibilité aux variations de température atténuée | |
| FR2936118A1 (fr) | Compteur analogique et imageur incorporant un tel compteur. | |
| FR3100886A1 (fr) | Capteur infrarouge et procede de commande associe | |
| EP0263750A1 (fr) | Echantillonneur-bloqueur à haute fréquence d'échantillonnage | |
| FR2767243A1 (fr) | Dispositif adaptateur symetrique de commutation d'un signal logique | |
| FR2755323A1 (fr) | Dispositif de conversion analogique/numerique | |
| EP0568474A1 (fr) | Circuit d'extraction de signal de synchronisation dans un signal vidéo composite, en technologie MOS | |
| EP0679899B1 (fr) | Capteur comprenant une pluralité de capteurs locaux, notamment des photodiodes | |
| WO1995025329A1 (fr) | Echantillonneur-bloqueur differentiel rapide | |
| FR2773430A1 (fr) | Dispositif de prise de vue a transfert de charges sur un element de connexion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060331 |