FR2656725A1 - - Google Patents

Download PDF

Info

Publication number
FR2656725A1
FR2656725A1 FR9004026A FR9004026A FR2656725A1 FR 2656725 A1 FR2656725 A1 FR 2656725A1 FR 9004026 A FR9004026 A FR 9004026A FR 9004026 A FR9004026 A FR 9004026A FR 2656725 A1 FR2656725 A1 FR 2656725A1
Authority
FR
France
Prior art keywords
word line
lines
word
word lines
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9004026A
Other languages
English (en)
Other versions
FR2656725B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2656725A1 publication Critical patent/FR2656725A1/fr
Application granted granted Critical
Publication of FR2656725B1 publication Critical patent/FR2656725B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Le circuit de cellules de mémoire à assemblage d'ordre plus élevé comprend une pluralité d'amplificateurs de lignes de mots (10) utilisant une pluralité de lignes de mots, une pluralité de lignes de bits et divers décodeurs. Est décrite la méthode de disposition en réseau des amplificateurs de lignes de mots (10),laquelle permet de diminuer le pas entre les amplificateurs de lignes de mots (10) de façon que l'implantation du réseau de mémoire à semi-conducteur peut être facilement réalisée. La méthode de disposition en réseau des autres composants du réseau de mémoire est de plus suggérée.

Description

"Structure de ligne de mots interdigitée et torsadée pour mémoire à semi-
conducteur" La présente invention concerne un réseau de mémoire à semiconducteur et, plus particulièrement, une méthode d'implantation de celuici Les éléments ou cellules de mémoire du dispositif de mémoire à semiconducteur sont influencés par les problèmes que soulève l'implantation d'un réseau de cellules de mémoire à densité d'intégration d'un ordre plus élevé du fait que les dispositifs de mémoire à semi-conducteur tendent vers une intégration de plus en plus poussée des circuits de cellules de mémoire sur une zone de
puce minime.
En particulier, dans le réseau de cellules de mémoire comportant une pluralité de lignes de bits et une pluralité de lignes de mots, un pas rendu plus étroit entre les lignes en raison de la tendance à une densité d'intégration plus élevée des circuits de cellules de mémoire, entraîne des couplages capacitifs entre les lignes lorsqu'un signal est transmis à travers l'une d'elles Au couplage capacitif entre
lignes s'ajoute la capacité de la ligne elle-même.
Plus grande est la capacité du dispositif de mémoire à semi-conducteur, plus longue est la ligne de mots, et plus
étroit est le pas entre les lignes de mots.
Le temps requis pour accéder à la cellule de mémoire étant fonction de la longueur de la ligne de mots, une ligne de mots plus longue n'est, toutefois, pas souhaitable En général, afin de compenser le retard de temps d'accès, une couche métallique est formée sur le polysilicium qui est le matériau constitutif de la ligne de mots, de façon à rendre possible une exploitation à vitesse élevée Le revêtement métallique des lignes de mots entraîne toutefois une augmentation du couplage capacitif entre les lignes en raison de la moindre largeur de pas entre les lignes Un bruit est de plus généré entre les métaux employés comme un effet du couplage capacitif Le bruit dû au couplage capacitif entre les lignes de mots chargé ou déchargé dans le cas o une ligne de mots est sélectionnée constitue un obstacle à une
exploitation correcte de la mémoire à vitesse élevée.
Par ailleurs, il y a lieu de considérer le bruit engendré par un niveau relativement important de la tension de commande des lignes de mots, compte tenu de la miniaturisation extrême des transistors MOS et de la réduction d'échelle dans l'implantation de ceux-ci intervenue
dans les récents circuits à haute densité d'intégration.
Cependant, si une telle tension de commande était abaissée à une valeur plus faible qu'une tension d'alimentation externe par exemple, habituellement de 5 volts, dans le but d'éliminer un tel bruit, alors, un transistor formant porte dans une unité de mémoire risquerait de ne pas être effectivement piloté à cause de cette tension de commande insuffisante Ceci constitue un obstacle pour pousser encore plus loin la miniaturisation et l'augmentation de la densité
d'intégration dans les circuits intégrés.
Par ailleurs, un autre problème soulevé par la densité d'intégration plus élevée du circuit de mémoire résulte de ce que, depuis que les décodeurs d'adresses de rangées sélectionnant une ligne de bits parmi une pluralité de lignes de bits sont disposés dans la zone de mémoire limite, le procédé de fabrication du transistor et l'implantation du
réseau de mémoire sont d'une mise en oeuvre difficile.
En particulier, dans le dispositif de mémoire à semi-conducteur comportant une pluralité de décodeurs, plus le réseau de mémoire est compliqué, plus s'accroît le nombre de lignes de câblage et plus grand est le nombre de lignes de
signal.
L'amplificateur de lignes de mots applique la tension de sortie pour sélectionner une ligne de mots donnée à la ligne de mots correspondante en étant alimenté avec un signal d'adresse provenant du décodeur d'adresse de rangée Comme décrit précédemment, par suite, les pas entre les lignes de mots devenant plus étroits, il est difficile de disposer les amplificateurs de lignes de mots dans la zone limite de mémoire. Le dispositif de mémoire conventionnel présentant les
divers problèmes énoncés ci-dessus est illustré à la fig 1.
En se référant à la fig 1, il est représenté une pluralité de lignes de bits BL 1 à B Lj, une pluralité de lignes de mots étant disposée de manière à croiser les lignes de bits et les amplificateurs de mots couplés aux lignes de mots étant disposés sur un ct du réseau de mémoire Les cellules de mémoire étant disposées sur les points d'intersection des lignes de mots et des lignes de bits, la mémoire de la présente invention comporte des lignes de bits pliées Lors d'une opération de lecture du dispositif de mémoire, l'information stockée dans la cellule sélectionnée par la ligne de mots est chargée sur la ligne de bits sélectionnée et l'amplificateur de détection sélectionné par la ligne de bits lit alors l'information A ce moment, la capacité de couplage entre la ligne de mots sélectionnée et la ligne de mots voisine est illustrée à la fig 3 A On se référera à la fig 3 A pour décrire des éléments capacitifs en conformité
avec le réseau de mémoire de la fig 1.
Les capacités de couplage C 12, C 23, C 34, C 45 entre les lignes de mots WL 1 à WL 4 et les capacités de substrat Cl, C 2, C 3, C 4 des lignes de mots WL 1 à WL 4 sont présentes Dans le cas o l'une quelconque des lignes de mots est sélectionnée, la tension du bruit de diaphonie de la ligne de mots est: Cc
VCP = VWL ( 1)
Cs + Cc (V Cp: tension du bruit de diaphonie de la ligne de mots VWL: tension de sortie de la ligne de mots sélectionnée Cs: capacité de substrat de la ligne de mots
Cc: capacité de couplage).
La capacité de substrat Cs de la ligne de mots est fonction de la formation métallique de la ligne de mots et des caractéristiques du substrat, de façon que la capacité du substrat Cs peut être considérée comme une constante La tension de sortie VWL de la ligne de mots constitue le facteur permettant de produire le bruit de diaphonie de la ligne de mots, mais du fait que la tension de sortie pour piloter la ligne de mots est à la tensionéde seuil la plus élevée du transistor de cellule de mémoire, le terme VWL peut être négligé Il sera, par suite, facilement compris des spécialistes de la technique que le facteur important pour engendrer le bruit de diaphonie de la ligne de mots est la
capacité de couplage Cc.
C'est en conséquence un but de la présente invention de créer un réseau de mémoire à semi-conducteur permettant de minimiser le bruit de diaphonie de la ligne de mots tandis que la ligne de mots est activée et pour réaliser facilement
une implantation du réseau de mémoire.
Conformément à un aspect de la présente invention, le réseau de mémoire de la présente invention comprend une pluralité de lignes de mots et une pluralité d'amplificateurs de lignes de mots comportant au moins quatre lignes de mots
disposées en zigzag des deux côtés du réseau de mémoire.
Pour une meilleure compréhension de l'invention et pourmontrer comment celle-ci peut être mise en pratique, référence sera maintenant faite, à titre d'exemple, aux dessins schématiques annexés, sur lesquels: La fig 1 est un schéma d'implantation d'un réseau de
mémoire à semi-conducteur classique.
La fig 2 est un schéma d'implantation du réseau de mémoire à semiconducteur en conformité avec la présente invention. La fig 3 A est un schéma de circuit illustratif des composants capacitifs de lignes de mots en conformité avec la fig 1, et La fig 3 B est un schéma de circuit illustratif des composants capacitifs de lignes de mots en conformité avec la
f ig 2.
La fig 2 illustre un schéma d'implantation du réseau de mémoire en conformité avec la présente invention et la fig 3 B représente les composants capacitifs en conformité avec l'implantation de la fig 2 En se référant à la fig 2, une pluralité de lignes de bits BL 1 à B Lj est connectée par paire aux amplificateurs de détection SA, à une pluralité de lignes de mots disposées de façon à couper les lignes binaires et à une pluralité d'amplificateurs de lignes de mots utilisant quatre lignes de mots dans lesquels les lignes de mots de chacun des amplificateurs des lignes de mots sont torsadées une fois dans la zone milieu des lignes de mots,
c'est-à-dire la zone de câblage.
Par exemple, la deuxième ligne de mots WL 2 est placée entre la première ligne de mots WL 1 et la troisième ligne de mots VL 3 avant d'être torsadée, mais est placée entre la quatrième ligne de mots WL 4 et la septième ligne de mots WL 7 après avoir été torsadée La troisième ligne de mots WL 3 est placée entre la première ligne de mots WL 1 et la deuxième ligne de mots WL 2 et la quatrième ligne de mots WL 4 entre la première ligne de mots WL 1 et la deuxième ligne de mots WL 2, la première ligne de mots WL 1 entre la troisième ligne de mots WL 3 et la quatrième ligne de mots WL 4 Par ailleurs, les amplificateurs de ligne de mots sont divisés de manière égale et sont disposés en zigzag des deux côtés du réseau de mémoire Si le nombre de lignes de mots du réseau de cellules de mémoire est 2 n, le nombre de lignes de mots connectées à chaque amplificateur de lignes de mots est 2 m(n>m> 0, n, m: nombres entiers) Ce qui revient à dire que le nombre de lignes de mots employé pour chaque amplificateur de lignes de mots 10 est 2 m Le nombre d'amplificateurs de lignes de mots placés sur un côté du réseau de mémoire est le même que sur l'autre côté de celui-ci L'implantation des amplificateurs de lignes de mots 10 est illustrée à la fig. 2. Du fait que le pas entre les lignes de mots torsadées est accru du double, les capacités de couplage entre les lignes de mots torsadées sont par ailleurs diminuées de moitié La raison en est que les lignes de mots sont disposées en parallle Le principe que la capacité entre les plaques parallèles est inversement proportionnelle à l'espace entre les plans est appliqué dans ce cas La zone requise pour torsader les lignes de mots est la zone de jonction des lignes de mots, de sorte qu'une autre zone n'est pas nécessaire pour torsader les lignes de mots La diminution dela capacité de couplage dûe au torsadage des lignes de mots est exprimée par Cc' = Cs Cc
VCP = X VWL ( 2)
Cs + Cc' (V Cp tension du bruit de diaphonie des lignes de mots VWL: tension de sortie de la ligne de mots sélectionnée Cc' capacité de couplage des lignes de mots
Cs: capacité de substrat des lignes de mots).
L'effet permettant de diminuer la capacité de couplage
est illustré à la fig 3.
Les valeurs des capacités de couplage C'12, C'23, C'34, C'45 de la fig 3 B sont par suite la moitié des valeurs des capacités de couplage C 12, C 23, C 34, C 45 de la fig 3 A. Comme illustré par l'équation ( 2), ainsi, du fait que la capacité de couplage Cc' de la fig 3 B est diminuée de moitié comparée à la capacité de couplage Cc de la fig 3 A, le bruit de diaphonie de la ligne de mots est également
diminué de moitié.
Dans le mode de réalisation de la présente invention, quatre lignes de mots sont affectées à chaque amplificateur de lignes de mots mais, conformément au résultat expérimental, dans le cas o plus de quatre lignes de mots sont torsadées ensemble, le bruit de diaphonie des lignes de mots est également diminué, de sorte qu'autant de lignes de mots que nécessaire peuvent être torsadées ensemble. La méthode inventive peut de plus convenir pour des bus comportant plus de quatre lignes d'entrée/sortie dans le dispositif de mémoire à semi-conducteur, par exemple, les lignes d'entrée/sortie et les bus de données de décodeurs d'adresse de colonne et de décodeurs d'adresse de rangée de
même que les lignes de mots.
Dans le mode de réalisation de la présente invention, la méthode d'implantation des amplificateurs de lignes de mots est décrite, mais les décodeurs d'adresse de rangée et les décodeurs d'adresse de colonne peuvent être disposés selon la
méthode d'implantation de la présente invention.
Comme décrit ci-dessus, la présente invention présente un avantage en ce que dans l'implantation du réseau de cellules de mémoire la marge de pas du réseau de mémoire est accrue et en ce que la zone de puce est efficacement utilisée en divisant de manière égale et en disposant les amplificateurs de lignes de mots des deux côtés des lignes de mots. La présente invention présente un autre avantage en ce que le bruit de couplage de lignes de mots dû à l'exploitation de la ligne de mots est minimisé en torsadant
les lignes de mots dans la zone de câblage.
Tandis que l'invention a été représentée en particulier et décrite par référence à un mode de réalisation préféré, il sera compris des spécialistes de la technique que des modifications de détail peuvent être apportées sans sortir de
l'esprit ni du cadre de l'invention.
a

Claims (4)

REVENDICATIONS
1 Dispositif de mémoire à semi-conducteur comportant une pluralité de lignes de mots, une pluralité d'amplificateurs de lignes de mots ( 10) pour piloter lesdites lignes de mots et une pluralité de décodeurs d'adresse de rangée pour piloter lesdits amplificateurs de lignes de mots ( 10), ledit réseau de mémoire à semi-conducteur étant caractérisé en ce que chaque amplificateur de lignes de mots ( 10) comprend au moins quatre lignes de mots, dans lequel lesdites lignes de mots de chaque dit groupe sont torsadées ensemble de façon que chaque ligne de mots peut ne pas être adjacente aux lignes de mots voisines et dans lequel lesdits amplificateurs de lignes de mots ( 10) sont divisés de manière égale et sont disposés en zigzag des deux côtés dudit réseau
de mémoire.
2 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que lesdites lignes de
mots sont torsadées ensemble dans une zone de câblage.
3 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que lesdites lignes de mots sont torsadées ensemble dans deux ou plus de deux
parties dudit réseau de mémoire.
4 Réseau de cellule de mémoire à semi-conducteur selon
l'une quelconque des revendications 1 à 3, caractérisé en ce
que lorsque lesdits amplificateurs de lignes de mots ( 10) sont d'un nombre 2 N, lesdites lignes de mots dans chacun desdits amplificateurs de lignes de mots ( 10) sont au nombre de 2 K, en ce que N est supérieur à K et en ce que N et K sont des nombres entiers positifs, lesdits amplificateurs de lignes de mots ( 10) étant divisés de manière égale et disposés en zigzag des deux côtés dudit réseau de cellules de mémoire.
FR9004026A 1989-12-29 1990-03-29 Expired - Lifetime FR2656725B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020108A KR920010344B1 (ko) 1989-12-29 1989-12-29 반도체 메모리 어레이의 구성방법

Publications (2)

Publication Number Publication Date
FR2656725A1 true FR2656725A1 (fr) 1991-07-05
FR2656725B1 FR2656725B1 (fr) 1994-11-04

Family

ID=19294149

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9004026A Expired - Lifetime FR2656725B1 (fr) 1989-12-29 1990-03-29

Country Status (8)

Country Link
US (1) US5097441A (fr)
JP (1) JPH0792998B2 (fr)
KR (1) KR920010344B1 (fr)
CN (1) CN1021996C (fr)
DE (1) DE4009836C2 (fr)
FR (1) FR2656725B1 (fr)
GB (1) GB2239558B (fr)
IT (1) IT1241520B (fr)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713864B2 (ja) * 1989-09-27 1995-02-15 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
GB2246001B (en) * 1990-04-11 1994-06-15 Digital Equipment Corp Array architecture for high speed cache memory
JPH04271086A (ja) * 1991-02-27 1992-09-28 Nec Corp 半導体集積回路
KR940008722B1 (ko) * 1991-12-04 1994-09-26 삼성전자 주식회사 반도체 메모리 장치의 워드라인 드라이버 배열방법
EP0697735B1 (fr) * 1994-08-15 2002-03-27 International Business Machines Corporation Arrangement à region torsadée unique et méthode pour des lignes conductrices arrangées par paires dans les circuits intégrés
KR0172376B1 (ko) * 1995-12-06 1999-03-30 김광호 서브워드라인 드라이버 구조를 가지는 반도체 메모리장치
US5793383A (en) * 1996-05-31 1998-08-11 Townsend And Townsend And Crew Llp Shared bootstrap circuit
US6034879A (en) * 1998-02-19 2000-03-07 University Of Pittsburgh Twisted line techniques for multi-gigabit dynamic random access memories
JP2000340766A (ja) * 1999-05-31 2000-12-08 Fujitsu Ltd 半導体記憶装置
US7259464B1 (en) * 2000-05-09 2007-08-21 Micron Technology, Inc. Vertical twist scheme for high-density DRAMs
CA2342496A1 (fr) 2001-03-30 2002-09-30 Atmos Corporation Connexions metalliques torsadees pour canal mot
US6567329B2 (en) * 2001-08-28 2003-05-20 Intel Corporation Multiple word-line accessing and accessor
KR100541818B1 (ko) * 2003-12-18 2006-01-10 삼성전자주식회사 반도체 메모리 장치의 라인 배치구조
JP4564299B2 (ja) 2004-07-28 2010-10-20 株式会社東芝 半導体集積回路装置
KR100825525B1 (ko) * 2004-07-28 2008-04-25 가부시끼가이샤 도시바 반도체 집적 회로 장치
US7110319B2 (en) * 2004-08-27 2006-09-19 Micron Technology, Inc. Memory devices having reduced coupling noise between wordlines
JP4058045B2 (ja) * 2005-01-05 2008-03-05 株式会社東芝 半導体記憶装置
US20090154215A1 (en) * 2007-12-14 2009-06-18 Spansion Llc Reducing noise and disturbance between memory storage elements using angled wordlines
JP5612803B2 (ja) * 2007-12-25 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
US7830221B2 (en) * 2008-01-25 2010-11-09 Micron Technology, Inc. Coupling cancellation scheme
JP6833873B2 (ja) * 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器
CN106097960B (zh) * 2016-06-16 2018-09-14 武汉华星光电技术有限公司 一种双边驱动装置及平板显示器
CN107622779B (zh) * 2017-10-30 2024-03-26 长鑫存储技术有限公司 一种存储阵列块及半导体存储器
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US10699779B2 (en) 2017-11-29 2020-06-30 Silicon Storage Technology, Inc. Neural network classifier using array of two-gate non-volatile memory cells
US10438636B2 (en) * 2017-12-07 2019-10-08 Advanced Micro Devices, Inc. Capacitive structure for memory write assist
US11500442B2 (en) 2019-01-18 2022-11-15 Silicon Storage Technology, Inc. System for converting neuron current into neuron current-based time pulses in an analog neural memory in a deep learning artificial neural network
US11893478B2 (en) 2019-01-18 2024-02-06 Silicon Storage Technology, Inc. Programmable output blocks for analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072763A2 (fr) * 1981-08-19 1983-02-23 Fujitsu Limited Dispositif de mémoire semi-conductrice
EP0115187A2 (fr) * 1982-12-29 1984-08-08 Fujitsu Limited Dispositif de mémoire semi-conductrice avec des moyens de décodage
US4729119A (en) * 1984-05-21 1988-03-01 General Computer Corporation Apparatus and methods for processing data through a random access memory system
US4733374A (en) * 1985-03-30 1988-03-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
EP0262780A1 (fr) * 1986-08-25 1988-04-06 AT&T Corp. Lignes de connexion pour circuits intégrés
DE3919625A1 (de) * 1988-06-16 1989-12-21 Mitsubishi Electric Corp Halbleiterspeichereinrichtung mit geteilten wort- oder bitleitungstreibern und betriebsverfahren dafuer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208691A (en) * 1981-06-15 1982-12-21 Mitsubishi Electric Corp Semiconductor memory
JPS63153792A (ja) * 1986-12-17 1988-06-27 Sharp Corp 半導体メモリ装置
JPS63255898A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp 半導体記憶装置
JPH06105550B2 (ja) * 1987-07-08 1994-12-21 三菱電機株式会社 半導体記憶装置
JPH0713858B2 (ja) * 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH0713864B2 (ja) * 1989-09-27 1995-02-15 東芝マイクロエレクトロニクス株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072763A2 (fr) * 1981-08-19 1983-02-23 Fujitsu Limited Dispositif de mémoire semi-conductrice
EP0115187A2 (fr) * 1982-12-29 1984-08-08 Fujitsu Limited Dispositif de mémoire semi-conductrice avec des moyens de décodage
US4729119A (en) * 1984-05-21 1988-03-01 General Computer Corporation Apparatus and methods for processing data through a random access memory system
US4733374A (en) * 1985-03-30 1988-03-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
EP0262780A1 (fr) * 1986-08-25 1988-04-06 AT&T Corp. Lignes de connexion pour circuits intégrés
DE3919625A1 (de) * 1988-06-16 1989-12-21 Mitsubishi Electric Corp Halbleiterspeichereinrichtung mit geteilten wort- oder bitleitungstreibern und betriebsverfahren dafuer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WERTZMAN: "MEMORY ADDRESS DRIVER NOISE COMPENSATION METHOD", IBM TECHNICAL DISCLOSURE BULLETIN., vol. 26, no. 10A, March 1984 (1984-03-01), NEW YORK US, pages 4989 - 4990 *

Also Published As

Publication number Publication date
FR2656725B1 (fr) 1994-11-04
DE4009836C2 (de) 1994-01-27
GB9006756D0 (en) 1990-05-23
DE4009836A1 (de) 1991-07-11
KR910013266A (ko) 1991-08-08
CN1052966A (zh) 1991-07-10
JPH03203085A (ja) 1991-09-04
GB2239558B (en) 1993-08-18
KR920010344B1 (ko) 1992-11-27
IT9048185A0 (it) 1990-07-31
GB2239558A (en) 1991-07-03
CN1021996C (zh) 1993-09-01
IT9048185A1 (it) 1992-01-31
IT1241520B (it) 1994-01-17
US5097441A (en) 1992-03-17
JPH0792998B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
FR2656725A1 (fr)
EP0550347A1 (fr) Point mémoire pour mémoire associative
US6034879A (en) Twisted line techniques for multi-gigabit dynamic random access memories
FR2519177A1 (fr) Dispositif a circuits integres de memoire ram dynamique
US6535451B2 (en) Semiconductor memory
FR2666436A1 (fr) Memoire a semi-conducteurs a acces rapide.
FR2656726A1 (fr) Structure de lignes de mots interdigitees et croisees destinee a des memoires a semiconducteurs.
JPH04147490A (ja) 半導体記憶装置
FR2650694A1 (fr) Memoire vive pour machine de traitement de donnees
JPH06350054A (ja) 安定性の高い非対称的ｓｒａｍセル
FR2680025A1 (fr) Circuit de transmission de donnees comportant une ligne d'entree/sortie commune.
FR2679672A1 (fr) Circuit de transmission de donnees avec des lignes d'entree/sortie segmentees.
FR2515875A1 (fr) Circuit de chaine de transistors a effet de champ
FR2672418A1 (fr) Agencement d'un etage de circuits de commande de lignes de mot pour dispositif de memoire a semiconduteurs.
FR2680428A1 (fr) Dispositif de memoire a semi-conducteurs ayant une fonction de selection de bloc avec de faibles consommations de courant.
EP0665559B1 (fr) Bascule bistable non volatile programmable, à reduction de parasites en mode de lecture, notamment pour circuit de redondance de mémoire
EP0601922B1 (fr) Mémoire EEPROM organisée en mots de plusieurs bits
EP0987713B1 (fr) Architecture de circuit mémoire
KR960016426B1 (ko) 반도체 집적회로 장치
EP1744324A1 (fr) Mémoire à lecture seule
US6483139B1 (en) Semiconductor memory device formed on semiconductor substrate
EP3382709B1 (fr) Cellule mémoire sram
US4223396A (en) Delayed line for sense amplifier pulse
FR2677162A1 (fr) Dispositif de memoire a semiconducteurs.
EP0140413B1 (fr) Circuit decodeur pour memoire ram statique