FR2647989A1 - RECEIVING SIGNAL LOSS DETECTION DEVICE FOR DIGITAL SIGNAL RECEIVER - Google Patents
RECEIVING SIGNAL LOSS DETECTION DEVICE FOR DIGITAL SIGNAL RECEIVER Download PDFInfo
- Publication number
- FR2647989A1 FR2647989A1 FR8907180A FR8907180A FR2647989A1 FR 2647989 A1 FR2647989 A1 FR 2647989A1 FR 8907180 A FR8907180 A FR 8907180A FR 8907180 A FR8907180 A FR 8907180A FR 2647989 A1 FR2647989 A1 FR 2647989A1
- Authority
- FR
- France
- Prior art keywords
- signal
- reception
- loss
- counting
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
- Radio Transmission System (AREA)
Abstract
Ce dispositif de détection de perte de signal de réception, pour récepteur de signaux numériques comportant un dispositif de reconstitution d'horloge de réception comporte : - une horloge locale plésiochrone avec le signal d'horloge de réception, ce dernier étant reconstitué de manière à présenter une absence d'impulsions en cas de perte du signal de réception; - des moyens de détection d'au moins une impulsion du signal d'horloge de réception au cours d'une fenêtre d'observation de ce signal incluant un nombre déterminé d'impulsion du signal d'horloge locale; - des moyens de comparaison du résultat de cette détection par rapport à un état prédéterminé attendu en cas de perte du signal de réception ou en cas d'absence de perte de signal de réception.This reception signal loss detection device, for digital signal receiver comprising a reception clock reconstitution device comprises: - a local plesiochronous clock with the reception clock signal, the latter being reconstructed so as to present an absence of pulses in the event of loss of the reception signal; means for detecting at least one pulse of the reception clock signal during an observation window of this signal including a determined number of pulses of the local clock signal; means for comparing the result of this detection with respect to a predetermined state expected in the event of loss of the reception signal or in the absence of loss of reception signal.
Description
Dispositif de détection de perte de signal de réception pour récepteur deReception signal loss detection device for receiver
signaux numériques La présente invention concerne un dispositif de détection digital signals The present invention relates to a detection device
de perte de signal de réception pour récepteur de signaux numériques. loss of reception signal for digital signal receiver.
5.Dans un système de transmission de signaux nurériques, il est nécessaire de procéder, entre autres, à une détection de perte de signal reçu par l'équipement récepteur, cette perte de signal pouvant provenir d'une défaillance de l'équipement émetteur ou d'une défaillance du support de transmission utilisé entre l'équipement 5.In a nuric signal transmission system, it is necessary, among other things, to detect a loss of signal received by the receiving equipment, this loss of signal possibly coming from a failure of the transmitting equipment or a failure of the transmission medium used between the equipment
émetteur et l'équipement récepteur. transmitter and receiver equipment.
Une méthode utilisée pour cela est décrite par exemple dans la demande de brevet français no 2 525 839 et consiste à effectuer en analogique une intégration du signal numérique reçu, suivie d'une comparaison avec un seuil, une réception correcte se traduisant en effet par une valeur moyenne constante en sortie de l'intégrateur, et une perte de signal se traduisant par une diminution ou une augmentation du niveau du signal de sortie de l'intégrateur par rapport à cette valeur moyenne suivant que la perte de signal numérique se traduit par un niveau logique constant à "o" ou à "1" en entrée A method used for this is described for example in French patent application No. 2 525 839 and consists in performing an analog integration of the digital signal received, followed by a comparison with a threshold, correct reception resulting in fact in a constant average value at the integrator output, and a signal loss resulting in a decrease or an increase in the level of the integrator output signal compared to this average value depending on whether the digital signal loss results in a constant logic level at "o" or "1" as input
de l'équipement récepteur.receiving equipment.
La présente invention utilise la présence, à l'intérieur d'un récepteur de signaux numériques d'un dispositif de reconstitution de signal d'horloge de réception. On sait qu'il existe deux façons de procéder pour reconstituer un signal d'horloge de réception dont l'une utilise essentiellement une horloge locale remise en phase par les transitions du signal de réception, et dont l'autre procède essentiellement par traitement direct du signal de réception, plus précisément par traitement spectral de ce dernier, en vue The present invention uses the presence, inside a digital signal receiver, of a reception clock signal reconstruction device. It is known that there are two ways of proceeding to reconstruct a reception clock signal, one of which essentially uses a local clock reshaped by the transitions of the reception signal, and the other of which essentially proceeds by direct processing of the reception signal, more precisely by spectral processing of the latter, with a view to
d'extraire la raie correspondant à la fréquence recherchée. extract the line corresponding to the desired frequency.
Par nature un dispositif du deuxième type fournit, contrairement au premier type, un signal d'horloge reconstitué qui est tel qu'une perte de signal de réception se traduit par une absence d'impulsions de ce signal d'horloge de réception, sans toutefois que cette propriété ait été Jusqu'à présent recherchée en soi, ou utilisée pour résoudre By nature, a device of the second type provides, unlike the first type, a reconstituted clock signal which is such that a loss of reception signal results in an absence of pulses of this reception clock signal, without however that this property has so far been sought after per se, or used to resolve
2.6479892.647989
-2--2-
un problème particulier.a particular problem.
La présente invention met par contre à profit cette propriété pour résoudre de façon particulièrement simple le problème de détection The present invention, however, takes advantage of this property to solve the detection problem in a particularly simple manner.
de perte de signal de réception.loss of reception signal.
La présents invention a également pour objet un dispositif de détection de perte de signal de réception qui soit numérique The present invention also relates to a device for detecting loss of reception signal which is digital.
et donc facilement intégrable.and therefore easily integrated.
La présente invention a également pour objet un dispositif permettant de détecter une reprise de signal reçu au bout d'un certain nombre de périodes d'observation de ce signal marquées The present invention also relates to a device making it possible to detect a resumption of signal received after a certain number of periods of observation of this marked signal
par une absence de perte de signal.by an absence of signal loss.
Suivant l'invention, un dispositif de détection de perte de signal de réception pour récepteur de signaux numériques comportant According to the invention, a reception signal loss detection device for digital signal receiver comprising
un dispositif de reconstitution d'horloge de réception est essentiel- a reception clock reconstitution device is essential-
lement caractérisé en ce qu'il comporte: - une horloge locale plésiochrone avec le signal d'horloge de réception, ce dernier étant reconstitué de manière à présenter une absence d'impulsions en cas de perte de signal de réception, - des moyens de détection d'au moins une impulsion du signal d'horloge de réception au cours d'une fenêtre d'observation de ce signal incluant un nombre déterminé d'impulsions du signal d'horloge locale, des moyens de comparaison du résultat de cette détection par rapport à un état prédéterminé attendu en cas de perte de signal Lement characterized in that it comprises: - a local plesiochronous clock with the reception clock signal, the latter being reconstituted so as to present an absence of pulses in the event of loss of reception signal, - detection means at least one pulse of the reception clock signal during a window for observing this signal including a determined number of pulses of the local clock signal, means for comparing the result of this detection with respect to to a predetermined state expected in the event of loss of signal
de réception ou en cas d'absence de perte de signal de réception. reception or in the absence of loss of reception signal.
D'autres obJets et caractéristiques de la présente invention Other Objects and Features of the Present Invention
apparaîtront plus clairement à la lecture de la description suivante will appear more clearly on reading the following description
d'exemples de réalisation, faite en relation avec les dessins ci- of examples of realization, made in relation to the drawings below
annexés dans lesquels: - La figure I est un schéma d'un dispositif de détection de perte annexed in which: - Figure I is a diagram of a loss detection device
ou de reprise de signal de réception suivant l'invention. or resumption of reception signal according to the invention.
- Les figures 2a et 2b sont des chronogrammes illustrant respectivement le fonctionnement du dispositif représenté sur la figure 1, dans le cas d'une absence de détection de perte de signal de réception - Figures 2a and 2b are timing diagrams respectively illustrating the operation of the device shown in Figure 1, in the case of no detection of loss of reception signal
et dans le cas d'une détection de perte de àignal de réception. and in the case of detection of loss of reception signal.
-3- - La figure 3 est un chronogramme illustrant le fonctionnement du dispositif représenté sur la figure 1, dans le cas d'une reprise -3- - Figure 3 is a timing diagram illustrating the operation of the device shown in Figure 1, in the case of a recovery
de signal de réception.reception signal.
- La figure 4 est un schéma d'un autre dispositif de détection de perte de signal de réception suivant l'invention Le dispositif de détection de perte ou de reprise de signal de réception représenté sur la figure 1 fait partie d'un équipement de réception de données numériques (non représenté) réalisant de façon connue, entre autres fonctions, une reconstitution de signal - Figure 4 is a diagram of another device for detecting loss of reception signal according to the invention The device for detecting loss or recovery of reception signal shown in Figure 1 is part of a receiving equipment digital data (not shown) performing in a known manner, among other functions, a signal reconstruction
d'horloge de réception à partir du signal de données reçues. reception clock from the received data signal.
Le dispositif de détection de perte ou de reprise de signal de réception suivant l'invention utilise plus particulièrement un signal d'horloge de réception reconstitué HREC tel qu'une perte de signal de réception se traduise par une absence d'impulsion de ce signal d'horloge de réception. Une telle reconstitution de signal d'horloge de réception ne constitue pas l'objet de la présente The device for detecting loss or recovery of reception signal according to the invention more particularly uses a reconstructed reception clock signal HREC such that a loss of reception signal results in an absence of pulse of this signal d reception clock. Such a reception clock signal reconstruction is not the subject of the present
invention et ne sera donc pas décrite. invention and therefore will not be described.
Le dispositif de détection de perte ou de reprise de signal de réception représenté sur la figure 1 comporte des moyens de comptage 10 pour compter les impulsions de ce signal d'horloge de réception reconstitué HREC comprises dans une fenêtre de comptage comportant un nombre A d'impulsions d'un signal d'horloge locale HL, fourni par une horloge locale 20, plésiochrone avec le signal d'horloge de réception reconstitué HREC; à titre d'exemple, le nombre A The reception signal loss or recovery detection device shown in FIG. 1 comprises counting means 10 for counting the pulses of this reconstituted reception clock signal HREC included in a counting window comprising a number A of pulses of a local clock signal HL, supplied by a local clock 20, plesiochronous with the reconstructed reception clock signal HREC; for example, the number A
sera pris dans la suite de la description égal à seize, une fenêtre will be taken in the following description equal to sixteen, a window
de comptage étant elle même prise égale à une demi-période d'un signal HL/32 obtenu par division par 32 de la fréquence du signal HL counting itself being taken equal to half a period of an HL / 32 signal obtained by dividing by 32 the frequency of the HL signal
au moyen d'un diviseur de fréquence 21. by means of a frequency divider 21.
Ce dispositif de détection de perte de signal de réception comporte également des moyens 30 de détection de passage de ces moyens de comptage par un état de comptage prédéterminé au plus égal à A-1, c'est-à-dire ici quinze, au cours d'une fenêtre de comptage, auquel cas le signal de sortie de ces moyens 30 indique une absence de perte de signal de réception, une perte de signal - 4 - This reception signal loss detection device also comprises means 30 for detecting the passage of these counting means through a predetermined counting state at most equal to A-1, that is to say here fifteen, during of a counting window, in which case the output signal from these means 30 indicates an absence of loss of reception signal, a loss of signal - 4 -
de réception étant indiquée dans le cas contraire. otherwise indicated.
Dans l'exemple considéré cette détection de perte de signal est effectuée une demi-période sur deux du signal d'horloge HL/32, cette demi-période constituant ladite fenêtre de comptage, et l'autre demi-période étant utilisée pour la remise à zéro des moyens de In the example considered, this detection of signal loss is carried out every half of the HL / 32 clock signal, this half period constituting said counting window, and the other half period being used for delivery. to zero means of
comptage 10.counting 10.
Ces moyens de comptage 10 consistent en l'occurrence en un compteur par seize, formé par quatre bascules 0, 1, 2, 3 du type These counting means 10 consist in this case of a counter by sixteen, formed by four rockers 0, 1, 2, 3 of the type
"D" mises en cascade."D" cascaded.
Toutes ces bascules ont leur entrée de remise à zéro R qui All of these flip-flops have their reset input R which
reçoit le signal d'horloge locale HL/32. receives the local clock signal HL / 32.
Les deux premières bascules, référencées O et 1, ont leur The first two flip-flops, referenced O and 1, have their
entrée d'horloge C qui reçoit le signal d'horloge de réception HREC. clock input C which receives the reception clock signal HREC.
La bascule O a son entrée D connectée à la sortie Q de la bascule 1, The flip-flop O has its input D connected to the output Q of flip-flop 1,
et la bascule 1 a son entrée D connectée à la sortie Q de la bascule 0. and flip-flop 1 has its input D connected to the output Q of flip-flop 0.
Les deux bascules suivantes, 2 et 3, ont leur entrée d'horloge C connectée a la sortie Q de la bascule 1. La bascule 2 a son entrée D connectée à la sortie Q de la bascule 3, et la bascule 3 a son The two following flip-flops, 2 and 3, have their clock input C connected to the Q output of flip-flop 1. Flip-flop 2 has its D input connected to the Q output of flip-flop 3, and flip-flop 3 has its
entrée D connectée à la sortie Q de la bascule 2. input D connected to the output Q of flip-flop 2.
Ce compteur commence à compter au début d'une fenêtre de comptage correspondant en l'occurrence à un front descendant du signal HL/32. Les signaux Qo, Q1, Q2, Q3 disponibles respectivement sur les sorties Q des bascules 0, 1, 2 et 3 au cours d'une fenêtre This counter begins to count at the start of a counting window corresponding in this case to a falling edge of the HL / 32 signal. The signals Qo, Q1, Q2, Q3 available respectively on the outputs Q of flip-flops 0, 1, 2 and 3 during a window
de comptage ont été représentés sur les figures 2a et 2b, respective- counting have been shown in Figures 2a and 2b, respectively-
ment pour une fenêtre de comptage marquée par une absence de perte de signal de réception, et pour une fenêtre de comptage marquée ment for a counting window marked by an absence of loss of reception signal, and for a counting window marked
par une perte de signal de réception. by a loss of reception signal.
L'état de comptage "quinze" de ce compteur étant seul défini par un état logique "O, O, O, O" des sorties Qo, Q1, Q2, Q3, les moyens de détection 30 de passage par l'état de comptage quinze au cours d'une fenêtre de comptage comportent une bascule 4 du type "D" dont l'entrée R de remise à zéro reçoit le signal d'horloge locale HL/32, dont l'entrée D est mise au niveau logique "1", et dont l'entrée d'horloge C est connectée à la sortie d'un circuit de décodage de l'état de comptage quinze, constitué en l'occurrence -5- d'une porte 8 du type "non OU" à quatre entrées connectées aux The counting state "fifteen" of this counter being alone defined by a logic state "O, O, O, O" of the outputs Qo, Q1, Q2, Q3, the detection means 30 passing through the counting state fifteen in the course of a counting window include a flip-flop 4 of type "D" whose input R for resetting receives the local clock signal HL / 32, whose input D is set to logic level "1 ", and of which the clock input C is connected to the output of a circuit for decoding the counting state fifteen, consisting in this case -5- of a gate 8 of the" non-OR "type at four inputs connected to
sorties Qo, Q1, Q2, Q3.Qo, Q1, Q2, Q3 outputs.
Les signaux C4 et Q4 disponibles sur l'entrée d'horloge C et sur la sortie Q de la bascule 4 ont également été représentés -sur les figures 2a et 2b. Le signal C4 est, dans le cas d'une absence de perte de signal de réception, au niveau logique 1" entre le front avant de la quinzième impulsion et le front avant de la seizième impulsion du signal HREC, et le signal Q4 au niveau logique "1" entre le front avant de la quinzième impulsion du signal HREC et le front montant du signal HL/32 correspondant à la fin de la fenêtre de comptage, et pouvant intervenir à priori à tout moment au cours de la seizième impulsion du signal HREC (les signaux HREC et HL The signals C4 and Q4 available on the clock input C and on the output Q of the flip-flop 4 have also been represented in FIGS. 2a and 2b. The signal C4 is, in the case of no loss of reception signal, at logic level 1 "between the leading edge of the fifteenth pulse and the leading edge of the sixteenth pulse of the HREC signal, and the signal Q4 at the level logic "1" between the leading edge of the fifteenth pulse of the HREC signal and the rising edge of the HL / 32 signal corresponding to the end of the counting window, and which can intervene a priori at any time during the sixteenth pulse of the signal HREC (HREC and HL signals
étant plésiochrones).being plesiochronous).
Ce signal Q4 constitue le signal de sortie des moyens de détection 30. Dans le cas d'une perte de signal de réception, ce This signal Q4 constitutes the output signal from the detection means 30. In the event of a loss of reception signal, this
signal Q4 est au niveau logique "0" en fin de fenêtre de comptage. signal Q4 is at logic level "0" at the end of the counting window.
Pour détecter une reprise de signal, après détection d'une perte de signal, le dispositif représenté sur la figure 1 comporte en outre des moyens 40 de mémorisation du signal de sortie des moyens de détection 30 sur trois fenêtres de comptage consécutives et des moyens 50 de détection d'un état des signaux ainsi mémorisé correspondant à une absence de perte de signal de réception pour chacune de ces trois fenêtres consécutives, auquel cas le signal de sortie de ces moyens de détection 50 indique une reprise du signal de réception, ce signal continuant à indiquer une perte To detect a signal recovery, after detection of a signal loss, the device represented in FIG. 1 further comprises means 40 for storing the output signal of the detection means 30 on three consecutive counting windows and means 50 for detecting a state of the signals thus memorized corresponding to an absence of loss of reception signal for each of these three consecutive windows, in which case the output signal of these detection means 50 indicates a resumption of the reception signal, this signal continuing to indicate a loss
de signal dans le cas contraire.signal otherwise.
Les moyens de mémorisation 40 consistent en un registre à décalage formé de trois bascules du type "D" 5, 6, 7. Ces trois bascules ont leur entrée d'horloge C qui reçoit le signal d'horloge locale HL/32. L'entrée D de la bascule 5 est connectée à la sortie Q de la bascule 4, l'entrée D de la bascule 6 est connectée à la sortie Q de la bascule 5, et l'entrée D de la bascule 7 est connectée The storage means 40 consist of a shift register formed by three flip-flops of the "D" type 5, 6, 7. These three flip-flops have their clock input C which receives the local clock signal HL / 32. Input D of flip-flop 5 is connected to output Q of flip-flop 4, input D of flip-flop 6 is connected to output Q of flip-flop 5, and input D of flip-flop 7 is connected
à la sortie Q de la bascule 6.at the Q output of flip-flop 6.
Les moyens de détection 50 consistent en un circuit de décodage d'un état "0" du signal Q4 sur trois fenêtres de comptage consécutives, The detection means 50 consist of a circuit for decoding a state "0" of the signal Q4 on three consecutive counting windows,
2647989-2647989-
- 6 - consistant lui même en une porte "non ET" à trois entrées connectées respectivement aux sorties Q5 de la bascule 5, Q6 de la bascule 6, - 6 - itself consisting of a "non-AND" gate with three inputs connected respectively to the outputs Q5 of flip-flop 5, Q6 of flip-flop 6,
et Q7 de la bascule 7.and Q7 of flip-flop 7.
Le chronogramme de la figure 3 représente à titre d'exemple huit fenêtres de comptage consécutives, et l'état correspondant des signaux Q4, Q5, Q6, Q7. Pour chacune de ces fenêtres une détection de perte de signal de réception a été repérée par la référence M, et une détection d'absence de perte de signal de réception a été repérée par la référence B. A titre d'exemple une succession MBMMBBBB a été envisagée, faisant par hypothèse suite à un état B correspondant The timing diagram of FIG. 3 represents by way of example eight consecutive counting windows, and the corresponding state of the signals Q4, Q5, Q6, Q7. For each of these windows, a detection loss of reception signal has been identified by the reference M, and a detection of no loss of reception signal has been identified by the reference B. As an example, a succession MBMMBBBB a been considered, assuming following a corresponding state B
à une reprise de signal.signal recovery.
Comme illustré sur la figure 3, le signal MQSR de sortie de la porte "non ET" 50 étant initialement au niveau logique "O" (pour un état correspondant à une reprise de signal de réception) ce signal MQSR passe du niveau "0" au niveau-"1" à la fin de la première fenêtre de comptage marquée par un état M, et ne repasse ensuite au niveau "0" qu'au bout de trois fenêtres de comptage consécutives marquées par un état B, fournissant ainsi un moyen As illustrated in FIG. 3, the MQSR signal output from the "non-AND" gate 50 being initially at logic level "O" (for a state corresponding to a resumption of reception signal) this MQSR signal passes from level "0" at level- "1" at the end of the first counting window marked by a state M, and then does not return to level "0" only after three consecutive counting windows marked by a state B, thus providing a means
de détection de perte ou de reprise de signal de réception. detection of loss or recovery of reception signal.
Un autre exemple de dispositif de détection de perte de signal de réception consiste en une variante du schéma de la figure 1, qui est représentée sur la figure 4, et dans laquelle les moyens de comptage 10 et les moyens de détection 30de passage de ces moyens de comptage par un état prédéterminé ont été remplacés par des moyens de détection d'au moins une impulsion du signal d'horloge de réception et par des moyens de comparaison du résultat de cette détection par rapport à un état prédéterminé attendu en cas de Another example of a device for detecting loss of reception signal consists of a variant of the diagram in FIG. 1, which is shown in FIG. 4, and in which the counting means 10 and the detection means 30 of passage of these means counting by a predetermined state have been replaced by means for detecting at least one pulse of the reception clock signal and by means for comparing the result of this detection with a predetermined state expected in the event of
perte, ou d'absence de perte, du signal de réception. loss, or absence of loss, of the reception signal.
Ces moyens de détection comportent une bascule 10 du type "D" dont l'entrée d'horloge C reçoit le signal d'horloge de réception reconstitué HREC, dont l'entrée "D" est mise au niveau logique "1", et dont l'entrée R de remise à zéro reçoit un signal d'horloge These detection means comprise a flip-flop 10 of type "D" whose clock input C receives the reconstituted reception clock signal HREC, whose input "D" is set to logic level "1", and whose the reset input R receives a clock signal
HL/X (X étant égal à 32 dans le cas de la figure 1). HL / X (X being equal to 32 in the case of FIG. 1).
Le dispositif représenté sur la figure 4 comporte également une bascule 11 du type "D", dont l'entrée D est reliée à la sortie Q de la bascule 10, et dont l'entrée d'horloge C revoit le signal HL/X. Cette bascule 11 assure la mémorisation, sur une fenêtre d'observation de largeur HL/X, du résultat de la détection effectuée The device shown in Figure 4 also includes a flip-flop 11 of type "D", whose input D is connected to the output Q of flip-flop 10, and whose clock input C reviews the HL / X signal. This flip-flop 11 stores the result of the detection carried out on an observation window of width HL / X
par la bascule 10.by rocker 10.
- Lorsqu'au moins une impulsion du signal HREC a été détectée sur une fenêtre d'observation, le signal de sortie be la bascule 11 relativement à cette fenêtre d'observation est au niveau logique "1". Dans le cas contraire il est au niveau "0". Ceci permet donc - When at least one pulse of the HREC signal has been detected on an observation window, the output signal be flip-flop 11 relative to this observation window is at logic level "1". Otherwise it is at level "0". This therefore allows
d'assurer l'opération de comparaison évoquée plus haut. perform the comparison operation mentioned above.
Le choix de la valeur X, c'est-à-dire de la largeur de la fenêtre d'observation du signal HREC, détermine la sensibilité d'un tel dispositif de détection de perte, ou d'absence de perte, de signal de réception; il en est de même dans le cas de la figure 1 du choix de l'état de comptage à partir duquel est décidée une The choice of the value X, that is to say the width of the window for observing the HREC signal, determines the sensitivity of such a loss signal detection device, or no loss signal detection device. reception; it is the same in the case of FIG. 1 of the choice of the counting state from which a decision is made
perte, ou une absence de perte, du signal de réception. loss, or absence of loss, of the reception signal.
-- 8 -- 8 -
Claims (4)
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8907180A FR2647989B1 (en) | 1989-05-31 | 1989-05-31 | RECEIVING SIGNAL LOSS DETECTION DEVICE FOR DIGITAL SIGNAL RECEIVER |
| US07/527,478 US5138636A (en) | 1989-05-31 | 1990-05-23 | Circuit for detecting received signal loss in a digital signal receiver |
| AU55903/90A AU632816B2 (en) | 1989-05-31 | 1990-05-24 | A circuit for detecting received signal loss in a digital signal receiver |
| EP90110053A EP0400520B1 (en) | 1989-05-31 | 1990-05-28 | Receiving signal drop-out detecting device for digital signal receiver |
| DE69008038T DE69008038T2 (en) | 1989-05-31 | 1990-05-28 | Circuit arrangement for detecting the loss of a digital received signal for digital signal receivers. |
| AT90110053T ATE104489T1 (en) | 1989-05-31 | 1990-05-28 | CIRCUIT ARRANGEMENT FOR DETECTING THE LOSS OF A DIGITAL RECEIVED SIGNAL FOR DIGITAL SIGNAL RECEIVERS. |
| ES90110053T ES2053008T3 (en) | 1989-05-31 | 1990-05-28 | DEVICE FOR THE DETECTION OF LOSS OF RECEPTION SIGNAL FOR NUMERIC SIGNAL RECEIVER. |
| CA002017802A CA2017802C (en) | 1989-05-31 | 1990-05-30 | Device for detecting losses in the signal received by a digital signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8907180A FR2647989B1 (en) | 1989-05-31 | 1989-05-31 | RECEIVING SIGNAL LOSS DETECTION DEVICE FOR DIGITAL SIGNAL RECEIVER |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2647989A1 true FR2647989A1 (en) | 1990-12-07 |
| FR2647989B1 FR2647989B1 (en) | 1991-08-23 |
Family
ID=9382217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8907180A Expired - Fee Related FR2647989B1 (en) | 1989-05-31 | 1989-05-31 | RECEIVING SIGNAL LOSS DETECTION DEVICE FOR DIGITAL SIGNAL RECEIVER |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5138636A (en) |
| EP (1) | EP0400520B1 (en) |
| AT (1) | ATE104489T1 (en) |
| AU (1) | AU632816B2 (en) |
| CA (1) | CA2017802C (en) |
| DE (1) | DE69008038T2 (en) |
| ES (1) | ES2053008T3 (en) |
| FR (1) | FR2647989B1 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280507A (en) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | Digital noise elimination system |
| US5418481A (en) * | 1993-12-10 | 1995-05-23 | Cray Research, Inc. | Repetitive signal detector for preventing thermal runaway |
| EP0667533A3 (en) * | 1994-02-14 | 1996-06-12 | Hewlett Packard Co | Loss-of-signal detector. |
| US6339833B1 (en) * | 1998-04-17 | 2002-01-15 | Advanced Micro Devices, Inc. | Automatic recovery from clock signal loss |
| US6222392B1 (en) * | 1998-04-17 | 2001-04-24 | Advanced Micro Devices, Inc. | Signal monitoring circuit for detecting asynchronous clock loss |
| FR2782387B1 (en) * | 1998-08-13 | 2000-11-03 | St Microelectronics Sa | CIRCUIT FOR DETECTING THE DISAPPEARANCE OF A PERIODIC SIGNAL |
| SE516280C2 (en) | 2000-04-06 | 2001-12-10 | Ericsson Telefon Ab L M | Signal monitoring method and apparatus based on a sliding window |
| JP4211195B2 (en) * | 2000-05-17 | 2009-01-21 | 沖電気工業株式会社 | Clock error detection circuit |
| US6377082B1 (en) * | 2000-08-17 | 2002-04-23 | Agere Systems Guardian Corp. | Loss-of-signal detector for clock/data recovery circuits |
| JP3662879B2 (en) * | 2001-11-21 | 2005-06-22 | 日本電気株式会社 | Signal interruption detection circuit and optical receiver using the same |
| US20080054945A1 (en) * | 2006-08-31 | 2008-03-06 | El-Kik Tony S | Method and apparatus for loss-of-clock detection |
| US7498848B2 (en) * | 2006-10-03 | 2009-03-03 | Freescale Semiconductor, Inc. | System and method for monitoring clock signal in an integrated circuit |
| US20080133175A1 (en) * | 2006-12-03 | 2008-06-05 | Lobuono Mark Anthony | Test interface for software-based sequence of event recording systems |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486855A (en) * | 1982-01-28 | 1984-12-04 | Ncr Corporation | Activity detector usable with a serial data link |
| DE3441227A1 (en) * | 1984-11-10 | 1986-05-15 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Circuit arrangement for monitoring a plurality of busbars |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935218B2 (en) * | 1979-12-29 | 1984-08-27 | クラリオン株式会社 | PLL circuit |
| JPS5797751A (en) * | 1980-12-10 | 1982-06-17 | Clarion Co Ltd | Circuit for adding artificial synchronizing signal |
| US4633193A (en) * | 1985-12-02 | 1986-12-30 | At&T Bell Laboratories | Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator |
| US4972442A (en) * | 1989-04-27 | 1990-11-20 | Northern Telecom Limited | Phase-locked loop clock |
-
1989
- 1989-05-31 FR FR8907180A patent/FR2647989B1/en not_active Expired - Fee Related
-
1990
- 1990-05-23 US US07/527,478 patent/US5138636A/en not_active Expired - Fee Related
- 1990-05-24 AU AU55903/90A patent/AU632816B2/en not_active Ceased
- 1990-05-28 ES ES90110053T patent/ES2053008T3/en not_active Expired - Lifetime
- 1990-05-28 EP EP90110053A patent/EP0400520B1/en not_active Expired - Lifetime
- 1990-05-28 DE DE69008038T patent/DE69008038T2/en not_active Expired - Fee Related
- 1990-05-28 AT AT90110053T patent/ATE104489T1/en not_active IP Right Cessation
- 1990-05-30 CA CA002017802A patent/CA2017802C/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486855A (en) * | 1982-01-28 | 1984-12-04 | Ncr Corporation | Activity detector usable with a serial data link |
| DE3441227A1 (en) * | 1984-11-10 | 1986-05-15 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Circuit arrangement for monitoring a plurality of busbars |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 7B, décembre 1982, pages 3956-3960, New York, US; D.V. COUDEN et al.: "Signal detection circuit for Peer-to-Peer rings" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2647989B1 (en) | 1991-08-23 |
| DE69008038D1 (en) | 1994-05-19 |
| CA2017802C (en) | 1994-02-01 |
| DE69008038T2 (en) | 1994-07-28 |
| US5138636A (en) | 1992-08-11 |
| EP0400520B1 (en) | 1994-04-13 |
| EP0400520A1 (en) | 1990-12-05 |
| AU5590390A (en) | 1990-12-06 |
| ES2053008T3 (en) | 1994-07-16 |
| CA2017802A1 (en) | 1990-11-30 |
| ATE104489T1 (en) | 1994-04-15 |
| AU632816B2 (en) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0400520B1 (en) | Receiving signal drop-out detecting device for digital signal receiver | |
| EP1982209B1 (en) | Frequency measuring broadband digital receiver | |
| FR2614711A1 (en) | METHOD AND DEVICE FOR OPERATING THE SCREEN SIGNAL OF A TOUCH SCREEN | |
| FR2583883A1 (en) | DEVICE AND METHOD FOR PRODUCING NOISE SIGNAL RATIO MERIT FACTOR FOR DIGITAL CODING DATA | |
| FR2482395A1 (en) | FANTOME IMAGE SIGNAL REMOVER FOR TELEVISION | |
| EP0536042B1 (en) | Phase lock detection device for a digital PLL | |
| EP0384536B1 (en) | Method and device for bit synchronisation in a digital data receiver | |
| EP0123573B1 (en) | Method for the adaptive coding and decoding of a television picture, and device for carrying out such a method | |
| EP1940023A2 (en) | Bank of cascadable digital filters, and reception circuit including such a bank of cascaded filters | |
| EP0058586B1 (en) | Process for synchronization on reception of a signal provided with a synchronization pattern | |
| EP0541408B1 (en) | Method and device for controlling the mode of functioning of a digital phase lock loop | |
| EP1580893B1 (en) | Device and method for phase detection of a signal | |
| EP0343083B1 (en) | Loss of synchronisation detection device, and its use in a digital transmission network | |
| EP3400457B1 (en) | Method for deleting a signal coming from an on-board radar | |
| EP0350361B1 (en) | Device for evaluating the tolerance range of a digital video signal | |
| EP0095083B1 (en) | Clock acquisition circuit for a binary, nrz-coded message | |
| EP2017642B1 (en) | Method for detecting and measuring parameters of radioelectric signals | |
| EP0769870B1 (en) | Synchronizing circuit | |
| EP0399023A1 (en) | Device for synchronizing a series of variable length rasters. | |
| EP1835296B1 (en) | Method of characterising a bit detection instant | |
| FR3113950A1 (en) | Frequency measurement | |
| FR2505110A1 (en) | Redundant digital information transmission system - uses six frequency pulses in coded sequence to be received within time windows in order to reduce possibility of noise interference | |
| EP0013857A1 (en) | Demodulation device for a frequency shift modulated analog signal | |
| EP0540397A1 (en) | Method and circuit for counting clock-slips | |
| EP0629062A1 (en) | Device for rephasing a synchronously transmitted and jittered digital signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |