FR2590425A1 - Appareillage pour regler les phases de signaux de donnees appliques a un circuit d'utilisation de donnees - Google Patents
Appareillage pour regler les phases de signaux de donnees appliques a un circuit d'utilisation de donnees Download PDFInfo
- Publication number
- FR2590425A1 FR2590425A1 FR8601923A FR8601923A FR2590425A1 FR 2590425 A1 FR2590425 A1 FR 2590425A1 FR 8601923 A FR8601923 A FR 8601923A FR 8601923 A FR8601923 A FR 8601923A FR 2590425 A1 FR2590425 A1 FR 2590425A1
- Authority
- FR
- France
- Prior art keywords
- data
- signal
- data signals
- delayed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 36
- 230000001934 delay Effects 0.000 claims description 23
- 230000007704 transition Effects 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 230000006978 adaptation Effects 0.000 claims 2
- 230000000717 retained effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000750 progressive effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
L'INVENTION CONCERNE UN APPAREILLAGE POUR REGLER LES PHASES DE SIGNAUX DE DONNEES APPLIQUES A UN CIRCUIT D'UTILISATION DE DONNEES. DANS L'APPAREILLAGE CONSIDERE, UN SIGNAL DE DONNEE(S), DONT LA PHASE DOIT ETRE REGLEE, EST APPLIQUE A PLUSIEURS LIGNES A RETARD 21 A 25 ETABLISSANT DES RETARDS PROGRESSIVEMENT CROISSANTS; LES SIGNAUX DE SORTIE DES DIFFERENTES LIGNES A RETARD SONT COMPARES PENDANT UNE CERTAINE PERIODE DE TEMPS ET UN SELECTEUR 27 EFFECTUE UNE SELECTION D'UN DES SIGNAUX DE SORTIE DESTINE ETRE UTILISE DANS UN CIRCUIT 15, CETTE SELECTION ETANT FAITE SUR LA BASE DU CHOIX D'UN SIGNAL DE SORTIE D'UNE LIGNE A RETARD QUI EST EN OPPOSITION AVEC LES SIGNAUX SORTANT DE DEUX LIGNES A RETARD ADJACENTES QUI SONT AFFECTES PAR LES PLUS GRANDES TRANSITIONS. APPLICATION AU DOMAINE INFORMATIQUE.
Description
La présente invention concerne un appareillage de traitement de données
numériques et, plus particulièrement, un appareillage pour régler la phase de signaux de données arrivant à un circuit d'utilisation de manière à compenser les déphasages incontrôlables ayant une autre
origine que le circuit d'utilisation de données.
Du fait que des systèmes de traitement de données numériques deviennent de plus en plus rapides et complexes, un problème de plus en plus important consiste dans la synchronisation des différents signaux de données et d'horloge qui sont utilisés dans le système. Du fait que les cadences de données et d'horloge sont de plus en plus élevées, les retards associés à des longueurs de fil, même courtes, deviennent importants à cause du déphasage qu'ils introduisent, du fait de la vitesse finie de propagation de signaux à impulsions le long du fil. Jusqu'à ce jour,
la plupart des efforts concernant la résolution des pro-
blèmes précités ont été concentres sur un maintien des trajets de circuits aussi courts que possible. Cependant, dans certains systèmes rapides, il a été nécessaire de régler de façon compliquée des longueurs de fils ou de câbles sur une base empirique pour faire en sorte que les
signaux de données et d'horloge arrivent à un circuit d'uti-
lisation donné dans une relation de phase correcte et de
telle sorte qu'il ne se produise pas d'erreurs de données.
Il se pose des problèmes compliqués de synchroni-
sation dans des systèmes à multiprocesseurs puisqu'il devient extrêmement difficile d'égaliser les temps de transfert entre toutes les combinaisons de sous-systèmes, bien que divers sous-systèmes puissent être considérés chacun comme
une zone fonctionnant de façon sensiblement synchronisée.
Bien qu'il soit possible de distribuer globlement un signal d'horloge d'une fréquence commandée avec précision, il est difficile de commander un phasage relatif entre une
zone et une autre. Une autre source de problèmes de synchro-
nisation a pour origine la variation d'un retard lors d'un
changement de la température dans les différents circuits-
tampons d'entrée et de sortie qui sont normalement associés
à chaque ligne de données d'une longueur importante.
Bien que la nécessité d'un réglage de phase conforme à la présente invention découle de l'utilisation de vitesses très élevées de transmission de données et de la grandeur relativement importante des déphasages introduits par des variations de longueurs des trajets de signaux, on comprend également que des variations desdits retards se produisent typiquement d'une façon relativement lente. De tels retards
sont introduits, par exemple, par l'échauffement des jonc-
tions de transistors qui constituent les portes logiques numériques de génération et de réception des signaux de données. En conséquence, bien qu'on ne puisse pas connattre le réglage initial nécessaire et que la cause de variations de déphasage puisse être à la fois inconnue et imprévisible, il n'est pas nécessaire d'effectuer des réglages à un rythme relativement élevé puisque les variations se produisent d'une manière relativement graduelle une fois que le système
est enclenché et devient opérationnel.
Parmi les différents objets de la présente invention, il est prévu un appareillage pour régler automatiquement
la phase des signaux de données arrivant à un circuit d'uti-
lisation de manière à compenser des déphasages incontrôlables ayant une autre origine que le circuit d'utilisation; en outre, il est prévu que cet appareillage fonctionne automatiquement, facilite des opérations très rapides, facilite également
le fonctionnement coopératif de zones multiples à compor-
tement synchronisé dans un système de traitement de données
numériques; en outre, ledit appareillage doit être extrê-
mement fiable et être d'une construction relativement simple et peu coûteuse. D'autres particularités seront mises en
évidence dans la suite de la description.
En bref, l'appareillage conforme à la présente invention utilise une ligne à retard réglable, qui confère
à un signal de données un retard de durée sélectionnable.
Le signal de données retardé est comparé avec une référence locale définissant plusieurs durées différentes
de retards, et des écarts sont détectés dans les comparai-
sons. La sélection d'un retard particulier à appliquer au signal de données fourni au circuit d'utilisation est
ensuite basée sur les écarts détectés.
D'autres caractéristiques et avantages de l'inven-
tion seront mis en évidence dans la suite de la descrip-
tion, donnée à titre d'exemples non limitatifs, en référence aux dessins annexés dans lesquels: la figure 1 est un schéma à blocs d'un appareillage de réglage automatique de phase construit conformément à la présente invention; les figures 2 à 7 sont des diagrammes logiques plus détaillés de composants intervenant dans le circuit de la figure 1; la figure 8 est un chronogramme représentant des signaux d'horloge utilisés par l'appareillage des figures 1 à 5., et la figure 9 est un tableau définissant les symboles
logiques utilisés dans les diagrammes des figures 1 à 5.
Sur les différentes figures, des références numéri-
ques correspondantes désignent des parties correspondantes.
Comme indiqué précédemment, la présente invention a pour objet de régler automatiquement la phase de signaux de données arrivant a un circuit d'utilisation de données
de manière à compenser des déphasages ayant une autre ori-
gine que le circuit d'utilisation de données. En rérérence à la figure 1, une donnée provenant d'une source externe
arrive dans un fil désigné dans son ensemble par la réfé-
rence numérique 11 tandis que la donnée réglée en phase
est transmise au circuit d'utilisation 15 par l'intermé-
diaire d'un conducteur désigné dans son ensemble par la
référence numérique 13.
Pour créer un retard qui soit réglable dans une gamme de valeurs (durées), l'appareillage représenté utilise plusieurs lignes de retardement dites "lignes à retard", à savoir cinq dans le mode de réalisation particulier représenté. Ces lignes à retard sont désignées par les références numériques 21 à 25. Un circuit sélecteur 27, qui est placé sous la commande du système de réglage automatique décrit dans la suite, est prévu pour transmettre, au fil de sortie 13 de données, un signal de données qui a été soumis à un retard d'une durée sélectionnée. Dans le mode de réalisation représenté, les lignes à retard 21 à 25 sont des lignes à retard numériques, qui
sont synchronisées de telle sorte que les retards progres-
sifs soient commandés par quatre signaux d'horloge rapides
CL1-CL4. De préférence, les signaux d'horloge rapides CL1-
CL4 ont une fréquence correspondant essentiellement à la largeur nominale d'impulsion utilisée dans les signaux de données d'entrées de façon qu'on puisse raisonnablement s'attendre à ce que des transitions de données se produisent périodiquement dans la gamme des retards établis par les différentes lignes à retard. Le phasage relatif des signaux d'horloge est représenté sur la figure 6. En référence aux lignes à retard de la figure 1 et également à leur représentation détaillée sur la figure 3, on peut remarquer qu'un des signaux d'horloge CLI est utilisé deux fois dans
la génération des retards progressifs.
En addition aux signaux d'horloge rapides et symé-
triques CL1-CL4, l'appareillage de la présente invention
utilise également deux signaux d'horloge lents CL5 et GL6.
Les signaux d'horloge lents comprennent des impulsions
qui ont une synchronisation individuelle d'impulsions corres-
pondant aux impulsions individuelles des signaux d'horloge
CL1 et CL3, respectivement, mais ces impulsions se produi-
sent à une fréquence qui est un sous-multiple de la haute
fréquence d'horloge.
Comme cela sera décrit de façon plus détaillée dans la suite, le fonctionnement du circuit de commande décrit ici détermine s'il se produit une transition de données dans un intervalle entre les retards établis par une paire adjacente des lignes à retard successives;
quatre intervalles de ce genre sont prévus. En correspon-
dance, il existe quatre choix possibles de retards. Le retard le plus long est essentiellement utilisé seulement pour créer un point limite pour l'intervalle défini qui correspond à la plus longue des lignes à retard qui est
prise en considération pour une sélection possible.
A des instants successifs déterminés par la période des signaux d'horloge CL5 et CL6, l'état du signal de sortie de chacune des lignes à retard 21 à 25 est capté par une bascule respective 31-35. Pour chaque paire de lignes à retard successives adjacentes, il est prévu une porte OU EXCLUSIF pour combiner les signaux retenus dans les bascules respectives, les signaux de sortie des portes étant désignés par STlb-ST4b. Comme le comprendront les spécialistes en la matière, un signal respectif de sortie de ces portes est validé si une transition de donnée s'est produite dans l'intervalle entre les retards successifs établis par les
deux lignes à retard qui aboutissent à cette porte particu-
lière. En d'autres termes, un écart entre les signaux mémo-
risés sortant des lignes à retard respectives est causé par l'apparition d'une transition de signal de données dans l'intervalle défini par les deux valeurs différentes de retard. En outre/ en supposant que la cadence des signaux de données correspond à la cadence des signaux d'horloge CL1CL4, pas plus d'un des signaux de sortie des portes
ne sera validé pendant chaque cycle de fonctionnement.
Comme le comprendront les spécialistes en la matière, l'état "validé" d'un signal numérique peut être soit l'état zéro (bas), soit l'état un (haut) en fonction du schéma
logique utilisé. En d'autres termes, le mot "validé" signi-
fie en principe que la condition nécessaire a été satis-
faite. Dans la convention de désignation de signaux qui est utilisée sur les figures 1 à 5, des signaux dont les désignations se terminent par un "b" sont à un niveau bas lorsqu'ils sont validés tandis que les autres sont à un
niveau haut quand ils sont validés.
Bien que des transitions dans le signal de données
entrant et la synchronisation des lignes à retard se pro-
duisent à une cadence très rapide, l'échantillonnage effectué par les bascules et le fonctionnement du reste du circuit de commande se déroulent à une cadence plus lente pour faire en sorte que les différentes bascules d'échantillonnage atteignent des états stables avant que des décisions soient prises. Comme le comprendront également les spécialistes de ce domaine, le. fait que les lignes à retard établissent des retards progressifs signifie qu'on obtient une bien plus grande probabilité qu'un des signaux de données déphasés arrive à une des bascules juste au
moment o elle est en train d'être synchronisée. En consé-
quence, on comprend également qu'il existe une chance que la bascule puisse passer à un état m6tastable à partir duquel un temps sensiblement accru est nécessaire
pour la commutation.
Les signaux de sortie des portes OU EXCLUSIF 36-39
sont transmis à un circuit à quatre bascules que les techniciens améri-
cains appellent "FOUR-FLOP". Ce circuit dénommé ci-après F-F et désigné dans son ensemble par la référence numérique 41, comprend quatre portes NON ET, qui sont interconnectées de façon à produire quatre signaux dont pas plus d'un peut être
validé à un moment donné. Comme indiqué précédemment, seu-
lement un des signaux de sortie des portes OU EXCLUSIF 36-39 pourrait être validé à un moment quelconque dans des circonstances normales, mais le circuit F-F 41
fait en sorte que pas plus d'un signal ne soit validé.
Comme cela va être expliqué de façon plus détaillée dans la suite, le signal de sortie validé provenant du
circuit -F-F 41 représente un choix possible permet-
tant la sélection d'un des signaux de données retardés.
Pour produire une opération qui soit stable et qui permette un bon choix à long terme (dans un sens relatif) pour une compensation de retard, l'appareillage de la figure 1
comporte un circuit, désigné dans son ensemble par la réfé-
rence numérique 43, pour comparer chaque nouveau choix possible avec un choix précédent ou "proposé". Le système comprend en outre un circuit de comptage, désigné dans son ensemble par la référence numérique 45, pour commander le chargement de nouveaux choix proposés et pour changer la sélection effective seulement après qu'un comportement valable a rendu logique un tel changement. Ce dernier processus peut être considéré comme une intégration ou l'établissement d'une valeur moyenne. En référence à la figure 5 qui représente de façon plus détaillée le circuit de comparaison, on peut voir que ce sous-système comprend, le long du côté gauche du dessin, quatre groupes semblables de portes comportant chacun, à leur partie inférieure, une mémoire annulaire ou bascule qui est capable de retenir une valeur appliquée au conducteur d'entrée respectif pendant des cycles de fonctionnement successifs et, dans la série supérieure de portes, des moyens pour appliquer de nouvelles valeurs à l'élément de mémorisation. Un transfert ou un chargement d'un nouveau choix possible ayant pour origine le circuit F-F dans les bascules du circuit de comparaison est
commandé par un signal désigné par ld (CHARGE) et son com-
plément ldb, qui sont engendrés par le circuit de comptage 45, comme cela va être décrit dans la suite. Pour chacun de ces quatre composants d'entrée et de mémoire, il est également prévu une porte OU EXCLUSIF cprrespolndp:tp qui compare la nouvelle valeur avec l'ancienne. Les portes OU EXCLUSIF respectives sont désignées par les références
numériques 51-54 (figure 5). Dans unsensicles:signaux de sortie des_.
portes OU EXCLUSIF 51-54 peuvent collectivement être consi-
dérés comme un signal d'erreur de servo-boucle qui est
utilisé lors d'un réglage automatique de la valeur sélec-
tionnée du retard, comme décrit dans la suite.
Les signaux engendrés par ces deux premières parties du circuit de comparaison sont combinés logiquement dans
un groupe de portes désigné dans son ensemble par la réfé-
rence numérique 55, de manière à engendrer des signaux, désignés respectivement par MONTEE, DESCENTE et MAINTIEN,
qui sont appliqués au circuit de comptage 45 assurant l'éta-
blissement d'une valeur moyenne ou une intégration, comme décrit précédemment. D'une façon générale, on peut remarquer que le signal MONTEE est engendré lorsque le nouveau choix possible concorde avec la valeur retenue; le signal DESCENTE est engendré lorsque le nouveau choix possible ne concorde pas avec la valeur retenue; et le signal MAINTIEN est engendré si, dans le cycle de fonctionnement en cours,
aucune transition de donnée n'a été détectée.
Le circuit de comptage ou d'intégration 45 est réalisé sous la forme d'un registre à décalage, représenté de façon plus détaillée sur la figure 6. Ce circuit est agencé de manière qu'en fait un seul bit soit décalé vers le haut et vers le bas dans une rangée linéaire de' quatre étages semblables. En général, le bit validé est décalé vers le haut, c'est-àdire vers la droite, quand le signal MONTEE est validé, tandis qu'il est décalé vers la gauche, c'est-à-dire vers le bas, quand le signal DESCENTE est
validé. Il est à noter cependant que les portes produi-
sants les signaux MONTEE et DESCENTE (figure 6) prennent en considération le signal désigné par MAINTIEN, de façon qu'un bit ne soit décalé ni vers le haut ni vers le bas pendant un cycle o le signal MAINTIEN est validé. Comme
on peut le voir en référence à la figure 6, le signal MAIN-
TIEN est engendré comme une fonction NI des quatre signaux
ayant pour origine le circuit F-F et représentant.-.
le nouveau choix possible. Cependant, comme le comprendront
les spécialistes en la matière, un flux de données compre-
nant une succession de zéros ou une succession de uns ne produira pas de transitions qui peuvent être examinées par le circuit de la présente invention pour faciliter l'estimation de ce qui peut être le retard de compensation correct. En conséquence, dans la mise en oeuvre de la
présente invention, des cycles de fonctionnement dans les-
quels il ne se produit pas de transition de données, ne sont pas compris dans le processus d'intégration qui établit
la décision logique.
Il ressort de la description faite ci-dessus que,
en général, un mouvement d'un bit vers la droite dans le
registre à décalage indique une constance ou une stab.i-
lité dans des choix possibles successifs qui sont en train d'être présentés au circuit de comparaison tandis qu'un décalage vers la gauche définit la réponse à une différence
entre le choix possible et le choix proposé (mémorisé).
Si le bit est décalé jusqu'au bout vers la droite, le choix proposé est accepté comme la sélection effective et il
est appliqué, par l'intermédiaire de la bascule de sélec-
tion 57, au sélecteur 27. Inversement, si le bit est décalé jusqu'au bout vers la gauche, le choix possible le plus récent (représenté par le signal de sortie du circuit F-F 41) est transféré dans les bascules du circuit de comparaison et devient le nouveau choix proposé pour
une sélection.
Comme décrit précédemment, le fonctionnement du circuit de commande décrit ici détermine si une transition de données ou un écart se produit dans l'intervalle défini par les retards établis par une paire de lignes à retard successives adjacentes, quatre intervalles de ce genre étant prévus. Il est prévu en correspondance quatre choix possibles de retards. Puisque la période des signaux d'horloge CLl-CL4 correspond à la largeur ou la période envisagée pour les impulsions de données, on peut voir que les quatre choix constituent dans un sens un ensemble circulaire qui, en fait, se replie sur lui-même. En se basant sur cette analogie, on peut en outre voir que le choix le plus souhaitable correspond à la ligne à retard
qui est opposée, dans cet ensemble circulaire, aux inter-
valles de retard qui comprennent la plupart des transitions ou des écarts. En d'autres termes, le choix souhaitable est celui qui établit une synchronisation éliminant des transitions, c'est-à-dire lorsque le signal de données se trouve nettement dans l'un ou l'autre de ses deux états binaires stables. Dans la nomenclature de signaux qui est utilisée pour définir le circuit, cette rotation ou choix de la valeur opposée est mise en évidence dans le circuit F-F de la figure 4, o on peut voir par exemple que l'intervalle T3-T2 est utilisé pour la production d'un signal (choix) de sortie correspondant STlb tandis que
l'intervalle T1-T2 produit un signal ST4b.
Etant donné la grande densité qu'il est possible d'obtenir dans des circuits intégrés à très grande échelle, on peut incorporer le circuit décrit ici dans une très
petite partie d'une puce disponible, et il est par consé-
quent possible de réaliser un système de réglage automatique de phase, conforme à la présente invention> dans chacune des lignes qui transmettent les données à partir du monde extérieur, tout en disposant d'une surface restante de
puce qui est suffisante pour remplir des fonctions impor-
tantes, c'est-à-dire les fonctions affectées au circuit
d'utilisation et remplies par celui-ci.
Comme cela a été signalé précédemment, les processus
d'échantillonnage, d'analyse et de réglage qui sont effec-
tués par le système conforme à la présente invention n'ont pas besoin d'être réalisés à un rythme élevé. Au contraire,, seulement la synchronisation des lignes à retard et la
mémorisation initiale doivent être effectuées par des compo-
sants de circuit fonctionnant rapidement. Une fois que
la sélection appropriée est initialement établie, l'obli-
gation de changer la sélection se manifestera de façon
relativement peu fréquente et seulement graduellement.
En conséquence, bien que le mode de réalisation présentement préféré utilise des éléments logiques à câblage matériel pour remplir les fonctions désirées, on pourrait envisager que les fonctions de comparaison, d'analyse et de réglage
puissent être aussi remplies par un système logique program-
mé, c'est-à-dire un microprocesseur ou un ordinateur. Dans un tel cas, des parties du circuit d'utilisation pourraient participer à la fonction de réglage de phase sur une base en partage de temps avec les autres fonctions, ou fonctions
principales,du circuit d'utilisation.
En outre, bien que le mode de réalisation décrit opère par échantillonnage de transitions de données pouvant exister dans la ligne d'entrée, il va de soi qu'il peut
exister certaines applications dans lesquelles il est sou-
haitable de placer périodiquement un modèle prédéfini de données dans la ligne d'entrée et de comparer des versions successivement retardées du signal d'entrée avec une partie de référence ou standard qui possède également un modèle prédéterminé autre qu'une synchronisation monotone comme
dans l'exemple décrit.
En considérant la description faite ci-dessus,
on peut voir que plusieurs objets de la présente invention sont atteints et que d'autres résultats avantageux ont
été obtenus.
Il va de soi que de nombreuses modifiations peuvent être apportées à l'appareillage décrit et représenté, sans
sortir du cadre de l'invention.
Claims (9)
1. Appareillage pour régler la phase de signaux de données arrivant à un circuit d'utilisation de données, caractérisé en ce qu'il comprend: - un ensemble de lignes à retard (21 à 25) régla- bles pour appliquer à un signal de données un retard d'une durée réglable; - un moyen (43) pour comparer le signal de données retardé avec une référence locale en relation avec plusieurs de durées de retard; - des moyens (31 à 35) pour détecter des écarts dans les comparaisons des signaux de données retardés obtenus pour différentes durées de retard et pour produire un signal d'erreur; et - un moyen de commande (27) relié audit ensemble de lignes à retard (21 à 25) répondant audit signal d'erreur pour appliquer au circuit d'utilisation (15) un signal de données qui a été retardé d'une valeur sélectionnée pour
éviter des écarts.
2. Appareillage selon la revendication 1, caracté-
risé en ce qu'il comprend en outre un moyen (41) pour établir une valeur moyenne dudit signal d'erreur pour des transitions multiples se produisant dans ledit signal de données.
3. Appareillage selon la revendication 1, caracté-
risé en ce que le dit ensemble de lignes à retard réglable
comprend plusieurs -lignes à retard (21 à 25) éta-
blissant des retards augmentant progressivement.
4. Appareillage. pour régler la phase de signaux de données arrivant à un circuit d'utilisation de données, ledit appareillage étant caractérisé en ce qu'il comprend - un ensemble de lignes à retard réglables (21 à ) pour appliquer à un signal de données un retard d'une durée réglable; - un moyen (43) pour comparer le signal de données retardé avec une référence locale concernant plusieurs durées de retarde; - un moyen de commande de sélection (27) relié audit ensemble de lignes à retard (21 à 25) pour appliquer au circuit d'utilisation (15) un signal de données qui a été retardé d'une valeur sélectionnée; - un moyen (57) pour détecter des écarts dans les comparaisons des signaux de données retardés qui ont été obtenus pour différentes durées de retards;
- un moyen (41) qui, en réponse à des écarts détec-
tés, fait fonctionner ledit moyen de commande de sélection (27) en vue d'appliquer au circuit d'utilisation (15) un signal de données qui est retardé d'une valeur réduisant
au minimum lesdits écarts.
5. Appareillage pour régler la phase de signaux de données arrivant à un circuit d'utilisation de données, caractérisé en ce qu'il comprend
- une succession de lignes à retard (21 à 25) pro-
duisant des retards augmentant progressivement; - des moyens pour appliquer le signal de données non réglé à chacune desdites lignes à retard (21-25) en vue d'obtenir des signaux de données retardés respectifs; - un moyen sélecteur (27) pour appliquer un destits signaux de données retardés au circuit d'utilisation (15); - un moyen (57) pour détecter des écarts entre les signaux de données retardés obtenus à partir de lignes à retard adjacentes (21 à 25) dans la succession;
- un moyen (41) pour commander ledit moyen sélec-
teur (27) en vue d'appliquer au circuit d'utilisation (15) un signal de données retardé qui est espacé, le long de
ladite succession, par rapport aux signaux de données retar-
dés présentant des écarts.
6. Appareillage de réglage de la phase d'un signal de données arrivant à un circuit d'utilisation de données, afin de compenser par réglage des déphasages indésirables dans le signal de données ayant une origine autre que le circuit d'utilisation de données, ledit appareillage étant caractérisé en ce qu'il comprend:
- une succession de lignes à retard (21 à 25) pro-
duisant des retards progressivement croissants; - un moyen pour appliquer le signal de données non réglé à chacune desdites lignes à retard (21 à 25)
en vue d'obtenir des signaux de données retardés respec-
tifs; - un moyen sélecteur (27) pour fournir audit circuit d'utilisation (15) un signal sélectionné parmi lesdits signaux de données retardés; et un moyen (43) pour comparer les signaux retardés
pendant une période de temps et pour régler ledit sélec-
teur (27) sur un signal de données retardé qui est espacé des signaux de données retardés présentant les plus grandes disparités.
7. Appareillage pour régler la phase de signaux de données arrivant à un circuit d'utilisation de données afin de compenser des déphasages incontrôlables dans les signaux de données ayant une origine autre que le circuit
d'utilisation de données, ledit appareillage étant carac-
térisé en ce qu'il comprend plusieurs lignes à retard (21 à 25) produisant des retards progressivement croissants; - des moyens pour appliquer les signaux de données non réglés à chacune desdites lignes à retard (21 à 25) en vue d'obtenir des signaux de données retardés respectifs; - un moyen sélecteur (27), répondant à un signal
de valeur sélectionné pour fournir audit circuit d'utilisa-
tion (15) un desdits signaux de données retardés qui sont choisis en concordance avec ladite valeur sélectionnée; - des bascules respectives (31 à 35) pour saisir et retenir la valeur instantanée de chacun desdits signaux de données retardés en réponse à un signal d'horloge local; - des portes respectives (36 à 39) répondant aux valeurs mémorisées en bascules pour engendrer un signal indiquant si une transition s'est produite entre les retards respectifs établis par des lignes à retard successivement adjacentes, les signaux de sortie desdites portes (36 à 39) représentant collectivement un choix possible de retards; - un moyen (43) pour comparer les signaux engendrés par les portes pendant une certaine période de temps et pour régler ledit sélecteur (27) sur un signal de données retardé qui est espacé des signaux de données retardés qui présentent les plus grandes transitions.
8. Appareillage pour régler la phase de signaux de données arrivant à un circuit d'utilisation afin de compenser par réglage des déphasages incontrôlables dans les signaux de données ayant une origine autre que le circuit
d'utilisation de données, ledit appareillage étant carac-
térisé en ce qu'il comprend:
- plusieurs liqnes à -retard (21 à 25) éta-
blissant des retards progressivement croissants; - les moyens pour appliquer les signaux de données non réglés à chacune desdites lignes à retard (21 à 25) en vue d'obtenir ainsi des signaux de données retardés respectifs. - un moyen sélecteur (27), réagissant à un signal
de valeur sélectionné, pour fournir audit circuit d'utilisa-
tion (15) un desdits signaux de données retardés qui a été sélectionné en concordance avec ledit signal de valeur sélectionné; - des bascules respectives (31 à 35) pour saisir et retenir la valeur instantanée de chacun desdits signaux de données retardés en réponse à un signal d'horloge local; - des moyens logiques de combinaison (36 à 39) pour effectuer la combinaison des valeurs de signaux de données retenus afin d'obtenir un signal représentant un degré d'adaptation; - un circuit logique d'examen mécanique d'état pour engendrer et faire varier lesdits signaux de sélection en fonction dudit degré d'adaptation de signal dans un sens ayant tendance à sélectionner le signal de données retardé qui est le plus éloigné de disparités existant dans des signaux de
données adjacents.
9. Appareillage pour régler la phase d'un signal
de données arrivant dans un circuit d'utilisation de don-
nées de manière à compenser par réglage des déphasages incontrôlables dans le signal de données ayant une origine
autre que le circuit d'utilisation de données, ledit appa-
reil étant caractérisé en ce qu'il comprend: - plusieurs lignes à retard (21.à 25) produi- sant des retards progressivement croissants; - des moyens pour appliquer les signaux de données non réglés à chacune desdites lignes à retard (21 à 25) en vue d'obtenir ainsi des signaux de données retardés respectifs; - un moyen sélecteur (27) pour appliquer audit circuit d'utilisation (15) un signal sélectionné parmi
lesdits signaux de données retardés; -
- des ensembles de portes respectifs (31 à 39) engendrant un signal indiquant si une transition s'est produite entre les retards respectifs établis par les lignes à retard successivement adjacentes, les signaux de sortie
desdites portes représentant collectivement un choix possi-
ble de retards; - un moyen (43) pour comparer les signaux de retards (signaux de sortie de portes) pendant une certaine période de temps et pour régler ledit moyen sélecteur (27) sur un signal de données retardé qui est en opposition à celui des signaux de données retardés qui représente les plus grandes disparités entre des paires adjacentes de lignes à retard successives et de bascules associées; - des moyens pour comparer ledit choix possible
avec un choix proposé et, si lesdits choix concordent pen-
dant une certaine période de temps, pour régler ledit sélec-
teur (27) en correspondance avec ledit choix proposé; - et comprenant en outre des moyens agissant, si lesdits choix ne concordent pas pendant une certaine période de temps, pour régler ledit choix proposé en correspondance
avec ledit choix possible.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/701,116 US4700347A (en) | 1985-02-13 | 1985-02-13 | Digital phase adjustment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2590425A1 true FR2590425A1 (fr) | 1987-05-22 |
| FR2590425B1 FR2590425B1 (fr) | 1992-09-11 |
Family
ID=24816137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868601923A Expired - Fee Related FR2590425B1 (fr) | 1985-02-13 | 1986-02-12 | Appareillage pour regler les phases de signaux de donnees appliques a un circuit d'utilisation de donnees |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4700347A (fr) |
| JP (1) | JPS6223647A (fr) |
| AU (1) | AU586664B2 (fr) |
| CA (1) | CA1256168A (fr) |
| DE (1) | DE3604277C2 (fr) |
| FR (1) | FR2590425B1 (fr) |
| GB (1) | GB2171577B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3843261A1 (de) * | 1988-12-22 | 1990-06-28 | Ant Nachrichtentech | Schaltungsanordnung zur steuerung der phase eines taktsignals |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6270922A (ja) * | 1985-09-04 | 1987-04-01 | Fujitsu Ltd | クロツク位相調整方式 |
| DE3774832D1 (de) * | 1986-09-25 | 1992-01-09 | Nec Corp | Einrichtung zur ermittlung der bit-phasendifferenz. |
| DE3642785A1 (de) * | 1986-12-15 | 1988-06-23 | Siemens Ag | Verfahren zur erzeugung einer phasenverschobenen, rechteckfoermigen ausgangsspannung aus einer rechteckfoermigen eingangsspannung und schaltungsanordnung zur durchfuehrung des verfahrens |
| US4756011A (en) * | 1986-12-24 | 1988-07-05 | Bell Communications Research, Inc. | Digital phase aligner |
| JPH0828698B2 (ja) * | 1987-07-31 | 1996-03-21 | 株式会社日立製作所 | ビツト位相同期回路 |
| US5335325A (en) * | 1987-12-22 | 1994-08-02 | Kendall Square Research Corporation | High-speed packet switching apparatus and method |
| US5822578A (en) * | 1987-12-22 | 1998-10-13 | Sun Microsystems, Inc. | System for inserting instructions into processor instruction stream in order to perform interrupt processing |
| US5761413A (en) * | 1987-12-22 | 1998-06-02 | Sun Microsystems, Inc. | Fault containment system for multiprocessor with shared memory |
| US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
| US5251308A (en) * | 1987-12-22 | 1993-10-05 | Kendall Square Research Corporation | Shared memory multiprocessor with data hiding and post-store |
| US5341483A (en) * | 1987-12-22 | 1994-08-23 | Kendall Square Research Corporation | Dynamic hierarchial associative memory |
| US5226039A (en) * | 1987-12-22 | 1993-07-06 | Kendall Square Research Corporation | Packet routing switch |
| JP2590186B2 (ja) * | 1988-03-11 | 1997-03-12 | 株式会社日立製作所 | ビット位相同期回路 |
| US4811364A (en) * | 1988-04-01 | 1989-03-07 | Digital Equipment Corporation | Method and apparatus for stabilized data transmission |
| US4979190A (en) * | 1988-04-01 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for stabilized data transmission |
| US4841552A (en) * | 1988-04-04 | 1989-06-20 | Unisys Corporation | Digital phase shifter |
| US4949356A (en) * | 1988-06-30 | 1990-08-14 | Trw Inc. | PCM receiver with lock state control |
| DE59008700D1 (de) * | 1989-09-19 | 1995-04-20 | Siemens Ag | Synchronisiereinrichtung für ein Digitalsignal. |
| JPH0732389B2 (ja) * | 1989-09-22 | 1995-04-10 | 日本電気株式会社 | クロツクジツタ抑圧回路 |
| US5022056A (en) * | 1989-10-23 | 1991-06-04 | National Semiconductor Corporation | Method and structure for digital phase synchronization |
| US5118975A (en) * | 1990-03-05 | 1992-06-02 | Thinking Machines Corporation | Digital clock buffer circuit providing controllable delay |
| US5115455A (en) * | 1990-06-29 | 1992-05-19 | Digital Equipment Corporation | Method and apparatus for stabilized data transmission |
| US5163068A (en) * | 1991-02-22 | 1992-11-10 | El Amawy Ahmed | Arbitrarily large clock networks with constant skew bound |
| JPH0778774B2 (ja) * | 1991-02-22 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 短待ち時間データ回復装置及びメッセージデータの同期化方法 |
| EP0520127A1 (fr) * | 1991-06-28 | 1992-12-30 | ALCATEL BELL Naamloze Vennootschap | Circuit numérique de synchronisation utilisant une ligne de rétard accordée et branchée |
| CA2078310A1 (fr) * | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Processeur numerique a memoire repartie |
| CA2078312A1 (fr) | 1991-09-20 | 1993-03-21 | Mark A. Kaufman | Processeur de donnees numeriques a pagination amelioree |
| US5534808A (en) * | 1992-01-31 | 1996-07-09 | Konica Corporation | Signal delay method, signal delay device and circuit for use in the apparatus |
| US5313501A (en) * | 1992-06-15 | 1994-05-17 | Digital Equipment Corporation | Method and apparatus for deskewing digital data |
| US5436908A (en) * | 1992-06-17 | 1995-07-25 | National Semiconductor Corporation | Common edge output skew detection circuit |
| CA2099348A1 (fr) * | 1992-07-01 | 1994-01-02 | John V. Camlet | Dispositif de synchronisation de signaux de donnees dans un systeme optique commute |
| US5634041A (en) * | 1992-08-12 | 1997-05-27 | Massachusetts Institute Of Technology | Rationally clocked communication interface |
| US5359630A (en) * | 1992-08-13 | 1994-10-25 | Digital Equipment Corporation | Method and apparatus for realignment of synchronous data |
| US5414832A (en) * | 1992-12-17 | 1995-05-09 | International Business Machines Corporation | Tunable synchronous electronic communication apparatus |
| FR2704376B1 (fr) * | 1993-04-22 | 1995-06-30 | Rainard Jean Luc | Procédé de récupération d'horloge et de synchronisation pour la réception d'informations transmises par un réseau ATM et dispositif de mise en Óoeuvre du procédé. |
| US5509037A (en) * | 1993-12-01 | 1996-04-16 | Dsc Communications Corporation | Data phase alignment circuitry |
| US5532632A (en) * | 1994-02-01 | 1996-07-02 | Hughes Aircraft Company | Method and circuit for synchronizing an input data stream with a sample clock |
| JP3386221B2 (ja) * | 1994-03-17 | 2003-03-17 | 富士通株式会社 | 非同期データのクロック乗換回路 |
| US5579352A (en) * | 1994-04-06 | 1996-11-26 | National Semiconductor Corporation | Simplified window de-skewing in a serial data receiver |
| US5828250A (en) * | 1994-09-06 | 1998-10-27 | Intel Corporation | Differential delay line clock generator with feedback phase control |
| US5537068A (en) * | 1994-09-06 | 1996-07-16 | Intel Corporation | Differential delay line clock generator |
| US5768283A (en) * | 1994-11-08 | 1998-06-16 | Washington University | Digital phase adjustment circuit for asynchronous transfer mode and like data formats |
| SE9600293L (sv) * | 1996-01-26 | 1997-02-10 | Ericsson Telefon Ab L M | Förfarande och anordning för skewminimering |
| US5727021A (en) * | 1996-04-03 | 1998-03-10 | Teradyne, Inc. | Apparatus and method for providing a programmable delay with low fixed delay |
| IT1284718B1 (it) * | 1996-07-31 | 1998-05-21 | Cselt Centro Studi Lab Telecom | Dispositivo e procedimento per allineare temporalmente segnali numerici, ad esempio un segnale di orologio ed un flusso di dati. |
| DE19713660A1 (de) * | 1997-04-02 | 1998-10-08 | Siemens Nixdorf Inf Syst | Phasenjustierung schneller paralleler Signale |
| JP2993463B2 (ja) * | 1997-05-08 | 1999-12-20 | 日本電気株式会社 | 同期回路制御装置 |
| AU9399998A (en) * | 1997-09-19 | 1999-04-05 | Fujitsu Limited | Constant phase crossbar switch |
| US6304125B1 (en) | 1998-09-04 | 2001-10-16 | Sun Microsystems, Inc. | Method for generating and distribution of polyphase clock signals |
| US6188262B1 (en) * | 1998-09-04 | 2001-02-13 | Sun Microsystems, Inc. | Synchronous polyphase clock distribution system |
| US6466589B1 (en) | 1998-10-19 | 2002-10-15 | Chin-Shen Chou | Apparatus for verifying data integrity and synchronizing ATM cell data format for processing |
| JP2000174736A (ja) * | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
| JP3789247B2 (ja) | 1999-02-26 | 2006-06-21 | Ｎｅｃエレクトロニクス株式会社 | クロック周期検知回路 |
| US6453431B1 (en) * | 1999-07-01 | 2002-09-17 | International Business Machines Corporation | System technique for detecting soft errors in statically coupled CMOS logic |
| US6272193B1 (en) * | 1999-09-27 | 2001-08-07 | Genesis Microchip Corp. | Receiver to recover data encoded in a serial communication channel |
| US6704882B2 (en) | 2001-01-22 | 2004-03-09 | Mayo Foundation For Medical Education And Research | Data bit-to-clock alignment circuit with first bit capture capability |
| EP1355443A1 (fr) * | 2002-08-02 | 2003-10-22 | Agilent Technologies Inc. a Delaware Corporation | Récupération d'un flux de données par sur-échantillonage |
| US7324421B1 (en) * | 2002-08-13 | 2008-01-29 | Adaptec, Inc. | Method and apparatus for data bit align |
| KR20070065374A (ko) * | 2004-09-14 | 2007-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 지연 제어 회로 및 방법 |
| EP1772795A1 (fr) * | 2005-10-10 | 2007-04-11 | STMicroelectronics (Research & Development) Limited | Pointeur de mémoire tampon rapide via l'horloge |
| US7929866B2 (en) | 2005-11-28 | 2011-04-19 | Alcatel Lucent | Passive optical network media access controller assisted clock recovery |
| US7865088B2 (en) | 2006-05-12 | 2011-01-04 | Alcatel Lucent | Burst mode optical receiver |
| US7764886B2 (en) | 2005-11-28 | 2010-07-27 | Alcatel Lucent | Burst mode optical receiver |
| US8886987B2 (en) | 2008-09-19 | 2014-11-11 | Advantest (Singapore) Pte Ltd | Data processing unit and a method of processing data |
| JP5695743B2 (ja) | 2010-08-12 | 2015-04-08 | アドバンテスト （シンガポール） プライベート リミテッド | 基準スキャンチェーン試験データを発生させる試験装置、及び試験システム |
| JP6241156B2 (ja) * | 2013-09-11 | 2017-12-06 | 株式会社ソシオネクスト | 並列データを受信するために使用するクロックの位相を決定する方法、受信回路及び電子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB968730A (fr) * | 1962-02-09 | |||
| US4119796A (en) * | 1976-11-01 | 1978-10-10 | Versitron, Inc. | Automatic data synchronizer |
| EP0049952A1 (fr) * | 1980-09-27 | 1982-04-21 | Fujitsu Limited | Circuit de synchronisation |
| EP0102598A1 (fr) * | 1979-11-09 | 1984-03-14 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Dispositif pour la synchronisation de phase |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31056A (en) * | 1861-01-01 | Nut-machine | ||
| GB1341382A (en) * | 1970-01-20 | 1973-12-19 | Cook A | Digital signal transmission system |
| USRE31056E (en) | 1977-03-23 | 1982-10-12 | Fairchild Camera & Instrument Corp. | Computer controlled high-speed circuit for testing electronic devices |
| US4092589A (en) * | 1977-03-23 | 1978-05-30 | Fairchild Camera And Instrument Corp. | High-speed testing circuit |
| US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
| ZA804386B (en) * | 1979-08-10 | 1981-07-29 | Plessey Co Ltd | Frame aligner for digital telecommunications exchange system |
| US4415984A (en) * | 1980-06-25 | 1983-11-15 | Burroughs Corporation | Synchronous clock regenerator for binary serial data signals |
| JPS5739639A (en) * | 1980-08-22 | 1982-03-04 | Nec Corp | Delay type phase correction system |
| US4376309A (en) * | 1981-05-29 | 1983-03-08 | Bell Telephone Laboratories, Incorporated | Method and apparatus for signal-eye tracking in digital transmission systems |
| JPS5854756A (ja) * | 1981-09-28 | 1983-03-31 | Hitachi Ltd | 多重伝送システムの信号診断方法およびその診断装置 |
| US4488297A (en) * | 1982-04-05 | 1984-12-11 | Fairchild Camera And Instrument Corp. | Programmable deskewing of automatic test equipment |
| DE3217050A1 (de) * | 1982-05-06 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verzoegerungsschaltung fuer digitalsignale |
| US4542505A (en) * | 1983-11-14 | 1985-09-17 | Burroughs Corporation | Adjustable system for skew comparison of digital signals |
| CA1260557A (fr) * | 1984-03-30 | 1989-09-26 | Merlin D. Bjorke | Dispositif de synchronisation d'impulsions |
-
1985
- 1985-02-13 US US06/701,116 patent/US4700347A/en not_active Expired - Lifetime
-
1986
- 1986-01-24 AU AU52711/86A patent/AU586664B2/en not_active Ceased
- 1986-02-12 JP JP61028770A patent/JPS6223647A/ja active Pending
- 1986-02-12 FR FR868601923A patent/FR2590425B1/fr not_active Expired - Fee Related
- 1986-02-12 DE DE3604277A patent/DE3604277C2/de not_active Expired - Fee Related
- 1986-02-12 GB GB8603471A patent/GB2171577B/en not_active Expired
- 1986-02-13 CA CA000501787A patent/CA1256168A/fr not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB968730A (fr) * | 1962-02-09 | |||
| US4119796A (en) * | 1976-11-01 | 1978-10-10 | Versitron, Inc. | Automatic data synchronizer |
| EP0102598A1 (fr) * | 1979-11-09 | 1984-03-14 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Dispositif pour la synchronisation de phase |
| EP0049952A1 (fr) * | 1980-09-27 | 1982-04-21 | Fujitsu Limited | Circuit de synchronisation |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3843261A1 (de) * | 1988-12-22 | 1990-06-28 | Ant Nachrichtentech | Schaltungsanordnung zur steuerung der phase eines taktsignals |
Also Published As
| Publication number | Publication date |
|---|---|
| US4700347A (en) | 1987-10-13 |
| GB2171577B (en) | 1989-06-07 |
| CA1256168A (fr) | 1989-06-20 |
| DE3604277C2 (de) | 1996-06-05 |
| AU586664B2 (en) | 1989-07-20 |
| DE3604277A1 (de) | 1986-08-28 |
| FR2590425B1 (fr) | 1992-09-11 |
| GB8603471D0 (en) | 1986-03-19 |
| GB2171577A (en) | 1986-08-28 |
| JPS6223647A (ja) | 1987-01-31 |
| AU5271186A (en) | 1986-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2590425A1 (fr) | Appareillage pour regler les phases de signaux de donnees appliques a un circuit d'utilisation de donnees | |
| EP0645888B1 (fr) | Ligne à retard numérique | |
| EP0466591B1 (fr) | Procédé et système de transmission numérique de données en série | |
| EP0441684B1 (fr) | Circuit verrouillé en phase et multiplieur de fréquence en résultant | |
| EP3375092B1 (fr) | Procédé de synchronisation de convertisseurs de données par un signal transmis de proche en proche | |
| EP0595734B1 (fr) | Multiplexeur recevant en entrée une pluralité de signaux identiques mais déphasés | |
| FR2635239A1 (fr) | Element a retard pour circuit numerique | |
| FR2664765A1 (fr) | Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant. | |
| FR2689339A1 (fr) | Procédé et dispositif de réglage de retard à plusieurs gammes. | |
| FR2652968A1 (fr) | Demultiplexeur. | |
| EP0253281B1 (fr) | Procédé et dispositif de calage en phase de trains numériques synchrones | |
| EP0680170A1 (fr) | Circuit de transmission d'un signal code en ligne sur une ligne téléphonique comprenant un synchroniseur de fréquence | |
| EP0466593B1 (fr) | Dispositif d'échantillonnage de données et système de transmission numérique de données en résultant | |
| EP0907253B1 (fr) | Oscillateur à boucle de verrouillage de phase | |
| EP0056208B1 (fr) | Procédé et dispositif de synchronisation de messages | |
| EP0696116B1 (fr) | Procédé d'échantillonnage d'un signal numérique en série | |
| EP0526359B1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| EP1606880B1 (fr) | Diviseur de frequence a taux de division variable | |
| FR2714240A1 (fr) | Dispositif de compensation de phase de trame. | |
| EP3716523B1 (fr) | Procédé de synchronisation de données numériques envoyées en série | |
| FR2770704A1 (fr) | Circuit verrouille en phase | |
| FR2820254A1 (fr) | Division fractionnelle de frequence d'un signal numerique | |
| FR3107983A1 (fr) | Dispositif de surveillance d'un circuit digital | |
| FR2703534A1 (fr) | Dispositif de contrôle numérique d'un oscillateur numérique variable. | |
| FR2556902A1 (fr) | Procede et dispositif de filtrage de rang determine d'un signal numerique et application au filtrage median bidimensionnel separable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |