FI122009B - Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi - Google Patents

Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi Download PDF

Info

Publication number
FI122009B
FI122009B FI20075431A FI20075431A FI122009B FI 122009 B FI122009 B FI 122009B FI 20075431 A FI20075431 A FI 20075431A FI 20075431 A FI20075431 A FI 20075431A FI 122009 B FI122009 B FI 122009B
Authority
FI
Finland
Prior art keywords
nanoparticles
filler matrix
electrodes
nanoparticle
electronics module
Prior art date
Application number
FI20075431A
Other languages
English (en)
Swedish (sv)
Other versions
FI20075431A0 (fi
FI20075431A (fi
Inventor
Heikki Seppae
Tomi Mattila
Mark Allen
Ari Alastalo
Original Assignee
Teknologian Tutkimuskeskus Vtt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teknologian Tutkimuskeskus Vtt filed Critical Teknologian Tutkimuskeskus Vtt
Priority to FI20075431A priority Critical patent/FI122009B/fi
Publication of FI20075431A0 publication Critical patent/FI20075431A0/fi
Priority to CNA2008101099818A priority patent/CN101325244A/zh
Priority to US12/155,668 priority patent/US8029722B2/en
Priority to EP08157723A priority patent/EP2003678A3/en
Publication of FI20075431A publication Critical patent/FI20075431A/fi
Application granted granted Critical
Publication of FI122009B publication Critical patent/FI122009B/fi

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material

Description

Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi Keksinnön ala
Esillä oleva keksintö kohdistuu nanopartikkelien käyttöön, erityisesti nanopartikkeleita 5 sisältäviin elektronisiin rakenteisiin ja niiden valmistusmenetelmään. Keksinnön mahdollisia käyttökohteita ovat esimerkiksi muistisolut ja kondensaattorit. Esillä oleva keksintö on erityisen edullinen painetun elektroniikan alalla.
Keksinnön tausta 10 Metallioksidinanopartikkelit tarjoavat suuria mahdollisuuksia elektroniikan käyttökohteissa. Tällaisia materiaaleja ovat esimerkiksi titaanioksidit (esimerkiksi BaTiCb, SrTiC>3, T1O2, ja PbZrTiCh). Näiden materiaalien tärkein ominaisuus on niiden suuri suhteellinen permittiivisyys £r (esimerkiksi, £r Tl°2 ~ 80, £r SrTl°3 ~300, ε, BaTl°3 ~ 1000).
15 Erityisen kiinnostavia ovat joidenkin näiden materiaalien ferrosähköiset ominaisuudet, esimerkiksi spontaani polarisoituminen ja pietsosähköisyys (esimerkiksi BaTiCL) [L. Huang et ah, Barium titanate nanocrystals and nanocrystal thin films: Synthesis, ferroelectricity, and dielectric properties, J. Appi. Phys. 100, 034316 (2006); S. Ray et al., Direct observation of Ferroelectricity in Quasi-Zero-Dimensional Barium Titanate 20 Nanoparticles, small 2, 1427 (2006)], ja viritettävä dielektrinen permittiivisyys (esimerkiksi SrTiC>3, BaxSri_xT1()3).
° Toinen metallioksidien tyypillinen ominaisuus on niiden suuri materiaalivakaus o (esimerkiksi korkeat sulamislämpötilat, kovuus, kestävyys ympäristön ilmassa ja niin c3 25 edelleen).
X
cc
CL
Metallioksidinanopartikkeleihin perustuvien käytännön laitteiden toteuttamisessa on co S kuitenkin useita ongelmia. Esimerkkinä voidaan pitää vaikka tasokondensaattorin o tuottamista, jolloin keskimmäinen eristekerros (tyypillisesti metallisten hyvin johtavien
CM
30 elektrodien välissä) on tarkoitus valmistaa metallisoksidinanopartikkeleista.
Metallioksidinanopartikkelit, jotka on levitetty ensimmäiselle elektrodille, pyrkivät 2 muodostamaan huokoisen rakenteen, joka muodostaa helposti sähköisiä oikosulkuja, kun toinen elektrodi levitetään. Lisäksi metallioksidinanopartikkelikerroksen mekaaninen lujuus ei tyypillisesti ole hyvä; erityisesti partikkelien välinen adheesio ja elektrodien adheesio on tyypillisesti riittämätön.
5
Edellä kuvattujen ongelmien välttämiseksi nanopartikkelit voidaan upottaa eristysmatriisiin (täyte, engl. filler). Matriisimateriaali tuottaa eristysominaisuuden (se siis estää sähköiset oikosulut) ja adhesiiviset ominaisuudet. Matriisimateriaalin levittämisen vuoksi partikkelin ja kaivon muodostavien elektrodien väliin muodostuu sarjakapasitanssi. 10 Tämä sarjakapasitanssi on erittäin ei-toivottua, sillä se esimerkiksi erottaa upotetun nanopartikkelin elektrodien välille aiheutetusta sähkökentästä. Eräs seurauksista on, että rakenteen tehollinen kapasitanssi voi heikentyä huomattavasti. Ongelma käy selkeästi ilmi esimerkiksi ferrosähköisen muistisolun tapauksessa. Eristävän ’’täytteen" suhteellinen permittiivisyys on tyypillisesti olennaisesti pienempi kuin epsilon-arvoltaan korkean 15 ferrosähköisen nanopartikkelin, mikä aiheuttaa olennaisen potentiaalin laskun jo pienillä paksuuksilla. Depolarisoiva kenttä indusoituu, mikä rajoittaa esimerkiksi polarisoinnin vakautta (muistin retentioaika lyhenee). Eristysominaisuus (joka tarvitaan elektrodien välisten oikosulkujen estämiseksi) toisaalta estää varauksen virtausta saqakapasitanssin yli, mikä voi aiheuttaa olennaisen viiveen siirrettäessä johdettu jännite varsinaisesti 20 vaikuttamaan nanopartikkelin ylitse. Muistin lukemisen osalta aiheutuu lisähankaluus: ferrosähköisen muistisolun tila luetaan tavanomaisesti johtamalla muistikondensaattoriin sähköimpulssi (impulssin vastakkainen polariteetti aiheuttaa polarisoinnin kääntymisen, jolloin havaitaan siihen liittyvä varausimpulssi; samansuuntainen polaarisuus ei aiheuta tätä). Suuri impedanssi ja saqakapasitanssin mahdollisesti alhainen johtavuus voivat o 25 aiheuttaa haittoja tehokkaalle impulssin luvulle.
o oo Esillä oleva keksintö kohdistuu myös muuntyyppisiin pysyviin muisteihin. Erityisesti x faasia muuttavat materiaalit, jotka tunnetaan myös kalkogenidisinä materiaaleina tai ovonic-materiaaleina [katso esimerkiksi www.ovonic.com], on viime aikoina otettu esiin 30 mahdollisina suurtiheystallennuksen materiaaliehdokkaina. Kalkogenidimateriaali o kuumennetaan tyypillisesti sähköisesti (yli 600 °C:n lämpötilaan) faasin muutoksen cv toteuttamiseksi. Materiaalin faasi voi vaihdella kiteisen ja amorfisen välillä johdetun sähkön (siis lämmitysimpulssin voimakkuuden) mukaisesti. Näiden kahden faasin sähkönjohtavuuden välillä on tyypillisesti vähintään suuruusluokan ero. Näin ollen tallennettu bitti koodataan muistisolun sähkönjohtavuuteen ja se kirjoitetaan sähköisesti.
3
Kalkogenidimuistin suurin ongelma on riittävän suuren virran tiheyden j (A/m2) 5 saavuttaminen, jotta faasin muutos käynnistyy. Käytännössä tämä yleensä tarkoittaa pinta-alaltaan riittävän pientä elektrodia. Painovalmistusmenetelmien avulla saavutettavat pienimät viivan leveydet (esimerkiksi kaivertamalla tai mustesuihkutulostuksessa) ovat tyypillisesti joidenkin kymmenien mikrometrien luokkaa (suuruusluokkaa suurempia kuin tekniikan tason mukaisen integroitujen piirien valmistusprosessien viivanleveydet).
10 Tällöin, tarvittavien riittävien virran tiheyksien saavuttamisesta tulee epäkäytännöllistä esimerkiksi tavallisessa muistisolun sandwich-rakenteessa (yhdensuuntaiset levyt).
Keksinnön yhteenveto 15 Esillä olevan keksinnön tarkoitus on poistaa vähintään joitakin edellä kuvattuja ongelmia ja tuottaa täysin uusi menetelmä nanopartikkelien ja vastaavien käyttämiseksi erittäin tiheiden elektrodin ja nanopartikkelin välisten kontaktien tuottamiseksi useissa eri käyttökohteissa. Erityisesti keksintö tuottaa uuden käytön nanopartikkeleille, esimerkiksi metallioksidinanopartikkeleille, joiden suhteellinen permittiivisyys on suuri.
20
Keksinnön erityinen tarkoitus on tuottaa menetelmä ja rakenne, joiden avulla kondensaattorin kaltaisiin rakenteisiin saadaan aikaan ultrapieniä (lokalisoituja) >- elektroditerminaaleja.
δ
(M
i o 25 Keksintö perustuu havaintoon, että täytematriisissa olevia yksittäisiä nanopartikkeleita oo voidaan käyttää sähkökentän keskittämiseen sandwich-rakenteissa kontaktien
X
£ muodostamiseksi nanopartikkeleista lähelle sijoitettuihin elektrodeihin, jos materiaalin ^ olosuhteet ovat sopivia. On nimittäin havaittu, että nanopartikkelit, joiden sähköiset ominaisuudet poikkeavat huomattavasti niitä ympäröivästä materiaalista, voivat keskittää o ^ 30 läheisyyteensä mikromittakaavan sähkökentän siten, että läheisissä materiaaleissa voi muodostua erittäin lokalisoitunut rakenteellinen kontaktin muodostava muutos.
4 Tällöin keksinnön mukaisessa menetelmässä nanopartikkeleita käytetään elektrodi-nanopartikkeli kontaktin tuottamiseen rakenteessa, joka käsittää täytematriisin ja täytematriisiin upotettuja ensimmäisiä nanopartikkeleja sekä kaksi välikerroksen päälle asennettua johtavaa elektrodia. Esillä olevan keksinnön mukaan täytematriisin ja 5 ensimmäisten nanopartikkelien sähköiset ominaisuudet ovat olennaisesti erilaiset lokalisoidun rakenteellisen muutoksen aiheuttamiseksi elektrodien ja yksittäisten ensimmäisten nanop artikkelien välillä, kun elektrodien väliin kytketään jännite.
Täytematriisi, joka käsittää nanopartikkeleita, on edullisesti välikerros sandwich-10 rakenteessa, jossa elektrodit ovat ulkokerroksina.
Esillä olevan keksinnön mukainen elektroniikkamoduuli käsittää edellä kuvatun kaltaisen sandwich-rakenteen. Näin ollen elektroniikkamoduuli muodostaa kondensaattorimaisen rakenteen. Jos täytematriisi ja ensimmäiset nanopartikkelit ovat eristemateriaaleja, 15 moduulia voidaan käyttää kondensaattorina, muistisolun muistiyksikkönä.
Keksinnön erään näkökohdan mukaan saadaan aikaan menetelmä sähköisen kontaktin luomiseksi sandwich-rakenteessa johtavista elektrodeista ensimmäisiin nanopartikkeleihin (i) johtamalla jännite johtavien elektrodien välille ja (ii) käyttämällä eristävää matriisia ja 20 ensimmäisiä nanopartikkeleita, joiden suhteellinen permittiivisyys on suurempi kuin täytematriisin, itseorganisoituvan lokalisoidun elektrodi-nanopartikkelikontaktin tuottamiseksi, kun mainittu jännite kytketään. Käytettyjen nanopartikkelien suhteellinen permittiivisyys on suurempi kuin eristematriisin. Tällaisia materiaaleja ovat metallioksidit, kuten BaTiC>3, SrTiC>3, T1O2 tai PbZrTi03.
S 25
CM
2- Nanopartikkelien edullisin kokoalue on 1 - 100 nm (keskimääräinen halkaisija).
00
CM
1 Täsmällisemmin menetelmälle on tunnusmerkillistä se, mitä patenttivaatimuksen 1
CL
tunnusmerkkiosassa sanotaan. Elektroniikkamoduulille on pääosin tunnusmerkillistä se, 5 30 mitä patenttivaatimuksen 23 tunnusmerkkiosassa kuvataan. Muistisolulle on o tunnusmerkillistä se, mitä on kuvattu patenttivaatimuksen 34 tunnusmerkkiosassa.
C\J
Nanopartikkelien uuden käytön tunnusmerkilliset piirteet kuvataan patenttivaatimuksessa 37.
5
Esillä olevan keksinnön avulla saavutetaan useita etuja. Yllättävästi on havaittu, että kun sähkökenttä kytketään edellä kuvatun kaltaisen komposiitin ylitse, saadaan aikaan erittäin pieniä kontakteja elektrodien ja nanopartikkelien välille. Tällöin voidaan toteuttaa erittäin pienikokoisia (suurtiheyksisiä) sähkölaitteita. Suurikapasitanssiset tiheät kondensaattorit 5 ovat esimerkki mahdollisesta käyttökohteesta. Toinen mahdollinen käyttökohde on pysyvä muisti, jossa kukin bitti perustuu yhteen ferrosähköiseen nanopartikkeliin.
Pienen partikkelikoon ansiosta on mahdollista sisällyttää partikkelit nanopartikkelisuspensioon, ’’nanomusteisiin”, joita voidaan tavanomaisesti levittää 10 substraateille esimerkiksi painotekniikoiden avulla. Tämä mahdollistaa tehokkaan massatuotannon. Tyypillisesti nanomusteet käsittävät polymeeriin koteloituja metallisia nanopartikkeleita. Muita mahdollisia levitysmenetelmiä ovat aerosolimainen levitys [katso esimerkiksi M3D-levitysmenetelmä, www.optomec.com], 15 Edullisen suoritusmuodon mukaan kontaktien luomiseen käytetään vaihtosähköjännitettä, jolla on edullisesti korkea taajuus (> 1 MHz, tyypillisesti 100 - 500 MHz).
Edullisesti nanopartikkelit sekoitetaan eristematriisiin, joka voi pysyvästi muuttua eristävästä johtavaksi jännitteen vaikutuksesta, edullisesti termisesti tuotettujen 20 rakenteellisten muutosten, kuten termisen sintrauksen, avulla, tai sähkökentän avulla tuotettujen muutosten, kuten sähköisen sintrauksen, avulla.
Eristematriisi voi käsittää myös polymeerillä vuorattuja toisia nanopartikkeleita.
o 25 Eräässä suoritusmuodossa eristävä matriisi käsittää metallioksidipartikkeleita toisina 2- nanopartikkeleina. Ainakin ITO- tai Al:ZnO-nanopartikkelien on havaittu olevan erityisen oo edullisia.
C\l
X
cc
CL
Eristävä matriisi voi käsittää toisina nanopartikkeleina myös kalkogenidejä, kuten GeSbTe. j? 30 Tämä yhdessä ensimmäisten nanopartikkelien virran tiheyttä tarkentavan vaikutuksen o kanssa tuottaa uusia mahdollisuuksia esimerkiksi suurtiheyksisten RAM-muistien C\| tuottamiseen. WORM- ja ROM-tyyppisiä muisteja voidaan tuottaa jopa ilman kalkogenidimateriaaleja. Kun kalkogenidimateriaaleja käytetään täytekerroksessa, kentän tarkentavat nanopartikkelit voivat olla johtavia, sillä koko rakenne säilyy eristävänä tai 6 häviöllisenä kalkogenidien ansiosta (elektrodien väliin ei siis muodostu oikosulkua). Samasta syystä tässä sovelluksessa muutoksen tuottava jännite voi olla DC-tyyppinen eristävien kenttätarkentuvien nanopartikkelien yhteydessä käytettävän AC-jännitteen sijasta.
5
Erään suoritusmuodon mukaan käytetään rakennetta ja jännitettä, jotka tuottavat täydellisen sulamisen ja sen jälkeen vähintään ensimmäisten nanopartikkelien uudelleenkiteytymisen. Tämä tuottaa mahdollisuuden käyttää ensimmäisten nanopartikkelien materiaalia tehokkaasti kontaktin luomiseen. Vaihtoehtoisesti voidaan 10 käyttää elektrodien lokalisoitua sulamista mainittujen kontaktien luomiseen.
Esillä oleva keksintö sopii erityisesti erittäin ohuisiin välikerroksiin, jolloin on mahdollista toteuttaa kummankin elektrodin kontakti yksittäiseen nanopartikkeliin. Välikerroksen paksuus on yleensä alle 1 μηι, tyypillisesti 50 - 500 nm. Erittäin lokalisoitunut kontakti 15 saavutetaan, jos paksuus on alle kolme, edullisesti alle kaksi kertaa nanopartikkelien keskimääräinen halkaisija.
On myös havaittu, että nanopartikkelien kenttää fokusoiva vaikutus lisääntyy huomattavasti, jos partikkelien välinen etäisyys on alle 5, edullisesti alle 2,5 kertaa 20 partikkelien keskimääräinen halkaisija.
Edullisesti partikkelit ovat pallomaisia tai ainakin niiden sivusuhde on pieni.
Elektrodien ja yksittäisten ensimmäisten nanopartikkelien välisillä lokalisoituneilla o 25 rakenteellisilla muutoksilla tarkoitamme pääasiassa mitä tahansa nanopartikkelien lähellä ^ olevaa muutoksia, joka aiheuttaa elektrodien välisen sähköisen polun sähköisten oo ominaisuuksien muutoksen. Erityisesti tarkoitamme muutoksia, jotka aiheuttavat vähintään yhden dekadin muutoksen paikallisessa johtavuudessa. Kuten yksityiskohtaisesta
CL
selityksestä ilmenee, tämä voidaan saavuttaa useilla eri tavoilla, kuitenkin tyypillisesti co J 30 sulattamalla elektrodit ja/tai ensimmäiset nanopartikkelit, sintraamalla täytematriisi i^.
g vähintään osittain tai toteuttamalla kalkogeeninen faasin muutos täytematriisissa. Tässä
CM
julkaisussa sähköisen (ohmisen) kontaktin tuottamista elektrodien ja nanopartikkelien väliin käytetään usein esimerkkinä, sillä se on tyypillisin käyttökohde. Materiaalin ominaisuuksien mukaan myös muunlaisia rakenteellisia muutoksia voi tapahtua.
7
Piirustusten lyhyt kuvaus
Kuvio 1. Kaaviomainen esitys keksinnön perusominaisuuksista: nanopartikkeleita sisältävä 5 sandwich-rakenne (tasokondensaattori).
Kuvio 2: Yksittäisen nanopartikkelin yksinkertaistettu sandwich-rakenne.
Kuvio 3. Sähköstaattinen potentiaali laskettuna elementtimenetelmän mukaisesti.
Kuvio 4: Sähköstaattinen potentiaali kuviossa 3 katkoviivalla kuvatun poikkileikkauksen ylitse laskettuna elementtimenetelmän avulla.
10 Kuvio 5. Sähkökentän jakauma laskettuna elementtimenetelmän mukaisesti.
Kuvio 6a: Kaaviomainen esitys matriisimuistin rakenteesta, jossa nanopartikkelit voivat sijaita satunnaisesti (ylhäältä).
Kuvio 6b: Kaaviomainen esitys matriisimuistin rakenteesta, jossa nanopartikkelit voivat sijaita satunnaisesti (poikkileikkaus).
15 Kuvio 7: Esillä olevan keksinnön edullinen suoritusmuoto, jossa eristävä rako tuotetaan elektrodikontaktien ja jäljelle jäävän materiaalin väliin.
Kuvio 8: Esillä olevan keksinnön edullinen suoritusmuoto, jossa täytemateriaali väistyy sähkölle altistettuna ja elektrodimateriaali täyttää muodostuneen tilan, jolloin muodostuu läheinen elektrodin ja nanopartikkelin välinen kosketus.
20 Kuvio 9. Esillä olevan keksinnön edullinen suoritusmuoto, jossa eristekerrosta käytetään muiden etujen tuottamiseen.
Kuvio 10. Keksinnön mukainen rakenne kalkogenidimuistisolun tuottamiseksi.
Kuvio 11. Kolmiulotteinen muistirakenne, joka perustuu sandwich-rakenteiden pinoamiseen.
! 25 0 c3 Suoritusmuotojen yksityiskohtainen kuvaus cc
CL
^ Keksinnön erään näkökohdan havainnollistamiseksi kuviossa 1 esitetään yksinkertaistettuna rinnakkaisista levyistä muodostuva sandwich-rakenne, jossa o ^ 30 eristekerros 103, joka sisältää nanopartikkeleita 102, erottaa kaksi elektrodia 101 ja 104.
Rakenne on muodostettu substraatille 100. Sähkötehon lähde ja liitännät 105 johdetaan nanopartikkeleihin 102 potentiaalieron tuottamiseksi elektrodien 101, 104 välille ja 8 elektrodien 106 muodostumisen aloittamiseksi nanopartikkeleihin 102 (pysyvä rakenteellinen muutos, joka tuottaa sähkönjohtavuuden) jäljempänä yksityiskohtaisemmin kuvatulla tavalla.
5 Monien metallioksidien, kuten titaanioksidin, dielektrinen permittiivisyys on suuri (tyypillisesti vähintään £r ~ 100). Tätä vastoin tyypillisten eristävien “täytemateriaalien” dielektrinen permittiivisyys on huomattavasti pienempi (er ~ 10 tai vähemmän). Tämän vuoksi, kuten kuviossa 2 kuvataan, täytteen tuottama sarjakapasitanssi Cs käytännössä suojaa nanopartikkelin 102 siten, että se ei koe elektrodien 101, 104 väliin muodostunutta 10 täyttä sähkökenttää. Kuvion 2 rakenne on yksinkertaistettu geometria, joka perustuu yhteen nanopartikkeliin, jonka sarjakapasitanssit Cs ja tehollinen nanopartikkelikapasitanssi C„ on ilmaistu.
Kuviot 3 ja 4 esittävät suojausvaikutusta edelleen sähköstaattisen elementtimenetelmän 15 simulaation mukaan, jossa nanopartikkelin arvoksi arvioidaan £r ~ 100 ja täytemateriaalin arvoksi arvioidaan ε, ~ 10. Kuvion 3 nanopartikkelin leikkaavan katkoviivan sähköstaattiset potentiaalipinnat (kuvio 3) ja laskettu sähköstaattinen potentiaali (kuvio 4) todellakin kvantifioivat suuren potentiaalin laskun ’’täytemateriaalin” ylitse ja pienen potentiaalin laskun U„ nanopartikkelin ylitse.
20
Kuten tekstissä on aiemmin kuvattu, sähköstaattinen suojaus on haitallinen tällaisissa rinnakkaisten levyjen nanopartikkelirakenteissa. Esimerkiksi permittiivisyydeltään suuren kondensaattorirakenteen tuottamisesta permittiivisyydeltään suurten nanopartikkelien avulla tulee vaikeaa. Toisena esimerkkinä ferrosähköisiin nanopartikkeleihin perustuvan ° 25 muistisolun (jossa käytetään spontaania ja kytkettävää polarisaatiota) toteuttaminen ja i o käyttö ei ole mahdollista. Tämän vuoksi on erittäin toivottavaa pystyä toteuttamaan c\j rakenne, jossa voidaan tuottaa suorat elektrodin ja metallioksidinanopartikkelien väliset c kontaktit.
CL
S
S 30 Eräässä esillä olevan keksinnön suoritusmuodossa elektrodikontaktit toteutetaan i^.
o käyttämällä sähkökentän keskittämistä, joka perustuu täytteen 103 ja nanopartikkelien 102 välisen permittiivisyyden eroon. Kuten kuviossa 5, jossa kuvataan sähköstaattisen elementtisimuloinnin tulos (geometria ja parametrit kuten edellä), esitetään, sähkökenttä 9 keskittyy permittiivisyydeltään suuren nanopartikkelin päälle ja alle. Tällöin, kun vaihtosähkökenttä kytketään metallioksidinanopartikkeleita sisältävän kerroksen ylitse, sähkökentän maksimia voidaan käyttää elektrodin kontaktien tuottamiseen (kuvio 1) nanopartikkeleihin sähköisesti indusoidun rakenteellisen muutoksen, esimerkiksi 5 sähkösintrauksen, avulla. Sähkökentän epäyhtenäisyys rajoittaa tuotetun johtavuuden muutoksen nanopartikkelin ylä- ja alapuolella oleville alueille. Kytketylle kentälle altistusta ohjataan siten, että se tuottaa halutun elektrodien muodostumisen nanopartikkelien sijainteihin muun rakenteen jäädessä sintraamattomaksi. Rakenteellisen muutoksen tyypillinen mekanismi on lämpötilan nousu, mutta materiaalin johtavuus voi 10 olla myös suoraan muutettavissa kentän intensiteetin avulla. Materiaaleja, joissa esiintyy tällaisia suuria, pysyviä johtavuuden muutoksia sähkölle altistettuna, ovat esimerkiksi (i) metallinanopartikkeleita sisältävät polymeerikomposiittimusteet, joissa ’’sähkösintraus” on mahdollinen, (ii) metallioksidiseokset, esimerkiksi ITO (Indium-tina-oksidi), Al:ZnO.
Myös kalkogenidimateriaaleja (esimerkiksi GeSbTe) voidaan käyttää, tosin tavalla, joka 15 estää käänteisen faasin muutoksen hyvin johtavasta kiderakenteesta amorfiseksi faasiksi. On syytä havaita, että menetelmä ei vaadi koko rakenteen lämmittämistä (erityisesti kuvion 1 elektrodien 101, 103 tai substraatin 100), vaan lämmön tuotto voi olla erittäin lokalisoitunutta., joten esimerkiksi metallioksidien (esimerkiksi ITO, T > 300 °C) tai kalkogenidien (T > 600 °C) sintraamisen vaatimat korkeat lämpötilat ovat käytettävissä.
20
Spontaanisti polarisoituvien ferrosähköisten nanopartikkelien tapauksessa hystereesihäviöitä voidaan käyttää myös elektrodien luomisessa. Kun vaihtosähkökentän intensiteetti ja taajuus ovat sopivat, sähköisen polarisoitumisen hystereesihäviöt aiheuttavat nanopartikkelin lämpenemisen ja voivat kriittisesti auttaa täytekerroksen muuttumista o 25 johtaviksi elektrodeiksi. Tätä voidaan edelleen käyttää elektrodikontaktien 2- muodostamiseen ainoastaan ferrosähköisiin nanopartikkeleihin (muiden kuin i 00 ferrosähköisten partikkelien erottelu ei tuota hystereesihäviöitä).
1 CC Q_ Sähköiset kontaktit muodostuvat nanopartikkelien kohdille itseorganisoidusti. Tämä on j^t 30 esillä olevan keksinnön eräs toinen keskeinen etu. Tätä voi havainnollistaa käyttämällä o esimerkkinä yksipartikkelisen muistisolumatriisin muodostamista [kuvio 6a (näkymä c\i ylhäältä) ja 6b (poikkileikkausnäkymä)]. Yleensä tarvitaan suurtaajuuksisia litografiatekniikoita poikki leikkaavien elektrodien 601, 604 rakenteen kuvioimiseksi.
Tämä levitetty nanopartikkelimatriisi ei kuitenkaan ole tyypillisesti täydellisessä 10 järjestyksessä, vaan siinä voi olla esimerkiksi suuntautumista ja satunnaisvaikutuksia partikkelien sijainneissa, kuten kuvioissa 6a ja 6b kuvataan kaaviomaisesti. Esillä olevan keksinnön mukaisen menetelmän avulla elektrodirakenteen sijoittelutarkkuutta suhteessa nanopartikkeleihin voidaan helpottaa huomattavasti, kun nanopartikkelien 602 5 elektrodikontaktit 603 tuotetaan itseorganisoituvasti.
Sähkökentän johtaminen voidaan vaihtoehtoisesti tehdä siten, että luodut elektrodit 701 käsittävät sulanutta ja uudelleen kiteytynyttä nanopartikkelimateriaalia (kuvio 7). Tässä tapauksessa tuotetaan tyypillisesti rako 702, joka erottaa elektrodin jäljelle jäävästä 10 nanopartikkelirakenteesta 703 sulamisen ja uudelleen kiteytymisen aikaisen tilavuuden suuren muutoksen (kutistuminen) ansiosta. Tämä on edullista, sillä se suurentaa tuotettujen kontaktien 701 ja jäljelle jäävän täytemateriaalin välisen suhteellisen johtavuuden eroa.
Toinen mahdollisuus elektrodien tuottamiseksi on, kuten kuviossa 8 kuvataan, 15 täytemateriaalin 803 väistyminen ja elektrodin 802 virtaaminen ja tuotetun tilan täyttäminen, mikä tuottaa nanopartikkeleihin elektrodit 801.
Vaihtoehtoisesti, kuten kuviossa 9 kuvataan, voidaan rakenteeseen levittää toinen eristekerros 901 siten, että se tuottaa elektrodien 903 ja 904 välisen sähkönjohtavuuden 20 lisäeristyksen. Tällaisessa rakenteessa ’’sähkösintrattavan” materiaalin 902 eristyskyvyn vaatimuksia voidaan lieventää.
Käytännössä kuvattu tasokondensaattori voidaan toteuttaa esimerkiksi seuraavasti: (i) (1) Kaikki materiaalikerrokset levitetään ensin käyttämällä sopivia välivaiheita o 25 kuten kuivaamista peräkkäisten materiaalikerrosten välissä. 2) Ylempi ja alempi 2- elektrodikerros sintrataan termisesti, ellei niitä ole jo sintrattu vaiheen (1) 9 oo aikana. (3) Elektrodikontaktit metallioksidinanopartikkeleihin luodaan x sähköisesti keksinnön mukaisella menetelmällä, cc
CL
(ii) Sama kuin (ii), mutta ylemmän ja alemman elektrodikerroksen sintraukseen 5 30 käytetään sähkösintrausta.
I'-- o o
CNJ
Eräässä esillä olevan keksinnön toisessa suoritusmuodossa voidaan faasinmuutosmuistin (kalkogenidi) toteuttamiseen käyttää samanlaista nanopartikkeleihin perustuvaa menetelmää. Kuten kuviosta 10 ilmenee, nanopartikkelia 1002 käytetään tässäkin 11 sähkövirran (AC tai DC) keskittämiseen nanopartikkelin ylä- ja alapuolella oleviin paikkoihin. Jos elektrodit 1001, 1004 erottava täytekerros 1003 on faasia muuttavaa materiaalia (kalkogenidiä), elektrodin 1001, 1004 väliin johdettua sähkövirtaa voidaan käyttää faasin muutoksen tuottamiseen nanopartikkelin 1002 päällä ja alla olevilla alueilla 5 1005. Nanopartikkelin tärkein toiminto on jälleen kohdistaa virta kapealle alueelle, mikä sallii kalkogenidin faasin muutoksen edellyttämän suuren virrantiheyden. Tämä voidaan toteuttaa esimerkiksi (i) käyttämällä suurta johtavuuden imaginäärisen osan eroa (suurpermittiivinen nanopartikkeli 1002, esimerkiksi metallioksidi) nanopartikkelin ja ympäröivän materiaalin välillä, tyypillisesti vaihtosähkövirran tapauksessa, (ii) käyttämällä 10 suurta eroa johtavuuden reaaliosassa tasasähkön tapauksessa (tällöin nanopartikkeli 1002 voi olla esimerkiksi metallia). Tällaisessa kalkogenidimuistijärjestelyssä voidaan edullisesti käyttää kuvatun kaltaista lisäeristekerrosta.
Aiemmin kuvattujen sandwich-rakenteiden lisäksi esillä oleva keksintö sopii hyvin 15 monikerroksisten 3D-rakenteiden tuottamiseen kuviossa 11 kuvatulla tavalla.
o
CM
i o oo
CM
X
cc
CL
cö st
LO
o o
CM

Claims (37)

1. Menetelmä nanomittakaavan muodostelmien tuottamiseksi rakenteessa, joka käsittää - täytematriisin (103) ja täytematriisiin (103) upotettuja ensimmäisiä nanopartikkeleita 5 (102), ja - kaksi johtavaa elektrodia (101, 104) täytematriisin päällä tämän vastakkaisilla puolilla, kytkemällä jännite johtavien elektrodien (101, 104) välille, tunnettu siitä, että 10. käytetään eristäviä ensimmäisiä nanopartikkeleita (102), joiden suhteellinen permittiivisyys on suurempi kuin täytematriisin (103) sähkökentän keskittämiseksi nanopartikkelien (102) lähelle paikallisen rakenteellisen muutoksen (106) tuottamiseksi vähintään yhden elektrodeista (101, 104) ja vähintään yhden yksittäisen ensimmäisen nanopartikkelin (102) välille, kun mainittu jännite 15 kytketään.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että ensimmäisten nanopartikkelien (102) suhteellinen permittiivisyys on 10 tai enemmän.
3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että käytetään eristävää täytematriisia (103).
4. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että ensimmäisinä nanopartikkeleina (102) käytetään metallioksidinanopartikkeleita, kuten BaTiCh-, SrTiCh-o 25 T1O2-tai PbZrTi03-nanopartikkeleita. δ i oo
5. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että x ensimmäisinä nanopartikkeleina (102) käytetään ferrosähköisiä nanopartikkeleita, kuten BaTiOs-, SrTitV, PbZrTKV tai BaxSri_xTi03-nanopartikkeleita. ” 30 LO
6. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään vaihtojännitettä.
7. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään täytematriisia (103), joka muuttuu pysyvästi eristävästä johtavaksi mainitun jännitteen vaikutuksesta, edullisesti termisesti tuotettujen rakenteellisten muutosten (106) tai sähkökentän avulla tuotettujen muutosten ansiosta, ohmisen kontaktin tuottamiseksi 5 elektrodien (101, 104) j a nanopartikkelin (102) välille.
8. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään täytematriisia (103), joka käsittää metallinanopartikkeli-polymeerikomposiittia, edullisesti polymeerivuorattuja nanopartikkeleita (102). 10
9. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että täytematriisi (103) käsittää metallioksidiseosta, kuten ITO tai Al:ZnO, edullisesti nanopartikkelimuodossa.
10. Patenttivaatimuksen 8 tai 9 mukainen menetelmä, tunnettu siitä, että metalli sulatetaan vähintään osittain ja uudelleenkiteytetään mainitun paikallisen rakenteellisen muutoksen (106) tuottamiseksi.
11. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että 20 täytematriisi (103) käsittää materiaalia, joka muuttaa johtavuuttaan pysyvästi huomattavasti mainitun jännitteen kytkemisen vuoksi, edullisesti kalkogenidimateriaalia, kuten GeSbTe, edullisesti nanopartikkelimuodossa.
12. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että 25 tuotetaan mainittuina rakenteellisina muutoksina (106) ohmisia kontakteja, jotka syntyvät cm mainittujen elektrodien lokalisoidun sulamisen kautta. i δ i cvj
13. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että c käytetään ohutta täytematriisia (103) ja tuotetaan yhteen nanopartikkeliin lokalisoituja T-— 30 rakenteellisia muutoksia kummastakin mainitusta elektrodista. co m I'--
14. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään substraatille (100), kuten paperille, kartongille tai polymeerikalvolle muodostettua elektrodi (101) - täytematriisi (103) - elektrodi (104) -sandwich-rakennetta.
15. Patenttivaatimuksen 14 mukainen menetelmä, tunnettu siitä, että vähintään yksi elektrodeista (101, 104), edullisesti kumpikin elektrodi, on muodostettu - levittämällä kerros johtavia nanopartikkeleita sisältävää nestesuspensiota, 5. kuivaamalla kerros, ja - sintraamalla nanopartikkelit johtavan elektrodin tuottamiseksi.
16. Patenttivaatimuksen 14 tai 15 mukainen menetelmä, tunnettu siitä, että välikerros on muodostettu 10. levittämällä kerros ensimmäisiä nanopartikkeleita sisältävää nestesuspensiota, - kuivaamalla kerros.
17. Jonkin patenttivaatimuksen 14-16 mukainen menetelmä, tunnettu siitä, että rakenne levitetään substraatille (100) tulostamalla tai aerosolilevittämällä, edullisesti 15 mustesuihkutulostuksella.
18. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään ensimmäisinä nanopartikkeleina (102) partikkeleita, joiden keskimääräinen halkaisija on 1 - 100 nm. 20
19. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään ohutta täytematriisia (103), jonka paksuus on edullisesti alle 1 μιη, erityisesti 50 -500 nm.
20. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että o ^ käytetään täytematriisia (103), jonka paksuus on alle kolme kertaa, edullisesti alle kaksi ? kertaa nanopartikkelien (102) keskimääräinen halkaisija, oo CM X
£ 21. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että ^ 30 käytetään olennaisesti pallomaisia nanopartikkeleita mainittuina nanopartikkeleina (102). m I'-- o cu
22. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että käytetään täytematriisissa (103) eristemateriaalin lisäkerrosta (901), edullisesti valmistettu toisesta materiaalista kuin täytematriisi, elektrodien eristämiseksi sähköisesti edelleen toisistaan.
23. Elektroniikkamoduuli, joka käsittää 5 - täytematriisin (103), - täytematriisiin (103) upotettuja ensimmäisiä nanopartikkeleita (103), ja - kaksi johtavaa elektrodia (101, 104), jotka on sovitettu täytematriisin (103) päälle tämän vastakkaisille puolille, tunnettu siitä, että ensimmäiset nanopartikkelit (102) ovat eristäviä ja niiden suhteellinen 10 permittiivisyys on suurempi kuin täytematriisin sähkökentän keskittämiseksi ensimmäisten nanopartikkelien (102) läheisyyteen lokalisoitujen rakenteellisten muutosten tuottamiseksi rakenteessa vähintään yhden mainitun elektrodin (101, 104) ja vähintään yhden yksittäisen nanopartikkelin (102) välille, kun elektrodien (101, 104) välille kytketään määrätty jännite.
24. Patenttivaatimuksen 23 mukainen elektroniikkamoduuli, tunnettu siitä, että ensimmäisten nanopartikkelien (102) suhteellinen permittiivisyys on 10 tai enemmän, ja nanopartikkelit valitaan edullisesti ryhmästä: metallioksidinanopartikkelit, kuten BaTiC>3, SrTiC>3, T1O2 tai PbZrTiCE; ferrosähköiset nanopartikkelit, kuten SrTi03 tai BaxTii_xTi03.
25. Patenttivaatimuksen 23 tai 24 mukainen elektroniikkamoduuli, tunnettu siitä, että käytetään aluksi eristävää täytematriisia (103), joka edullisesti voi muuttua pysyvästi eristävästä johtavaksi mainitun jännitteen vaikutuksesta, esimerkiksi termisesti tuotettujen rakenteellisten muutosten tai sähkökentän avulla tuotettujen muutosten avulla. T- 25
26. Jonkin patenttivaatimuksen 23 - 25 mukainen elektroniikkamoduuli, tunnettu siitä, että cm täytematriisi (103) käsittää toisia nanopartikkeleita, jotka valitaan seuraavasta ryhmästä: o metal 1 inanopartikkeli-polymeerikomposi itti, edullisesti polymeeriin koteloidut cvj metallinanopartikkelit, metallioksidinanopartikkelit, kuten ITO- tai Al:ZnO-nanopartikkelit. X tr CL -I- 30
27. Jonkin patenttivaatimuksen 23 - 26 mukainen elektroniikkamoduuli, tunnettu siitä, että CO [o täytematriisi (103) käsittää materiaalia, joka muuttaa johtavuuttaan pysyvästi huomattavasti o mainitun jännitteen johtamisen vuoksi, edullisesti kalkogenidimateriaalia, kuten GeSbTe, edullisesti nanopartikkelimuodossa.
28. Jonkin patenttivaatimuksen 23 - 27 mukainen elektroniikkamoduuli, tunnettu siitä, että elektrodit (101, 104) on muodostettu materiaalista, joka pystyy mainitun jännitteen vaikutuksesta sulamaan ja muodostamaan ohmisia kontakteja ensimmäisiin nanopartikkeleihin (102). 5
29. Jonkin patenttivaatimuksen 23 - 28 mukainen elektroniikkamoduuli, tunnettu siitä, että se käsittää substraattikerroksen (100), kuten paperin, kartongin tai polymeerikalvon, jolle rakenne levitetään sandwich-rakenteena.
30. Jonkin patenttivaatimuksen 23 - 29 mukainen elektroniikkamoduuli, tunnettu siitä, että ensimmäisten nanopartikkelien (102) keskimääräinen halkaisija on 1 - 100 nm.
31. Jonkin patenttivaatimuksen 23 - 30 mukainen elektroniikkamoduuli, tunnettu siitä, että täytematriisi (103) on ohut, sen paksuuden ollessa edullisesti alle 1 pm, edullisesti 50 - 500 15 nm.
32. Jonkin patenttivaatimuksen 23-31 mukainen elektroniikkamoduuli, tunnettu siitä, että täytematriisin (103) paksuus on alle kolme kertaa, edullisesti alle kaksi kertaa nanopartikkelien (102) keskimääräinen halkaisija ja nanopartikkelien (102) välinen etäisyys 20 on edullisesti alle viisi kertaa, edullisesti alle 2,5 kertaa nanopartikkelien (102) keskimääräinen halkaisija.
33. Jonkin patenttivaatimuksen 23 - 32 mukainen elektroniikkamoduuli, tunnettu siitä, että se käsittää täytematriisissa (103) eristävän lisäkerroksen (901), joka on edullisesti toista 25 materiaali kuin täytematriisi (103). δ (M
34. Muistisolu, joka käsittää jonkin patenttivaatimuksen 23 - 33 mukaisen c\j elektroniikkamoduulin tallennusyksikkönä. X tr CL T- 30
35. Patenttivaatimuksen 34 mukainen muistisolu, jossa mainitut elektrodit (101, 104) on S järjestetty useita keskinäisiä leikkausvyöhykkeitä käsittävien ei-samansuuntaisten nauhojen o (601, 604) muotoon, jolloin ensimmäiset nanopartikkelit (102) lisäävät elektrodien välisen virran tiheyttä leikkausvyöhykkeissä solun lukemisen tai siihen kirjoittamisen aikana.
36. Tasokondensaattori, joka käsittää jonkin patenttivaatimuksen 23-33 mukaisen elektroniikkamoduulin.
37. Nanopartikkelien (102), joiden suhteellinen permittiivisyys on vähintään 10, käyttö 5 jännitteen avulla tuotettujen paikallisten muutoksien tuottamiseksi nanopartikkelien (102) läheisyydessä ohuissa materiaalikerroksissa. δ CM i δ i 00 CM X X O- 00 m i^- o o CM
FI20075431A 2007-06-08 2007-06-08 Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi FI122009B (fi)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FI20075431A FI122009B (fi) 2007-06-08 2007-06-08 Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
CNA2008101099818A CN101325244A (zh) 2007-06-08 2008-06-06 基于纳米粒子的结构及其制造方法
US12/155,668 US8029722B2 (en) 2007-06-08 2008-06-06 Method of fabricating structures based on nanoparticles
EP08157723A EP2003678A3 (en) 2007-06-08 2008-06-06 Structures based on nanoparticles and method for their fabrication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20075431 2007-06-08
FI20075431A FI122009B (fi) 2007-06-08 2007-06-08 Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi

Publications (3)

Publication Number Publication Date
FI20075431A0 FI20075431A0 (fi) 2007-06-08
FI20075431A FI20075431A (fi) 2008-12-09
FI122009B true FI122009B (fi) 2011-07-15

Family

ID=38212402

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20075431A FI122009B (fi) 2007-06-08 2007-06-08 Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi

Country Status (4)

Country Link
US (1) US8029722B2 (fi)
EP (1) EP2003678A3 (fi)
CN (1) CN101325244A (fi)
FI (1) FI122009B (fi)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8431921B2 (en) * 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
WO2011020563A1 (en) * 2009-08-19 2011-02-24 Picodrill Sa A method of producing an electrically conducting via in a substrate
FI124372B (fi) 2009-11-13 2014-07-31 Teknologian Tutkimuskeskus Vtt Kerrostettuihin partikkeleihin liittyvä menetelmä ja tuotteet
KR101180794B1 (ko) * 2010-10-12 2012-09-10 (주)솔라세라믹 잉크젯 프린팅 공정을 이용한 염료감응 태양전지의 전극 제조방법 및 이에 따른 전극을 가지는 염료감응 태양전지
EP2741300B1 (en) * 2011-08-03 2019-04-17 Hitachi Chemical Company, Ltd. Composition set, conductive substrate and method of producing the same, and conductive adhesive composition
FR2979466A1 (fr) * 2012-02-08 2013-03-01 Commissariat Energie Atomique Cellule memoire rram a filaments conducteurs ayant une croissance controlee
US8877586B2 (en) 2013-01-31 2014-11-04 Sandisk 3D Llc Process for forming resistive switching memory cells using nano-particles
US20150070816A1 (en) * 2013-09-06 2015-03-12 Delphi Technologies, Inc. Capacitor fabrication using nano materials

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US20030066998A1 (en) * 2001-08-02 2003-04-10 Lee Howard Wing Hoon Quantum dots of Group IV semiconductor materials
KR100469750B1 (ko) * 2002-02-23 2005-02-02 학교법인 성균관대학 다층산화물 인공격자를 갖는 소자
US7736693B2 (en) * 2002-06-13 2010-06-15 Cima Nanotech Israel Ltd. Nano-powder-based coating and ink compositions
EP2399970A3 (en) * 2002-09-05 2012-04-18 Nanosys, Inc. Nanocomposites
JP4183681B2 (ja) * 2002-09-23 2008-11-19 ビーエーエスエフ ソシエタス・ヨーロピア 高誘電率を有する酸化物材料の薄膜
DE10245554B4 (de) * 2002-09-30 2008-04-10 Qimonda Ag Nanopartikel als Ladungsträgersenke in resistiven Speicherelementen
US6807079B2 (en) * 2002-11-01 2004-10-19 Hewlett-Packard Development Company, L.P. Device having a state dependent upon the state of particles dispersed in a carrier
WO2004081111A1 (en) * 2003-03-11 2004-09-23 Dow Global Technologies Inc. High dielectric constant composites
WO2005036563A2 (en) * 2003-08-21 2005-04-21 Rensselaer Polytechnic Institute Nanocomposites with controlled electrical properties
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
US7431862B2 (en) * 2004-04-30 2008-10-07 Coldwatt, Inc. Synthesis of magnetic, dielectric or phosphorescent NANO composites
US7365395B2 (en) * 2004-09-16 2008-04-29 Nanosys, Inc. Artificial dielectrics using nanostructures
KR100716652B1 (ko) * 2005-04-30 2007-05-09 주식회사 하이닉스반도체 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
DE102005035445B4 (de) * 2005-07-28 2007-09-27 Qimonda Ag Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
US7491962B2 (en) 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
CA2621397A1 (en) 2005-09-06 2007-03-15 Nantero, Inc. Method and system of using nanotube fabrics as joule heating elements for memories and other applications
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US20070108490A1 (en) * 2005-11-14 2007-05-17 General Electric Company Film capacitors with improved dielectric properties
US7465497B2 (en) * 2005-11-23 2008-12-16 General Electric Company High dielectric constant nanocomposites, methods of manufacture thereof, and articles comprising the same
WO2008009779A1 (en) * 2006-07-21 2008-01-24 Valtion Teknillinen Tutkimuskeskus Method for manufacturing conductors and semiconductors
FI122014B (fi) * 2007-06-08 2011-07-15 Teknologian Tutkimuskeskus Vtt Menetelmä ja laite nanopartikkelijärjestelmien toiminnallistamiseksi
FI122644B (fi) * 2007-06-08 2012-04-30 Teknologian Tutkimuskeskus Vtt Menetelmä sähköisesti johtavien tai puolijohtavien reittien muodostamiseksi substraatille sekä menetelmän käyttö transistorien tuottamiseen ja anturien valmistukseen

Also Published As

Publication number Publication date
EP2003678A2 (en) 2008-12-17
EP2003678A3 (en) 2012-03-28
US8029722B2 (en) 2011-10-04
CN101325244A (zh) 2008-12-17
FI20075431A0 (fi) 2007-06-08
FI20075431A (fi) 2008-12-09
US20090081431A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
FI122009B (fi) Nanopartikkeleihin perustuvat rakenteet ja menetelmä niiden valmistamiseksi
CN102568822B (zh) 多层陶瓷电容器及其制造方法
Sun et al. Large energy density, excellent thermal stability, and high cycling endurance of lead-free BaZr0. 2Ti0. 8O3 film capacitors
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
EP2282359B1 (en) Storing medium for electrical charges in self-sustaining (supporting) field-effect transistors with paper dielectric based on cellulose fibers and its fabrication process
KR101525698B1 (ko) 적층형 전자부품 및 그 제조방법
JP5965466B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
CN101345133B (zh) 层叠电容器
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
JP2013191820A (ja) 積層セラミック電子部品及びその製造方法
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
CN104517728A (zh) 嵌入式多层陶瓷电子组件以及具有其的印刷电路板
JP6512506B2 (ja) 積層セラミックキャパシタ
CN104637681B (zh) 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
US20120127630A1 (en) Solid State Supercapacitor and Method for Manufacturing the Same
JP2013529376A (ja) 電気多層部品の製造方法及び電気多層部品
Véliz et al. Capacitance study of a polystyrene nanoparticle capacitor using impedance spectroscopy
FI122011B (fi) Menetelmä elektroniikkamoduulin tuottamiseksi, välituote elektroniikkamoduulin valmistamiseksi, muistielementti, painettu elektroniikkatuote, anturilaite sekä RFID-tunniste
KR20140012322A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
Narayanan et al. Dielectric properties and spectroscopy of large-aspect-ratio ferroelectric thin-film heterostructures
CN112640289B (zh) 利用电场的电流路径范围控制方法及电子电路
CN208093373U (zh) 裸装高压薄膜电容器
JP2004172369A (ja) 積層型セラミック電子部品およびその製造方法
JP2005175120A (ja) コンデンサ及びその製造方法

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: TEKNOLOGIAN TUTKIMUSKESKUS VTT

Free format text: TEKNOLOGIAN TUTKIMUSKESKUS VTT

FG Patent granted

Ref document number: 122009

Country of ref document: FI

MM Patent lapsed