DE69323111T2 - Auflösung der Mehrdeutigkeit für Kontrolle eines elastischen Speichers für Untersystemeinheit - Google Patents

Description

Bereich der Technik
• Diese Erfindung betrifft einen Mehrdeutigkeitsdetektor eines elastischen Speichers und ein Zeigerverarbeitungsverfahren.
Der Erfindung zugrundeliegender allgemeiner Stand der Technik
• WO 92/02999 beschreibt eine Vorrichtung zur Übertragung einer Datennutzlast (SPE) von einem ersten SONET-Signal in ein zweites SONET-Signal mit einer anderen Frequenz, die eine Schaltung enthält, um dem ersten SONET-Signal die SPE-Bytes zu entnehmen und sie gemäß einem ersten Takt an einen FIFO zur Speicherung zu senden; sowie eine Schaltung, um die SPE-Bytes gemäß einem zweiten Takt aus dem FIFO abzurufen, um die SPE in das zweite SONET-Signal einzubauen; und eine Schaltung, um die relativen Bytephasen des ersten und des zweiten Takts zu vergleichen. Um Lese-/Schreibkonflikte im FIFO zu vermeiden, erzeugt die Vergleichsschaltung ein Signal und sendet es an die Entnahmeschaltung, wobei das Signal bewirkt, dass die Entnahmeschaltung die Bytephase ändert, mit der Bytes an den FIFO gesandt werden. Um die SPE auf Frequenzunterschiede zwischen dem ersten und dem zweiten SONET-Signal einzustellen, sendet die Vergleichsschaltung ein Signal an die Schaltung, die das zweite SONET-Signal aufbaut, wenn die beiden SONET-Signale ein Byte in Bezug aufeinander verschoben haben.
• Eine elastische Speicherfunktion für Signale vor SDH ist als ein Datenpuffer bekannt, in den ein Takt schreibt und aus dem ein anderer Takt liest. Wenn in dem einen oder dem anderen Takt lang- oder kurzfristige Instabilitäten vorhanden sind, fängt der elastische Speicher die Unterschiede zwischen der Menge der übertragenen Daten und der Menge der empfangenen Daten auf. Ein solcher elastischer Speicher kann nur kurzfristige Instabilitäten ausgleichen, die einen begrenzten Unterschied zwischen der Menge der übertragenen Daten und der Menge der empfangenen Daten erzeugen. Bei dauerhaften Taktabweichungen, wie sie bei einem sehr präzisen, aber nichtsynchronisierten Takt vorkommen, kommt es schließlich zu einem Über- oder Unterlauf des elastischen Speichers. Die Möglichkeiten zur Sicherstellung, dass es zu keinen Überläufen kommt, können eine "Zeitsteuerung der Schleife", bei welcher der Leitungstakt auf der ankommenden Verbindung einer Vermittlungsstelle nominal auf den Takt der Vermittlungsstelle synchronisiert wird, wobei die Eingänge und die Ausgänge im wesentlichen so arbeiten, als ob sie direkt miteinander verbunden wären und eine gemeinsame Zeittaktquelle benutzten, und einen "Regenerativverstärker" einschließen, der die Übertragungszeitsteuerung direkt auf der Grundlage des lokal abgeleiteten Abtasttakts festlegt, und wobei die Langzeitfrequenz des Übertragungstakts gesteuert wird, indem ein bestimmter "durchschnittlicher Speicherungsgrad" in dem elastischen Speicher aufrechterhalten wird.
• In SDH-Systemen können andererseits die Zeitsteuerung für das Lesen und die Zeitsteuerung für das Schreiben auf gegenüberliegenden Seiten eines elastischen Speichers im Rahmen bestimmter Vorgaben hinsichtlich der Genauigkeit des Netzwerks und der Takte der Netzwerkelemente asynchron sein. Darüber hinaus kann eine Nutzlast durch die Verwendung von Zeigern innerhalb eines jeden Rahmens verschiedene Rahmen überlappen und sich in Bezug auf diese Rahmen bewegen. Folglich bietet der elastische SDH- Speicher neue Möglichkeiten, stellt einen jedoch hinsichtlich seiner Steuerung vor neue, zu lösende Probleme. Insbesondere haben wir in SDH-Systemen beim Vergleich der Schreib- und Leseadressen, die einem elastischen Speicher übergeben wurden, ein Mehrdeutigkeitsproblem festgestellt.
Beschreibung der Erfindung
• Die vorliegende Erfindung hat die Aufgabe, ein Mittel und ein Verfahren zur Steuerung eines elastischen Speichers für einen Datenstrom ohne Mehrdeutigkeit bereitzustellen. Diese Aufgabe wird durch einen Mehrdeutigkeitsdetektor eines elastischen Speichers nach Anspruch 1 und ein Zeigerverarbeitungsverfahren nach Anspruch 2 gelöst.
• Gemäß der vorliegenden Erfindung wird eine Lese- oder Schreibadresse eines Datenstroms für mehr als ein Byte stabil gemacht, so dass sie mehr als einmal mit jeweils einer Lese- oder Schreibadresse verglichen werden kann, um festzustellen, ob eine Mehrdeutigkeit vorhanden ist; wenn festgestellt wird, dass eine Mehrdeutigkeit vorhanden ist, wird keine Zeigereinstellung vorgenommen, die bei Nichtvorhandensein einer Mehrdeutigkeit andernfalls vorgenommen worden wäre.
• In einer hier gezeigten Ausführungsform wird die Schreibseite, d. h. die Leitungsseite eines elastischen Speichers für einen Datenstrom und einer Speicherüberwachungsvorrichtung, mit getrennten Zählern für jeden Datenstrom ausgestattet, so dass die Adresse des bestimmten Bytes, das für einen bestimmten Datenstrom gespeichert wird, während der Zeitschlitze, die anderen virtuellen Datenströmen (VTs) zugeordnet sind, verfügbar ist. Jeder Zähler stellt einer Überwachungsvorrichtung eines elastischen Speichers für einen virtuellen Datenstrom (VT)/eine Untersystemeinheit (TU) eine unveränderliche Schreibadresse für das bestimmte Byte in den verschiedenen Datenströmen, das adressiert wird, zur Verfügung. Nur die Ausgangssignale von jeweils einem dieser Zähler werden von dem elastischen Speicher selbst tatsächlich als VT-Schreibadresse verwendet, um die ankommenden Daten zu speichern. Diese Adressenauswahl erfolgt mittels eines Multiplexers. Bei der Überwachungsvorrichtung des elastischen VT/TU-Speichers gemäß der vorliegenden Erfindung liegen andererseits alle VT-Schreibadressen über einen viel längeren Zeitraum als eine Taktperiode an ihren Eingängen an, und sie kann folglich zu Vergleichszwecken mit der Leseadresse in aufeinanderfolgenden Bytes mehr als einmal abgefragt werden.
• In weiterer Übereinstimmung mit der vorliegenden Erfindung wird der Vergleich zwischen der Schreibadresse und der Leseadresse mindestens zweimal durchgeführt, um Mehrdeutigkeiten bei dem Vergleich festzustellen. In einer nachstehend gezeigten Ausführungsform besteht der Vergleich aus einer Subtraktionsoperation, die zweimal durchgeführt wird, um mögliche "Störimpulse" in den erkannten Signalen zu filtern. Durch die Bereitstellung eines Schreibzählers, der über eine Vielzahl von Taktperioden, beispielsweise achtundzwanzig Taktperioden bei einer strukturierten SPE eines VT 1.5, stabil bleibt, können in noch weiterer Übereinstimmung mit der vorliegenden Erfindung die Zähler auf der anderen Seite als ein einziger Zähler konzipiert werden, und die Zählerstände können in einem zeitgemultiplexten VT/TU-Zeigergenerator-Zustands-RAM gespeichert werden. Der erste Vergleich zwischen den Lese- und den Schreibzählern ist auf Grund des Phasenunterschieds zwischen der Leitungstaktfrequenz und der Taktfrequenz der Netzwerkelemente nicht unbedingt zuverlässig, und deshalb ist gemäß der vorliegenden Erfindung eine Filterung notwendig. Wenn man den Wert des Lesezählers mindestens noch eine Byteperiode hält und einen weiteren Vergleich durchführt, erhält man eine präzise Entscheidung hinsichtlich der Zeigereinstellungen.
• Gemäß einer Ausführungsform der vorliegenden Erfindung benutzt ein 28-VT-Zeigerprozessor für VT-1.5-Datenströme dasselbe RAM gemeinsam mit einem elastischen Speicher und mit Zeigerprozessorschaltungen.
• Eine Entscheidung "fast leer" oder eine Entscheidung "fast voll" wird in Abhängigkeit von der Position der Lese- und Schreibzähler des elastischen Speichers getroffen. Das RAM in Form eines elastischen Speichers wird für eine 28-VT-Nutzlast, die achtundzwanzig Lesezähler und achtundzwanzig Schreibzähler erforderlich macht, in Speicherbereiche unterteilt. Ein neuartiges zeitgemultiplextes Zeigerverarbeitungsverfahren erlaubt uns die Verwendung von nur einer Zeigerprozessorschaltung für alle achtundzwanzig VTs ausschließlich der Schreibzähler des elastischen Speichers. Der Lesezähler wird so gewählt, dass er zwischen achtundzwanzig VTs zeitgeteilt benutzt werden kann. Die Steuerschaltung des elastischen Speichers subtrahiert den Wert des Schreibzählers vom Wert des Lesezählers und speichert auch die Ausgangssignale des Lesespeichers zwischen, welche die Leseadressen desselben VT in der nächsten Taktperiode enthalten, der der nächste VT sein könnte. Die Subtraktion wird noch einmal durchgeführt, um einen möglichen Unterschied zwischen den erkannten Signalen festzustellen.
• Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden angesichts einer ausführlichen Beschreibung einer Ausführungsform der Erfindung, wie sie in den zugehörigen Zeichnungen veranschaulicht ist, deutlicher.
Kurze Beschreibung der Zeichnungen
• Fig. 1 zeigt einen Empfangsteil eines SDH-Netzwerkelements gemäß der vorliegenden Erfindung, der zwischen einer Empfangsleitungsschnittstelle, die mit einer Leitungstaktfrequenz betrieben wird, und einer lokalen Empfangsschnittstelle, die mittels eines lokalen Takts mit derselben Frequenz betrieben wird, über einen elastischen Speicher und eine Speicherüberwachungsvorrichtung verfügt, wobei es zwischen dem Leitungstakt und dem lokalen Takt typischerweise einen Phasenunterschied und geringfügige Frequenzunterschiede gibt.
• Fig. 2 zeigt ein Verfahren gemäß der vorliegenden Erfindung, das dazu dient, Mehrdeutigkeiten zu beheben, die auf Grund des asynchronen Verhältnisses zwischen der Schreibzeitsteuerung des elastischen Speichers auf der Leitungsschnittstellenseite und der Lesezeitsteuerung des elastischen Speichers auf der lokalen Seite vorhanden sein können.
• Fig. 3 zeigt eine stabile Schreibadresse, die zweimal, zu zwei verschiedenen Zeitpunkten, mit asynchronen Leseadressen, eine ohne Mehrdeutigkeit und eine mit Mehrdeutigkeit, verglichen wurde.
• Fig. 4 zeigt ausführlich einen Schreib-/Leseadressen-Vergleichsteil eines Überwachungsvorrichtungsblocks eines elastischen VT-1.5-Speichers von Fig. 1 gemäß der vorliegenden Erfindung.
Beste Art und Weise zur Durchführung der Erfindung
• Fig. 1 zeigt eine Überwachungsvorrichtung 10 eines elastischen Speichers für einen virtuellen Datenstrom (VT)/eine Untersystemeinheit (TU) gemäß der vorliegenden Erfindung als Teil eines Empfangsteils 12 eines synchronen optischen Netzwerkelements, der auch über eine Empfangsleitungsschnittstelle 14, die auf serielle Daten anspricht, die auf einer Leitung 16 ankommen, um diese Daten in einem elastischen Speicher 18 abzulegen, und eine lokale Empfangsschnittstelle 20 verfügt, um diese gespeicherten Daten aus dem elastischen Speicher 18 auszulesen und sie auf einer Leitung 20a mit einer Frequenz eines lokalen Takts 22, der von der Überwachungsvorrichtung 10 gesteuert wird, bereitzustellen.
• Ein Leitungstakt auf einer Leitung 24 wird den auf der Leitung 16 ankommenden Daten entnommen und über die gesamte Empfangsleitungsschnittstelle hinweg von verschiedenen synchronen Einheiten verwendet, einschließlich eines Leitungsrahmen-Zeitsteuerungszählers 26, der auf Leitungssynchronisations- und Taktsignale anspricht, um für leitungsseitige Einheiten innerhalb der Schnittstelle 14 auf einer Leitung 28 ein Synchronisa tions- und Zeitsteuersignal bereitzustellen. Ein VT/TU-Zeigerinterpretierprogramm 30 spricht auf die auf der Leitung 16 ankommenden Daten an, um Zeiger zu erkennen und zu interpretieren.
• Das Zeigerinterpretierprogramm 30 führt dem elastischen Speicher 18 auf einer Leitung 32 ein Synchronisationssignal und einer Vielzahl von VT/TU-Zählern 36 auf einer Leitung 34 ein Zählfreigabesignal zu. Ferner führt es einem Flip-Flop 40 auf einer Leitung 38 ein VT/TU-Zeigerzustandssignal zu, das darin für die Dauer eines Leitungstaktzyklus gespeichert und dann auf einer Leitung 42 einem Zustandsspeicher 44 zur Verfügung gestellt wird, bei dem es sich um einen Direktzugriffsspeicher (RAM) mit Doppelanschluss handelt, in dem es eine Zeitlang gespeichert werden kann, bis dieselben VT-Zeitschlitze erneut auftreten. Somit lässt ein bestimmter VT den letzten Zustand seiner Zeigerinterpretation im Zustands-RAM 44 für die Zeitdauer speichern, die zur Verarbeitung anderer Datenströme notwendig ist. Ein Datenstromzähler 46 führt dem Zustands-RAM 44 auf einer Leitung 48 ein Datenstrom-Schreibadress-(WTA-)Signal zu, um auf einer Leitung 50 vorherige Zustandsdaten an das Zeiger- Interpretierprogramm 30 und auch an ein Flip-Flop 52 auszulesen, damit die Lese-(WTA-)Adresse um einen Leitungstakt verzögert wird, um dem Zustands-RAM 44 die Schreibadresse auf einer Leitung 54 zur Verfügung zu stellen, so dass die Zustandsinformationen auf der Leitung 42 in das Zustands-RAM 44 geschrieben werden können.
• Das Datenstrom-Schreibadresssignal auf der Leitung 48 wird auch vom Multiplexer 70 zur Ausgabe von jeweils einer Schreibadresse des elastischen VT-Speichers verwendet. Die VT-Zähler 36 führen der VT/TU-Speicherüberwachungsvorrichtung 10 auf den Leitungen 56 eine Vielzahl von Zählsignalen zu. Der Grund für die Verwendung einer Vielzahl von Zählern besteht darin, dass man auf diese Weise in der Lage ist, stabile Adressen zu Vergleichszwecken mit den Leseadressen auf der lokalen Seite bereitzu stellen, die viel schneller vorübergehen. Bezug nehmend auf Fig. 2(a), kann folglich beobachtet werden, dass das WTA-Signal, das beispielsweise für eine VT-6-Struktur gezeigt ist, sieben aufeinanderfolgende Taktperioden lang eine neue VT- Adresse bereitstellt. Man beachte, dass die Rahmengrenzen nicht gezeigt sind, da sie zum Beginn der VT-Nutzlast keine feste Beziehung (zumindest nicht im VT-Gleitmodus) haben. In Fig. 2(b) ist die Schreibadresse des elastischen Speichers für den VT Nummer eins gezeigt, wie sie vom VT-#1-Zähler gehalten wird, bis derselbe VT das nächste Mal verarbeitet wird, um eine stabile Referenz für das VT/TU-Speicherüberwachungsprogramm bereitzustellen, damit das Erkennen von Mehrdeutigkeiten hilfreich unterstützt werden kann. Genauso wird in Fig. 2(c) die VT-Schreibadresse Nummer zwei, die am Anfang des nächsten VT beginnt, bis zum neuen Byte desselben VT auf geeigneten Leitungen der Leitungen 56 gehalten. Aus den Fig. 2(a), 2(b) und 2(c) ist daher ersichtlich, dass, obwohl die Datenstrom- Schreibadresse auf der Leitung 48 jedesmal geändert wird, wenn die Verarbeitung eines neuen VT beginnt, die VT-Zähler 36 die Adresse eines neu adressierten VT halten, um der VT/TU-Speicherüberwachungsvorrichtung 10 den Zugriff für die Dauer von mehr als einer VT-Periode zu ermöglichen.
• Ein Multiplexer 70 stellt auf einer Leitung 72 eine ausgewählte VT-Schreibadresse bereit, die mit dem WTA-Signal auf der Leitung 48 zur korrekten Adressierung des elastischen Speichers 18 verknüpft wird, um die ankommenden Daten 16 zum richtigen Zeitpunkt gemäß dem V5-Synchronisationssignal auf der Leitung 32 zu speichern.
• Die gespeicherten Daten und der V5-Zeiger werden von einem VT- Leseadresssignal auf einer Leitung 74, das mit einem Datenstromleseadress-(RTA-)Signal auf einer Leitung 76 kombiniert wird, aus dem elastischen Speicher 18 ausgelesen. Das VT-Leseadresssignal auf der Leitung 74 wird von einem Zustands-RAM 78 als Antwort auf das RTA-Signal auf der Leitung 76 geliefert, das von einem Datenstromzähler 80, der von dem lokalen Takt 22 gesteuert wird, bereitgestellt wird. Die Zeitsteuerung für die lokalen Rahmen wird von einem Zähler 82 als Antwort auf die lokalen Takt- und Synchronisationssignal (Rahmen und Mehrfachrahmen) geliefert, welche die Synchronisation und die Zeitsteuerung von Einheiten der lokalen Schnittstelle 20 ermöglichen. Ein Paar Flip-Flops 84, 85 sorgen für eine Verzögerung von zwei Takten zwischen der RTA, die der Leseadressenfunktion des Zustands-RAM 78 bereitgestellt wird, und einer Schreibadressenfunktion, die von einem verzögerten Datenstrom- Leseadresssignal auf einer Leitung 86 adressiert wird.
• Ein VT/TU-Zeigergenerator 88 spricht auf ein V5-Synchronisationssignal auf einer Leitung 90, das aus dem elastischen Speicher 18 ausgelesen wird, und auf eine Vielzahl von vorhergehenden, vom Zustands-RAM 78 gelieferten Zustandssignalen auf den Leitungen 92 sowie eine Vielzahl von Signalen "fast voll" und "fast leer" auf den Leitungen 94 an, um auf einer Leitung 96 ein VT-Zeigersignal und auf den Leitungen 98 eine Vielzahl von Signalen "nächster Zustand" zur Speicherung im Zustands-RAM 78 bereitzustellen. Eine Vielzahl von Flip-Flops 100, 102, 104, 106 werden in den Signalpfad zwischen dem VT/TU-Zeigergenerator 88 und dem Zustands-RAM eingefügt, um Verzögerungen, die an anderer Stelle in der Schaltung erzeugt wurden, auszugleichen.
• Das auf der Leitung 16 ankommende Datensignal wird somit mit der Frequenz des Leitungstakts 24 in den elastischen Speicher 18 eingelesen und mit der Frequenz des lokalen Takts 22 in die lokale Empfangsschnittstelle 20a ausgelesen. Die Daten auf der Leitung 20 stammen von einem Multiplexer 108, der die reinen Daten auf einer Leitung 110, die aus dem elastischen Speicher 18 ausgelesen wurden, mit dem VT-Zeiger, mit Einstellungen, auf der Leitung 96 verknüpft. Die Einstellungen beim VT-Zeiger auf der Leitung 96 erlauben den VTs/TUs ein "Gleiten" in Bezug auf den Rahmen. Nochmals Bezug nehmend auf Fig. 2, ist in Fig. 2(d) das VT-Leseadresssignal auf der Leitung 74 von Fig. 1 gezeigt, das jedesmal geliefert wird, wenn ein neuer VT ausgelesen werden muss. Die drei Bits, die dieses Signal bilden, kennzeichnen den einzelnen VT nicht. Diese bestimmten Informationen werden von dem RTA-Signal bereitgestellt, wie in Fig. 2(e) gezeigt ist. Man beachte, dass die Fig. 2(a) bis 2(e) eine gemeinsame Zeitleitung aufweisen, und man wird daher bemerken, dass die Ausrichtung der VTs, wie sie in den elastischen Speicher geschrieben werden, nicht immer in demselben Verhältnis der Zeitsteuerung der Leseoperation desselben VT auf derselben Leseseite entspricht. Die Lesezeitsteuerung ist folglich asynchron zur Schreibzeitsteuerung, wie in Fig. 2(e) gezeigt ist, und sie können in einer Richtung abweichen oder in Bezug aufeinander vor- und zurückverschoben werden.
• Da die Schreibseite gewählt wurde, um mittels der Zähler 36 die stabile Referenzadresse bereitzustellen, wird die von der Überwachungsvorrichtung 10 des elastischen Speichers vorgenommene Vergleichsoperation mit Bezug auf die Leseadressen durchgeführt. In Fig. 2 erfolgt die Prüfung des VT Nummer eins folglich unmittelbar nach erfolgtem Lesen des VT Nummer eins auf der Seite der lokalen Empfangsschnittstelle 20, wie durch eine Vergleichsleitung 109 gezeigt ist, die sich zwischen den Fig. 2(b) und 2(e) erstreckt. Da, wie in Fig. 2(b) gezeigt ist, die VT-Schreibadresse, die der VT-Schreibadresse Nummer eins entspricht, für längere Zeit im Zählerblock 36 im VT-#1-Zähler auf der Leitungsseite 14 gespeichert wird, kann die Übereinstimmung zwischen der Leseadresse und der Schreibadresse mehr als einmal (zu den Zeitpunkten A und B) geprüft werden. Der Grund dafür, dass man die Übereinstimmung zwischen der Leseadresse und der Schreibadresse mehr als einmal prüfen möchte, ist, dass es in der Nähe der Grenzen auf Grund des asynchronen Verhältnisses zwischen der Lese- und der Schreibzeitsteuerung eine Mehrdeutigkeit geben kann. Wie in Fig. 3 gezeigt ist, wird keine Mehrdeutigkeit angezeigt, wenn zwei Vergleiche einer Leseadresse, wie in Fig. 3(b) gezeigt ist, weit nach und weit vor der Änderung der Schreibadresse von Fig. 3(a) durchgeführt wer den. Von Zeit zu Zeit wird jedoch ein Vergleich durchgeführt, wie er in Fig. 3(c) gezeigt ist, wo der Lese-Schreib-Vergleich unterschiedliche Ergebnisse hervorbringt. Folglich versucht die vorliegende Erfindung zuerst festzustellen, ob es zwischen aufeinanderfolgenden Vergleichen eine Mehrdeutigkeit gibt, und wenn eine solche Mehrdeutigkeit festgestellt wird, werden jedwede Zeigereinstellungen, die andernfalls vorgenommen worden wären, verhindert, bis die Mehrdeutigkeit behoben ist. Wenn die Mehrdeutigkeit bestehen bleibt, finden folglich keine weiteren Zeigereinstellungen statt. Wenn sich die Mehrdeutigkeit nach einer oder mehreren aufeinanderfolgenden Prüfungen verliert, können Zeigereinstellungen von da an frei vorgenommen werden.
• In der in Fig. 2 gezeigten Abbildung findet die Prüfung in der Mitte der Zähler-Haltezeit statt. Schließlich erreicht der Prüfprozess jedoch eine Grenze, wie in den Fig. 3(a) und 3(c) angegeben ist, und an dieser Stelle kann es zwischen den beiden Vergleichen der Schreib- und Leseadressen einen Unterschied geben. Wenn zwischen den beiden Vergleichen ein solcher Unterschied festgestellt wird, werden jedwede Zeigereinstellungen, die andernfalls vorgenommen worden wären, folglich nicht vorgenommen, bis der Unterschied in zukünftigen Vergleichen nicht mehr in Erscheinung tritt. Wenn es also einen Hinweis gibt, dass einer dieser Vergleiche nicht denselben Unterschied zum Ergebnis hat, werden im Zeigergenerator 88 keine Zeigereinstellungen gestattet.
• Nun Bezug nehmend auf Fig. 4, ist eine Mehrdeutigkeits-Überwachungsfunktion des elastischen VT-Speichers gemäß der vorliegenden Erfindung gezeigt. Ein 3-Bit-Multiplexer 130 multiplext achtundzwanzig VT-Schreibzähleradressen auf der Leitung 56 (siehe Fig. 1), was von den fünf höchstwertigen Bits einer Acht-Bit-VT-Leseadresse auf der Leitung 76 (siehe Fig. 1) gesteuert wird. Der 3-Bit-Multiplexer 130 stellt auf einer Leitung 132 eine ausgewählte VT-Schreibadresse zum Vergleich mit den drei niedrigstwertigen Bits des VT-Leseadresssignals auf der Leitung 74 (siehe Fig. 1) bereit. Ein 3-Bit-Subtrahierer- Decodierer 134 spricht auf das VT-Schreibadresssignal auf der Leitung 132 und die 3-Bit-VT-Leseadresse auf der Leitung 74 an, um die beiden gemäß einem Algorithmus zu vergleichen, der ein Signal "fast voll" oder "fast leer" erzeugt, wenn der absolute Unterschied einen ausgewählten Grenzwert überschreitet, der von der Größe des elastischen Speichers 18 abhängt. In dem Beispiel hat der elastische Speicher acht Bytes zu Speicherzwecken verfügbar, und die Signale "fast Voll" und "fast leer" werden innerhalb von zwei Bytes der Grenzen des Acht-Byte-Speicherbereichs geliefert. In jedem Fall liefert der 3-Bit-Subtrahierer- Decodierer entweder keinen Hinweis auf die Notwendigkeit einer Einstellung, oder er liefert ein Signal "fast voll" auf einer Leitung 136 oder ein Signal "fast leer" auf einer Leitung 138. Jedes der Signale 136, 138 wird im Flip-Flop 140 beziehungsweise 142 gespeichert.
• Nochmals Bezug nehmend auf Fig. 2, kann man sich den im Subtrahierer-Decodierer 134 durchgeführten Vergleich somit beispielshalber so vorstellen, dass er der durch die Leitung 109 angegebenen Prüfung des VT Nummer eins entspricht, die in Fig. 2(b) am Punkt A stattfindet, nachdem die Leseadresse für den Datenstrom eins fertig ist. Der Unterschied wäre zwei Bytes, und obwohl dies in der Figur nicht so gezeigt ist, kann zum Zweck der Veranschaulichung angenommen werden, dass die Leseadressen von Fig. 2(d) den Schreibadressen von Fig. 2(b) zeitlich voraus sind, und der Unterschied stellt eine Bedingung "fast voll" dar, weshalb das Signal auf der Leitung 136 dem Flip-Flop 140 zugeführt wird.
• Am Ende des allernächsten Datenstroms, d. h. des Datenstroms zwei, wie er auf der Seite der lokalen Schnittstelle 20 gelesen wird, wählt ein 3-Bit-Multiplexer 150 die Adresse des Datenstroms Nummer zwei in den VT-Zählern 36 von Fig. 1 aus, die von demselben Signal ausgewählt wurde, das zuvor im vorherigen VT dem 3-Bit-Multiplexer 130 zugeführt worden ist. Ein Flip-Flop 152 hat die VT-Leseadresse auf den Leitungen 74, 76 für eine VT-Periode gespeichert. Unter der Voraussetzung, dass zwischen den Lesevorgängen zum Zeitpunkt A und zum Zeitpunkt B keine Grenze 154 aufgetreten ist, wie sie in Fig. 2(b) gezeigt ist, sollte zwischen dem Signal auf einer Leitung 156 und dem Signal auf einer Leitung 158 zu einem Decodierer-Subtrahierer 160 immer noch derselbe Unterschied wie zuvor vorhanden sein. Somit ist ein Signal "fast voll" auf einer Leitung 162 aktiv, das eine Bedingung "fast voll" wie zuvor anzeigt, und ein Signal "fast leer" auf einer Leitung 164 ist inaktiv. Ein Signal "fast voll" auf einer Leitung 166 ist aktiv, das zuvor während der letzten Prüfung im Flip-Flop 140 gespeichert wurde. Genauso ist ein Signal "fast leer" auf einer Leitung 168 inaktiv.
• Da beide Signale auf den Leitungen 162, 166 vorhanden sind, was anzeigt, dass es zwischen den beiden von den Subtrahierern 134, 160 durchgeführten Subtraktionen keine Mehrdeutigkeit gibt, liefert ein UND-Gatter 170 auf einer Leitung 172 ein Signal "VT fast voll". Genauso hätte ein UND-Gatter 174 ein Signal "fast leer" auf einer Leitung 176 geliefert, wenn der Vergleich bei beiden Subtraktionen eine Bedingung "fast leer" ergeben hätte. Wenn das eine oder das andere dieser Signale auf den Leitungen 172, 176 vorhanden ist, gibt es keine Mehrdeutigkeit, und jedwede Zeigereinstellungen, die von deren Beträgen angegeben werden, dürfen im VT/TU-Zeigergenerator 88 von Fig. 1 vorrücken. Die UND-Gatter 170, 174 können sich in der Überwachungsvorrichtung 10 des elastischen Speichers oder im VT/TU-Zeigergenerator 88 befinden. In der eigentlichen Ausführungsform, die wir realisiert haben, befanden sich die UND-Gatter 170, 174 außerhalb der eigentlichen Überwachungsvorrichtung des elastischen VT- Speichers, so dass wir die Leitungen 94 in Fig. 1 vor ihrer Einmündung in die UND-Gatter zeigen, von denen in diesem Fall angenommen werden kann, dass sie sich im Generator 88 in Fig. 1 befinden.

Claims (3)

1. Mehrdeutigkeitsdetektor eines elastischen Speichers, der folgendes umfasst:

- einen ersten Komparator (134), der auf ein Leseadresssignal (74) und ein Schreibadresssignal (132) anspricht, um die beiden Signale (74, 132) gemäß einem Algorithmus zu vergleichen, der ein erstes Signal "fast voll" (136) oder ein erstes Signal "fast leer" (138) erzeugt, wenn der absolute Unterschied einen ausgewählten Grenzwert überschreitet;

- erste Speichermittel (140, 142) die auf das erste Signal "fast voll" und das erste Signal "fast leer" und auf ein Taktsignal ansprechen, um das erste Signal "fast voll" und das erste Signal "fast leer" für die Dauer einer Taktperiode zu speichern und um nach der Taktperiode ein verzögertes erstes Signal "fast voll" (94c) und ein verzögertes erstes Signal "fast leer" (94d) zu liefern;

- zweite Speichermittel (152), die auf das Taktsignal und auf das Leseadresssignal (74) ansprechen, um das Leseadresssignal für die Dauer der Taktperiode zu speichern und um nach der Taktperiode ein Leseadresssignal (158) zu liefern;

- einen zweiten Komparator (160), der auf das von dem zweiten Speichermittel (152) gelieferte Leseadresssignal (158) und auf ein Schreibadresssignal (156) anspricht, um die beiden Signale (158, 156) gemäß einem Algorithmus zu vergleichen, der ein zweites Signal "fast voll" (94a) oder ein zweites Signal "fast leer" (94c) erzeugt, wenn der absolute Unterschied einen ausgewählten Grenzwert überschreitet;

- Mittel (170), die auf das erste Signal "fast voll" (94c) und das zweite Signal "fast voll" (94a) ansprechen, um nur in Anwesenheit von sowohl dem ersten als auch dem zweiten Signal "fast voll" (94a, 94c) ein bestätigtes Signal "fast voll" (172) zu liefern; und

- Mittel (174), die auf das zweite Signal "fast leer" (94d) und das erste Signal "fast leer" (94c) ansprechen, um nur in Anwesenheit von sowohl dem ersten als auch dem zweiten Signal "fast leer" (94c, 94d) ein bestätigtes Signal "fast leer" (176) zu liefern.

2. Zeigerverarbeitungsverfahren, das die folgenden Schritte umfasst

- in aufeinanderfolgenden Schritten wird eine Schreibadresse mit einer Leseadresse verglichen, die für einen elastischen Speicher bereitgestellt werden, um ein Zeigereinstellungs-Freigabesignal zu liefern, wenn in den beiden Vergleichsschritten ein identischer Vergleich festgestellt wird und der Vergleich einen Betrag aufweist, der eine Bedingung "fast voll" oder eine Bedingung "fast leer" des elastischen Speichers anzeigt, wobei die Bedingung "fast voll" oder "fast leer" erzeugt wird, wenn der absolute Unterschied zwischen der Schreibadresse und der Leseadresse einen ausgewählten Grenzwert überschreitet; und

- in Anwesenheit des Freigabesignals wird eine Zeigereinstellung gestattet.

3. Zeigerverarbeitungsverfahren nach Anspruch 2, das des weiteren folgende Schritte umfasst:

- ein Zeigereinstellungs-Freigabesignal wird nicht geliefert, wenn in den Vergleichsschritten keine Übereinstimmung festgestellt wird; und

- wenn das Freigabesignal nicht geliefert wird, wird keine Zeigereinstellung gestattet.