DE69212888T2 - Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken - Google Patents

Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken

Info

Publication number
DE69212888T2
DE69212888T2 DE69212888T DE69212888T DE69212888T2 DE 69212888 T2 DE69212888 T2 DE 69212888T2 DE 69212888 T DE69212888 T DE 69212888T DE 69212888 T DE69212888 T DE 69212888T DE 69212888 T2 DE69212888 T2 DE 69212888T2
Authority
DE
Germany
Prior art keywords
alignment mark
contact hole
electrode
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69212888T
Other languages
English (en)
Other versions
DE69212888D1 (de
Inventor
Toshiyuki Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69212888D1 publication Critical patent/DE69212888D1/de
Application granted granted Critical
Publication of DE69212888T2 publication Critical patent/DE69212888T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Bilden von Positions-Ausrichtungsmarken, insbesondere zum Bilden einer Positions-Ausrichtungsmarke, welche bei der Herstellung von SOI-(silicon on insulating substrate, Silizium auf einem isolierenden Substrat) Bauelementen mit einer geklebten Schichtstruktur verwendbar ist, bei denen die Siliziumschichien und die Rückseitenelektroden übereinandergelegt und bei ihrer Bildung aneinandergeklebt werden.
  • Insbesondere haben SOI-Bauelemente mit geklebter Schichtstruktur, die aus einkristallinem Silizium zusammengesetzt sind, dessen beide Oberflächen an Elektroden geklebt sind, einen entscheidenden Vorteil bei der Verbesserung und der bedeutsamen Steigerung der Schaltkreisintegration ihrer resultierenden Halbleiter-LSIs.
  • Unter den dieser Erfindung beigefügten Zeichnungen sind die Figuren 1 und 2 vereinfachte Querschnittsansichten eines SOI-Bauelements der oben beschriebenen Art, aus der ihr konventionelles Herstellungsverfahren Schritt für Schritt deutlich wird.
  • Wie in Fig. 1(a) gezeigt ist, wird ein SiO&sub2;-Film auf einem Silizium-(Si-) Substrat selektiv geätzt, um über der Oberfläche des Substrats 11 eine Feldzone (isolierende Zone) zu bilden, und wird dann einer thermischen Oxidation ausgesetzt, um darauf eine primäre isolierende Schicht 12 aus oxidiertem Silizium (SiO&sub2;(I)) zu bilden. Das solchermaßen prozessierte Silizium wird dann, wie gezeigt in Fig.1(b), mit einem Resist 17 maskiert und mit einem Kontaktloch 20 versehen, welches durch diesen hindurchgeführt wird, um später die Silizium-Schicht mit einer Rückseitenelektrode zu verbinden. Dieses Kontaktloch 20 ist in einer (aktiven) Elementzone positioniert mit ihrer Position ausgerichtei in Bezug auf die Endkante der Feldzone.
  • Wie gezeigt in Fig. 1(c), wird das Silizium-Substrat dann auf Polysilizium (poly-Si) geklebt, welches durch seine Musterung die Rückseitenelektrode 13 in dem Kontaktloch 20 bildet.
  • Wie gezeigt in Fig.2(a) (das Umgekehrte der in Fig. 1(c) gezeigten Position), ist nun die gesamte Oberfläche des Silizium-Substrats mit einer zweiten isolierenden Schicht (SiO&sub2;- Film (II)) 14 bedeckt. Dieser SiO&sub2;-Film (II) 14 wird wiederum mit einer sekundären poly- Siliziumschicht(poly-Si)beschichtet, welche eine poly-Si-Schicht 25 ist. Nachdem diese Schicht abgeschleift und poliert worden ist, wird die Silizium-Basis an einen Wafer 22 geklebt, welcher eine Unterlage bildet. Das Si-Substrat 11 wird abgeschleift und poliert aus der Richtung seiner oberen Oberfläche (die in der Zeichnung mit Pfeilen gezeigte Richtung), und seine Herstellung wird vervollständigt, wenn der SiO&sub2;-Film (I) 12 belichtet wird, wodurch in seiner aktiven Zone das Si-Substrat 11 zurückgelassen wird, welches nun eine Si-Schicht ist. Wie gezeigt in Fig.2(b), weist das Si-Substrat 11 danach einen darüber gebildeten isolierenden Gatefilm 21 und eine poly-Si-Gateelektrode (Oberflächenelektrode) 16 auf. Bei dieser Herstellung weist die poly-Si-Gateelektrode eine in Bezug auf die Endkante der Feldzone ausgerichtete Position auf.
  • Gemäß dem vorstehend beschriebenen konventionellen Herstellungsverfahren müssen das in Fig. 1(b) gezeigte Kontaktloch 20 und die in Fig.2(b) gezeigte poly-Si-Gateelektrode über die Feldzone zueinander ausgerichtet werden, wodurch unvermeidlich ihre entsprechenden Positionen separat ausgerichtet werden und die Differenz zwischen ihren Ausrichtungen dementsprechend anfällig für eine Zunahme ist. Dies macht es wiederum notwendig, einen doppelt so großen Spielraum für eine Ausrichtungslücke zwischen dem Konttaktloch 20 und der poly-Si-Elektrode 16 vorzusehen, wie in Fig. 2(b) gezeigt, wobei diese Tatsache der gewünschten hohen Schaltkreisintegration von SOI-Bauelementen in dem hier präsentierten Verfahren in dem erfindungsgemäßen Bereich in Bezug auf den Stand der Technik zuwiderläuft.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Positions-Ausrichtungsverfahren bei der Herstellung von SOI-Bauelementen anzugeben, welches es ermöglicht, den Lückenspielraum für die Positionsausrichtung zu reduzieren und welches der Realisierung einer hohen Schaltkreisintegration solcher Bauelemente dient, die mit der konventionellen Technologie wie der vorstehend erläuterten nicht möglich ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden einer Positions-Ausrichtungsmarke angegeben, welches die Verfahrensschritte wie in den beigefügten Ansprüchen aufweist.
  • Die folgenden Figuren zeigen:
  • Figuren 1(a) bis 1(c) Querschnittsansichten eines konventionellen SOI-Bauelements, wobei die erste Hälfte seiner Herstellungsschritte dargestellt ist.
  • Figuren 2(a) und 2(b) ähnliche Querschnittsansichten eines konventionellen SOI-Bauelements, wobei die erste Hälfte seiner Herstellungsschritte dargestellt ist.
  • Figuren 3(a) bis 3(c) Querschnittsansichten eines SOI-Bauelementes gemäß der vorliegen den Erfindung, wobei die erste Hälfte seiner Herstellungsschritte dargestellt ist.
  • Figuren 4(a) bis 4(b) Querschnittsansichten des obigen SOI-Bauelementes gemäß der vorliegenden Erfindung, wobei die erste Hälfte seiner Herstellungsschritte dargestellt ist.
  • Figuren 5(a) bis 5(c) in seiner Herstellung Querschnittsansichten einer anderen bevorzugten Ausfühungsform der vorliegenden Erfindung.
  • Nachfolgend wird im Zusammenhang mit Fig.3 und anderen zugehörigen Zeichnungen ein erfindungsgemäßes SOI-Bauelement und sein Herstellungsprozeß beschrieben.
  • Wie in Fig.3(a) gezeigt, wird ein SiO&sub2;-Film auf einem Silizium-Substrat selektiv geäizt, um über der Oberfläche des Substrats 1 eine Feldzone zu bilden, und wird dann einer thermischen Oxidation ausgesetzt, um darauf eine primäre isolierende Schicht eines SiO&sub2;- Films (I) einer Dicke von 400 bis 500 nm zu bilden. Wie ebenfalls in Fig.3(b) gezeigt ist, ist der SiO&sub2;-Film (I) mit einem Kontaktloch 8a zur Markierung seier Ausrichtung und über einer Elementzone (aktive Zone) mit einem Kontaktloch 8b für eine Rückseitenelektrode versehen. Das Kontaktloch 8a für die Ausrichtungsmarkierung wie auch das vorstehend beschriebene andere Kontaktioch 8b für die Rückseitenelektrode geht durch die über dem SiO&sub2;-Film (I) gelegene Feldzone hindurch, um die Oberfläche des darunter gelegenen Siliziums (Si-Substrat 1) zu erreichen, wobei der entsprechende Teil der isolierenden Schicht weggeätzt wird.
  • Dann wird, wie gezeigt in Fig.3(c), der poly-Si-Film als leitfähige Schicht durch CVD bis zu einer Dicke von 100 bis 200 nm abgeschieden. Derart abgeschiedenes poly-Si als leitfähige Schicht bildet durch seine Musterung eine Ausrichtungs-Markierungselektrode 3a und eine Rückseitenelektrode 3b.
  • Wie gezeigt in Fig.4(a) (das Umgekehrte der in Fig.3(c) gezeigten Position), wird der SiO&sub2;-Film (II) 4 als eine sekundare isolierende Schicht mit einer Dicke von 500 bis 600 nm über der gesamten Oberfläche der somit gebildeten Struktur gebildet. Über letzterem wird ein poly-Si-Film 5 durch CVD mit einer Dicke von etwa 4 µm gebildet. Nachdem dessen Oberfläche poliert wurde (in einer Richtung von unten nach oben in der Zeichnung), wird ein Wafer wie eine Unterlage an die Struktur angeklebt. Die Siliziumbasis 1 wird dann von seiner rückseitigen Oberfläche in einer in der Zeichnung mit Pfeilen angezeigten Richtung (in der Zeichnung in einer Richtung von oben nach unten) abgeschleift bis sie die Unterseite der Ausrichtungs-Markierungselektrode 3a freilegt. Dann wird letztere über ihre gesamte Oberfläche abgeschleift. Durch all dies bleibt das Si-Substrat 1 ein Teil der Si-Schicht in der Elementzone.
  • Nachdem eine isolierende Gateschicht 21 aus SiO&sub2; durch eine thermische Oxidation wie gezeigt in Fig.4(b) gebildet wurde, wird eine Oberflächenelektrode 6 als ein Transistorgate aus poly-Si darüber abgeschieden in Ausrichtung mit der Ausrichtungsmarke eines Kontaktmusters, das in der Form der Ausrichtungs-Markierungselektrode 3a geschaffen wurde.
  • In der vorstehend beschriebenen Ausführungsform der vorliegenden Erfindung benötigen die Oberflächenelektrode 6 und die Kontaktlöcher 8a und 8b, wie gezeigt in Fig.3(b) zwischen ihnen nur die Ausrichtung einer einzelnen Position, so daß es lediglich notwendig ist, zwischen diesen einen Spielraum für eine mögliche Abweichungsdifferenz vorzusehen.
  • Eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung wird nun im Zusammenhang mit den Figuren 5(a) bis 5(c) beschrieben. Die in Fig.5(a) gezeigte Anordnung entspricht im wesentlichen der ersten Ausführungsform der vorliegenden Erfindung. Das Kontaktloch 8a für die Positions-Ausrichtungsmarkierung wird in der Feldzone des Si- Substrats gebildet und das Kontaktloch 8b wird in dessen Elementzone gebildet. In der zweiten Ausführungsform wird jedoch, wie in Fig. 5(a) gezeigt, das poly-Si für das Auffüllen über der gesamten Oberfläche des Si-Substrats abgeschieden. Über dieser Abscheidung durch CVD wird das Ausrichtungsmarkierungs-Kontaktloch 8a geätzt. während es durch den Resist 7 maskiert oder bedeckt bleibt und dann wird das Kontaktloch mit der Rückseitenelektrode 3b verstopft oder aufgefüllt. All dies wird insbesondere zu dem Zweck ausgeführt, die resultierende Ausrichtungsmarkierung vor einer Deformation zu bewahren.
  • Wie in Fig.5(c) gezeigt, wird das Si-Substrat erneut über seiner gesamten Oberfläche mit poly-Si beschichtet, welches nachdem es mit einer Musterung versehen wurde, einen sekundären poly-Si-Film (II) 15 bildet. In dem verbleibenden Teil seiner Prozessierung weist die zweite Ausführungsform keinen Unterschied zu der ersten Ausfürungsform auf. Wie bei der ersten Ausfürungsform werden dann nämlich der SiO&sub2;-Film (II) und der poly-Si- Film 5 gebildet. Nachdem der Wafer 10 an die Struktur angeklebt wurde, wird die Si-Basis 1 abgeschleift bis sie die Ausrichtungsmarkierungs-Elektrode 3a freigibt, um darauf die Oberflächenelektrode 6 zu bilden.
  • Gemäß der vorliegenden Erfindung wie vorstehend beschrieben ist es möglich, bei der Bildung und Prozessierung eines SOI-Bauelements mit einer geklebten Schichtstruktur dessen Elektroden und andere Bestandteile direkt mit seinem Rückseiten-Kontaktmuster auszurichten. Dies ermöglicht einen Weg für die Realisation eines hochentwickelten SOI- Bauelements mit weit fortgeschrittener Schaltkreisintegration, welches zu allem bisber geleisteten in keinem Vergleich steht.
  • Dadurch daß sie es möglich macht, Kontaktlöcher gleichzeitig durch eine (isolierende) Oberflächenfeldzone und eine Elementzone auf deren Siliziumbasis zu schneiden, erlaubt die vorliegende Erfindung den Gebrauch dieser Feldzone als der einzigen Ausrichtungsmarkierung für die Bildung der Oberflächenelektrode und benötigt die Erfindung nur eine einzelne Ausrichtung. Es kann hinzugefügt werden, daß poly-Silizium das empfehlenswerteste Material für SOI-Bauelemente in jeder praktikablen Anwendung dieser Erfindung darstellt.

Claims (3)

1. Verfahren zum Bilden einer Positions-Ausrichtungsmarke bei einem Herstellungsverfahren eines SOI-Halbleiterbauelements mit den Schritten:
Ätzen eines Teils einer Vorderfläche eines Silizium-Substrats (1) um eine Feldzone zu bilden (der nicht geätzte Teil dieser Fläche wird Elementzone genannt);
Bilden eines Ausrichtungsmarkierungs-Kontaktlochs (8a) und eines Rückseitenelektroden- Kontaktlochs (8b) auf dem Substrat in der Feldzone bzw. der Elementzone;
Bilden einer Ausrichtungsmarkierungselektrode (3a) und einer Rückseitenelektrode (3b) im Ausrichtungsmarkierungs-Kontaktloch (8a) bzw. Rückseitenelektroden-Kontaktloch (8b);
Wegschneiden einer Silizium-Schicht von der Rückseite des Silizium-Substrats (1) um die Ausrichtungsmarkierungselektrode (3a) freizulegen, die zum Bilden einer mit der Ausrichtungsmarkierungselektrode (3a) fluchtenden Oberflächenelektrode (6) verwendbar ist.
2. Verfahren nach Anspruch 1 mit den weiteren Schritten:
Bilden einer Primär-Isolierschicht (2) auf der ganzen Vorderfläche nach dem Ätzen des Teils der Vorderfläche; und
Bilden des Ausrichtungsmarkierungs-Kontaktlochs (8a) durch Freilegen des Silizium- Substrats (1) durch die Primär-Isolierschicht (2) der Feldzone hindurch bzw. des Rückseitenelektroden-Kontaktlochs (8b) durch Freilegen des Silizium-Substrats (1) durch die Primär-Isolierschicht (2) der Elementzone hindurch.
3. Verfahren nach Anspruch 2, bei dem das Bilden der Ausrichtungsmarkierungselektrode (3a) und der Rückseitenelektrode (3b) durch Beschichten der ganzen Vorderfläche mit einer Primär-Polysiliziumschicht und Ätzen dieser Schicht durchgeführt wird wobei das Ausrichtungsmarkierungs-Kontaktloch (8a) mit einem Photoresist (7) bedeckt gehalten, aber das Rückseitenelektroden-Kontaktloch (8b) mit Polysilizium verstopft bleibt: und mit den weiteren Schritten:
Entfernen des Photoresists (7):
Bilden einer gemusterten Sekundär-Polysiliziumschicht auf der ganzen Vorderfläche;
Bilden einer SiO&sub2;-Schicht (4) auf der gemusterten Sekundär-Polysiliziumschicht (15);
Ablagern eines Polysiliziumfilms (5) auf der SiO&sub2;-Schicht (4);
Kleben eines Wafers (10) an den Polysiliziumfilm (5) nachdem die Oberfläche des Polysiliziumfilms (5) poliert wurde.
DE69212888T 1991-05-10 1992-05-08 Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken Expired - Fee Related DE69212888T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10560291A JP3175188B2 (ja) 1991-05-10 1991-05-10 位置合わせマークの形成方法

Publications (2)

Publication Number Publication Date
DE69212888D1 DE69212888D1 (de) 1996-09-26
DE69212888T2 true DE69212888T2 (de) 1997-03-27

Family

ID=14412052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69212888T Expired - Fee Related DE69212888T2 (de) 1991-05-10 1992-05-08 Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken

Country Status (5)

Country Link
US (1) US5286673A (de)
EP (1) EP0513684B1 (de)
JP (1) JP3175188B2 (de)
KR (1) KR100223103B1 (de)
DE (1) DE69212888T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates
JP3553327B2 (ja) * 1997-07-25 2004-08-11 沖電気工業株式会社 半導体基板のアライメントマーク及びその製造方法
JP3447231B2 (ja) * 1998-11-20 2003-09-16 セイコーインスツルメンツ株式会社 半導体集積回路の製造方法
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
WO2001067509A1 (en) * 2000-03-09 2001-09-13 Fujitsu Limited Semiconductor device and method of manufacture thereof
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6536112B1 (en) * 2001-03-13 2003-03-25 Sergio Gutierrez Process for making jewelry incorporating a microchip
US20050064344A1 (en) * 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
US7220655B1 (en) * 2001-12-17 2007-05-22 Advanced Micro Devices, Inc. Method of forming an alignment mark on a wafer, and a wafer comprising same
SG142129A1 (en) * 2002-11-13 2008-05-28 Asml Netherlands Bv Device manufacturing method and device manufactured thereby
FR2870043B1 (fr) 2004-05-07 2006-11-24 Commissariat Energie Atomique Fabrication de zones actives de natures differentes directement sur isolant et application au transistor mos a simple ou double grille
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
US4468857A (en) * 1983-06-27 1984-09-04 Teletype Corporation Method of manufacturing an integrated circuit device
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
DE3683763D1 (de) * 1986-03-27 1992-03-12 Ibm Deutschland Verfahren zur herstellung identisch angeordneter ausrichtmarkierungen auf gegenueberliegenden seiten einer halbleiterscheibe.
US4737033A (en) * 1986-10-07 1988-04-12 General Electric Co. Alignment key and method of making the same
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法

Also Published As

Publication number Publication date
JPH04335571A (ja) 1992-11-24
JP3175188B2 (ja) 2001-06-11
EP0513684B1 (de) 1996-08-21
DE69212888D1 (de) 1996-09-26
EP0513684A2 (de) 1992-11-19
US5286673A (en) 1994-02-15
KR100223103B1 (ko) 1999-10-15
EP0513684A3 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE69126463T2 (de) Verfahren zur Herstellung eines leitenden Elements
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE69313797T2 (de) Verfahren zur Herstellung von integrierten Schaltkreisen unter Einsatz einer Maske
DE3203898C2 (de)
EP0000327A1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE68927871T2 (de) Herstellungsverfahren eines Halbleiterwafers
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE69128295T2 (de) Verfahren zur Herstellung eines Dünnschicht-Halbleiterbauteils auf einem transparenten, isolierenden Substrat
DE69616687T2 (de) Elektronisches bauelement, welches eine dünnschichtstruktur mit passiven elementen enthält
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE69026530T2 (de) Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
DE69130472T2 (de) Ein dc SQUID Element und Verfahren zu dessen Herstellung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE68921547T2 (de) Herstellungsverfahren für eine Maske für lithographische Strukturierung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee