DE69130487T2

DE69130487T2 - Logische Kammfilter

Info

Publication number: DE69130487T2
Application number: DE69130487T
Authority: DE
Inventors: Toshitaka Intell. Property Divisio Shinagawa-Ku Tokyo 141 Senuma
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-03-08
Filing date: 1991-03-07
Publication date: 1999-04-22
Anticipated expiration: 2011-03-08
Also published as: EP0639891B1; DE69120317D1; KR910017892A; KR100217389B1; US5264922A; EP0446053B1; JP2840783B2; DE69120317T2; EP0446053A2; DE69130487D1; JPH03258185A; EP0446053A3; EP0639891A1

Description

Die vorliegende Erfindung bezieht sich auf Logikkammfilter. Diese Filter können beispielsweise bei einem Videogerät verwendet werden, um ein Luminanzsignal (Y) von einem Chrominanzsignal (C) zu trennen.
Beim vertikalen Trennen eines Luminanzsignals (Y) von einem Chrominanzsignal (C) bei einem Videogerät verwendet das Logikkammfilter Schaltungen, um Vergleiche von drei Zeilensignalen auszuführen, die den vorhergehenden, den laufenden und nächsten Zeilen entsprechen, um so Signalunregelmäßigkeiten zu minimieren (Fleckstörung, Entfärbung usw.), was aus dem Gebrauch der Signale mit einer niedrigen vertikalen Korrelation resultiert.
Fig. 6 zeigt ein typisches Logikkammfilter a der NTSC- Norm, welches einen Eingangsanschluß b besitzt, über den ein zusammengesetztes Signal (Y + C)I geliefert wird. Das Eingangssignal (Y + C)I wird über eine 1H-Verzögerungsleitung c zu einem Subtrahierglied d geliefert, und außerdem zu einem Bandpaßfilter e, dessen Mittenfrequenz bei fsc liegt (Farbunterträgerfrequenz).
Das Signal in der Nachbarschaft von fsc, wird, wenn es durch das Bandpaßfilter e extrahiert wird, zu einer 1H-Verzögerungsleitung g über eine NICHT-Schaltung f geliefert, die ein Ausgangssignal liefert, wobei der Querstrich die Phasenumkehrung bedeutet. Das Signal auf der 1H-Verzögerungsleitung g wird dann zu einer NICHT-Schaltung h geliefert, die ein Signal A&sub1; erzeugt, welches um 1H in bezug auf das Signal verzögert ist.
Zusätzlich leiten eine 1H-Verzögerungsleitung i und eine stromabwärtige NICHT-Schaltung j ein Signal her, welches um 1H in bezug auf das Signal A&sub1; verzögert ist.
Die drei Zeilensignale , A&sub1; und , die in einem Intervall von 1H erhalten werden, werden durch Logikbetriebseinheiten k und 1 verarbeitet, die MAX- und MIN-Schaltungen umfassen, wobei die MAX-Schaltungen die Signale extrahieren, deren Pegel am höchsten sind, und die MIN-Schaltungen die Signale extrahieren, deren Pegel am niedrigsten sind.
Insbesondere werden in der Logikbetriebseinheit k die Signale und A&sub1; zu einer MIN-Schaltung m geliefert, und die Signale A&sub1; und werden zu einer MIN-Schaltung n geliefert. Die Ausgangssignale von den MIN-Schaltungen m und n werden zu einer MAX-Schaltung o geliefert, deren Ausgangssignal wiederum zu einem Addierglied p geliefert wird.
In der Logikbetriebseinheit 1 werden die Signale und A&sub1; zu einer MAX-Schaltung q und die Signale A&sub1; und zu einer MAX-Schaltung r geliefert. Die Ausgangssignale von den MAX- Schaltungen q und r werden zu einer MIN-Schaltung s geliefert, deren Ausgangssignal wiederum zum Addierer p geliefert wird.
Das Ausgangssignal vom Addierer p wird als C Signal C&sub0; (Chrominanzsignal) über einen Multiplizierer t ausgegeben, welcher einen Koeffizienten 1/2 hat. Das Ausgangssignal des Addierers wird außerdem zu dem Subtrahierer d geliefert, wo das Signal C&sub0; vom 1H-verzögerten Signal des Eingangssignals (Y + C)I subtrahiert wird, um ein Luminanzsignal Y&sub0; bereitzustellen.
Bei dem oben beschriebenen Logikkammfilter a werden die drei Zeilensignale , A&sub1; und gemäß den folgenden beiden Algorithmen verarbeitet:
(1) Wenn der Pegel des Signals A&sub1; zwischen dem der Signale und liegt, wird das Signal A&sub1; als Signal C&sub0; angenommen.
Es sei angenommen, daß V&sub0;, V&sub1; und V&sub2; die Pegel der Signale , A&sub1; bzw. bezeichnet. Wenn V&sub0; < V&sub1; < V&sub2; oder wenn V&sub0; > V&sub1; > V&sub2; ist, wird das Zwischenpegelsignal A&sub1; als Signal C&sub0; geliefert.
Beispielsweise sei der Fall, wo V&sub0; > V&sub1; > V&sub2;, wie in Fig. 7A gezeigt ist, betrachtet. In Fig. 7 zeigt die horizontale Achse die Verzögerungszeit τ und die vertikale Achse den Signalpegel V. Die Pegel V&sub0;, V&sub1; und V&sub2; sind durch Hohlkreise angedeutet.
In der Logikbetriebseinheit k wählt die MAX-Schaltung o das Signal A&sub1; aus, welches den höheren Signalpegel hat und wel ches durch die MIN-Schaltung n erhalten wird und zwar bevorzugt zum Signal , welches durch die MIN-Schaltung m erhalten wird. Das ausgewählte Signal A&sub1; wird zum Addierer p geliefert. In der Logikbetriebseinheit l wählt die MIN-Schaltung s das Signal A&sub1; aus, welches den niedrigeren Signalpegel hat und welches durch MAX-Schaltung q erhalten wird und zwar bevorzugt zum Signal , welches durch die MAX-Schaltung r erhalten wird. Das ausgewählte Signal A&sub1; wird zum Addierer p geliefert. Daraus folgt, daß der mittlere Ausgangssignalpegel, der durch den Addierer p und den Multiplizierer t erhalten wird, gleich V&sub1; ist, was exakt der gleiche wie in dem Fall ist, wo das Signal A&sub1; angenommen wird.
Der andere Algorithmus ist:
(2) Wenn der Pegel des Signals A&sub1; nicht zwischen dem der Signale und liegt, wird der mittlere Pegel zwischen dem Signal A&sub1; und dem Signal, dessen Signalpegel näher zu dem des vorigen ist, als Ausgangssignalpegel des Signals C&sub0; angenommen.
Das heißt, wenn V&sub1; > V&sub2; oder V&sub1; < V&sub0; ist, wobei V&sub0; < V&sub2; ist, oder umgekehrt, wenn V&sub1; < V&sub2; oder V&sub1; > V&sub0;, wobei V&sub0; > V&sub2; ist, wird ein Vergleich zwischen V&sub1; - V&sub0; und V&sub1; - V&sub2; durchgeführt. Hier wird der mittlere Pegel zwischen V&sub1; und dem Signalpegel (V&sub0; oder V&sub2;) angenommen, der der niedrigere der beiden ist.
Beispielsweise wählt in der Logikbetriebseinheit k und wo V&sub0; < V&sub2; < V&sub1;, wie in Fig. 7B gezeigt ist, die MAX-Schaltung o das Signal aus, welches durch die MIN-Schaltung n erhalten wird und den höheren Signalpegel hat, bevorzugt zum Signal , welches durch die MIN-Schaltung m erhalten wird. Das ausgewählte Signal wird zum Addierer p geliefert. In der Logikbetriebseinheit 1 liefern die MAX-Schaltungen q und r das Signal A&sub1;. Das Signal A&sub1; wird dann von der MIN-Schaltung s zum Addierer p geliefert. Hier wird das Signal mit einem Pegel (V&sub1; + V&sub2;)/2 angenommen, wobei das Signal durch den Addierer p und den Subtrahierer t erhalten wird. Das heißt, daß das mittlere Ausgangssignal zwischen dem Pegel V&sub1; und dem Pegel V&sub2;, der der en gere der verbleibenden beiden gegenüber dem vorigen ist, als Signal C&sub0; verwendet wird.
Bei dem oben beschriebenen Logikkammfilter a werden die beiden Signalverarbeitungsarten wie oben beschrieben ausgeführt, wobei man sich auf das Signal A&sub1; konzentriert: (1), wenn die vertikale Korrelation zwischen den drei Zeilensignalen hoch ist, oder (2), wenn die vertikale Korrelation zwischen den drei Zeilensignalen niedrig ist.
Ein Nachteil des oben beschriebenen Logikkammfilters a besteht darin, daß die Logikbetriebseinheiten k und l eine große Anzahl von Komponenten umfassen. Ein weiterer Nachteil besteht darin, daß es schwierig ist, den Schaltungsaufbau zu modifizieren.
Das heißt, daß die vielen Komparatoren, die bei den MIN- und MAX-Schaltungen verwendet werden, die die Logikbetriebseinheiten k und l bilden, die Anzahl von Gates erhöhen, was die Herstellungskosten nach oben zieht.
Der Grund dafür, daß es schwierig ist, den Schaltungsaufbau zu modifizieren, besteht darin, daß die Entscheidung für die Signalauswahl nicht von der tatsächlichen Auswahl von Signalen in den Logikbetriebseinheiten k und l getrennt ist (in der Tat sind dort zwei Verarbeitungsarten miteinander gemischt).
Bei dem Logikkammfilter a erfordert eine Modifikation oder eine Ergänzung der verwendeten Algorithmen Hauptkorrekturen beim Aufbau der Logikbetriebseinheiten. In diesem Fall ist es schwierig, vorauszusehen, wie der eventuelle Schaltungsaufbau aussehen wird, da die existierenden Anordnungen kaum adäquate Anweisungen für Modifikationen oder erforderliche Zusätze liefern.
Beispielsweise wird mit den oben beschriebenen Algorithmen (1) und (2) die Y/C-Trennung übersichtlich an einem vertikalen Rand ausgeführt, der den Übergang von dem Bereich mit dem Chrominanzsignal zu dem Bereich ohne diesem umfaßt. Wenn dagegen ein vertikales Streifenmuster v des Y-Signals, welches die fsc-Komponente hat, auf einem Monitorbildschirm u erscheint, treten Unregelmäßigkeiten an den Rändern w und w' auf.
Fig. 8B zeigt die obige Lage. In bezug auf den unteren Rand w' des Streifenmusters v werden drei Zeilen, d. h., die n- te, die (n + 1)-te und (n + 2)-te extrahiert und zum Teil gezeigt.
Fig. 8B-1 zeigt, wie die Luminanz des Rands w auf dem Bildschirm erscheint. In der Figur bedeutet H einen hellen Bereich und L einen dunklen Bereich.
Fig. 8B-2 zeigt die tatsächliche Lage nach dem Signaldurchgang durch das Bandpaßfilter e. Lediglich die Signale mit großen Änderungen bezüglich der Luminanz (d. h., bei hohen Frequenzen) laufen durch das Filter auf der n-ten und (n + 1)-ten Abtastzeile. Der Signaldurchgang ist auf der (n + 2)-ten Abtastzeile blockiert (wie durch das Symbol "φ" angedeutet ist).
Fig. 8B-3 zeigt die tatsächliche Lage, nachdem die Phase umgedreht ist. Wenn das Signal der (n + 1)-ten Zeile als Mitte genommen wird, ist die Phase dieses Signals entgegengesetzt zu der des Signals der Zeile auf der n-ten Zeile.
Fig. 8B-4 zeigt die tatsächliche Lage, nachdem die Verarbeitung durch das Logikkammfilter a gemäß dem oben beschriebenen Algorithmus (2) ausgeführt wurde. In Fig. 8B-4 bedeutet H/2 und L/2, daß die Luminanzpegel halb so groß sind wie die des H-Bereichs bzw. halb so groß sind wie des L-Bereichs.
Das heißt, daß in Fig. 8B-3 das Signal der (n + 1)-ten Zeile so beurteilt wird, daß es näher am (n + 2)-ten Zeilensignal ist als das n-te Zeilensignal, dessen Phase durch den Algorithmus (2) invertiert wurde.
Wenn man beispielsweise den Bereich x betrachtet, der durch die gestrichelten Linien in Fig. 8B-2 umschlossen ist, ist der Signalpegel V&sub0; der n-ten Zeile und der Signalpegel V&sub1; der (n+ 1)-ten Zeile ungefähr VH nach dem Durchlauf durch das Bandpaßfilter e, wie in der graphischen Darstellung von 8C oben gezeigt ist. Der Signalpegel V&sub2; der (n + 2)-ten Zeile liegt in der Nähe von Null.
Das Ausgangssignal des Bandpaßfilters e wird bezüglich der Phase jedesmal dann umgekehrt, wenn das Ausgangssignal um 1H durch die NICHT-Schaltung f stromabwärts des Filters verzögert wird, oder durch die NICHT-Schaltungen h und j stromabwärts der 1H-Verzögerungsleitungen g und i. Somit ist der Signalpegel der n-ten Zeile -V&sub0; (der Signalpegel V&sub2; verbleibt auf ungefähr Null nach der Phasenumkehrung, wobei V&sub2; 0).
Auf diese Weise wird der Signalpegel V&sub1; so beurteilt, daß er am nächsten zum Signalpegel V&sub2; gemäß dem Algorithmus (2) ist. Der Mittelwert V&sub1;&sub2;(= (V&sub1; + V&sub2;)/2 &sim; V&sub1;/2) wird als Co-Signal angenommen.
Wenn man dem Algorithmus (2) befolgt, wird der Mittelwert zwischen V&sub1; und dem Signalpegel, der nahe daran ist, erhalten. Das bedeutet, daß die Betonung auf der Verarbeitung des Luminanzsignals liegt, wobei die fsc-Komponente des Signals betrachtet wird. Damit wird die fsc-Komponente des Y-Signals als C-Signal angenommen und insoweit verarbeitet.
Dieser Nachteil wird durch folgende Maßnahme vermieden:
Wenn die Pegel der drei Zeilensignale in einer speziellen Beziehung miteinander sind, werden diese Pegel so beurteilt, daß sie die fsc-Komponente des Y-Signals sind, und sie können unterdrückt werden, so daß sie nicht als Signal C&sub0; ausgegeben werden. Beispielsweise kann der Durchschnittswert zwischen zwei am weitesten liegenden Signalpegeln erhalten werden.
Beim obigen Beispiel, wie in der graphischen Darstellung von Fig. 8C unten gezeigt ist, werden die Signalpegel V&sub1; und -V&sub0; gemittelt, wobei der letztere am weitesten vom ersteren entfernt ist, d. h., daß V&sub1;&sub2; = -(V&sub0; + V&sub1;)/2 &sim; 0. In diesem Fall wird der mittlere Pegel nicht als Chrominanzsignal angesehen. Anstelle davon wird der Pegel VH unmodifiziert als Pegel des Signals Y&sub0; extrahiert.
Die obigen Betrachtungen haben sich auf den hellen Bereich x konzentriert. Das gleiche kann für den Übergang vom dunklen Bereich im Anschluß an den hellen Bereich x zum nächstbenachbarten hellen Bereich angewandt werden (einzige Differenz besteht in den Signalpegeln)
Wenn die Pegelbeziehung zwischen den drei Zeilensignalen so beurteilt wird, daß sie die fsc-Komponente des Y-Signals wie oben beschrieben ist, wird ein neuer Algorithmus (3) angenommen. Der Algorithmus (3) wird wie folgt vereinbart:
Wenn es die Notwendigkeit gibt, den Pegel des Signals A&sub1; als Y-Signal anzusehen, sogar dann, obwohl der Signalpegel nicht zwischen die Pegel der Signale A&sub0; und A&sub2; fällt, wird der mittlere Pegel zwischen V&sub1; und dem Signalpegel, der am weitesten davon weg ist, als Ausgangssignalpegel des Signals C&sub0; angenommen.
Die Schwierigkeit besteht darin, daß, wenn es zur Ausübung des Algorithmus (3) oben kommt, es schwierig wurde, sich die Art der Verbesserung vorzustellen, die für den Aufbau der Logikbetriebseinheiten k und l benötigt würde.
Die Patent Abstracts of Japan, eine Zusammenfassung der Patentanmeldung der JP-A 01-303891, zeigen ein Logikkammfilter, welches eine erste Verzögerungsleitung umfaßt, eine zweite Verzögerungsleitung, die in Reihe mit der ersten Verzögerungsleitung geschaltet ist, eine Schaltung zum Erzeugen eines ersten verarbeiteten Signals, welches die Hälfte des ersten verzögerten Signals weniger einem Viertel des Eingangssignals und weniger einem Viertel des zweiten verzögerten Signals ist, eine Schaltung, um ein zweites verarbeitetes Signal auf der Basis des ersten verzögerten Signals zu erzeugen, eine Umschalteinrichtung, die das erste und zweite verarbeitete Signal empfängt, und eine Korrelationsermittlungsschaltung, die mit dem Eingangssignal und dem zweiten verzögerten Signal verbunden ist.
Ein Artikel in Fernseh-und Kino-Technik 44 (1990), Nr. 2, Seite 80 bis 81, "Neuere Entwicklungen bei Betacam" zeigt ein Logikkammfilter für Videosignale, wobei das Filter umfaßt:
eine erste Verzögerungsleitung;
eine zweite Verzögerungsleitung, die in Reihe mit der ersten Verzögerungsleitung geschaltet ist;
einen ersten Mittelwert-Pegelrechner, der mit einem Eingangs- und Ausgangsanschluß der ersten Verzögerungsleitung verbunden ist;
einen zweiten Mittelwert-Pegelrechner, der mit einem Eingangs- und Ausqangsanschluß der zweiten Verzögerungsleitung verbunden ist
eine Umschalteinrichtung, die mit den Ausgangsanschlüssen des ersten und zweiten Mittelwert-Pegelrechners verbunden ist; und
einer Steuerlogikeinheit, die mit den Eingangs- und Ausgangsanschlüssen der ersten und zweiten Verzögerungsleitung verbunden ist.
Bei diesem Filter ist die Umschalteinrichtung außerdem mit dem Ausgang einer Schaltung verbunden, die die Signale von den Ausgängen des ersten und zweiten Mittelwert-Pegelrechners kombiniert.
Die EP 322 890 offenbart ein Logikkammfilter, welches zwei Verzögerungsleitungen hat, denen dazwischen ein Bandpaßfilter überlagert ist, umschaltbar auswählbare Ausgänge des Bandpaßfilters und Mittelwert-Signalrechner, und eine Steuerlogikeinheit, die Vorzeichendetektoren umfaßt, um eines der Ausgangssignale als Farbsignal-Ausgangssignal des Filters auszuwählen.
Die Erfindung ist durch die angehängten Patentansprüche definiert.
Das Filter der vorliegenden Erfindung ist in bezug auf das zuletzt erwähnte Filter dadurch gekennzeichnet, daß
die Umschalteinrichtung außerdem mit einem Ausgang der ersten Verzögerungsleitung verbunden ist; und
die Steuerlogikeinheit umfaßt:
Vorzeichendetektoren, die mit den Eingangs- und Ausgangsanschlüssen der Verzögerungsleitungen verbunden sind; und
Nahe-Null-Detektoren, die mit den Verzögerungsleitungen verbunden sind.
Die Erfindung wird nun mit Hilfe eines Ausführungsbeispiels in bezug auf die Zeichnungen beschrieben, wobei gleiche Teile mit den gleichen Bezugszeichen versehen sind, und in denen:
Fig. 1 eine Blockschaltung einer Ausführungsform eines Logikkammfilters für Videosignale gemäß der vorliegenden Erfindung ist;
Fig. 2 eine Blockschaltung ist, welche Teile der Ausführungsform zeigt;
Fig. 3 eine Ansicht ist, die die Pegelbeziehung der fsc-Komponente der Chromfinanz- und Luminanzsignale zeigt, wo die umfaßte vertikale Korrelation in einer speziellen Steuerlogikeinheit der Ausführungsform hoch ist;
Fig. 4A bis 4D Ansichten sind, die spezielle Fälle beschreiben, wo eine außerordentliche Verarbeitung durch die spezielle Steuerlogikeinheit bei der Ausführungsform ausgeführt wird;
Fig. 5 ein äquivalentes Schaltungsdiagramm von Teilen der Spezialsteuer-Logikeinheit bei der Ausführungsform ist;
Fig. 6 eine Blockschaltung eines vor kurzem vorgeschlagenen Logikkammfilters ist;
Fig. 7A und 7B Ansichten sind, die zeigen, wie die Signalverarbeitung durch das Filter von Fig. 6 ausgeführt wird;
Fig. 8A ein Phänomen zeigt, welches an einem vertikalen Rand der fsc-Komponente des Luminanzsignals im Filter von Fig. 6 auftritt;
Fig. 8B-1 bis 8B-4 zeigt, was an den vertikalen Rändern der fsc-Komponente des Luminanzsignals im Filter von Fig. 6 geschieht; und
Fig. 8C zeigt, was die Phänomene an der vertikalen Rändern der fsc-Komponente des Luminanzsignals im Filter von Fig. 6 verursachen.
Bei der Ausführungsform des in Fig. 1 gezeigten Logikkammfilters wird ein Signal (Y + C)I zu einem Eingangsanschluß 2 geliefert. Das Eingangssignal (Y + C)I zweigt in zwei Komponenten ab, wobei eine zu einem Subtrahierer 4 über eine 1H-Verzögerungsleitung 3 und die andere zu einem Bandpaßfilter 5 geliefert wird.
Das Bandpaßfilter 5 ist so ausgelegt, daß es die Signalkomponente mit ihrer Mitte bei fsc durchläßt. Das Ausgangssignal des Bandpaßfilters 5 wird zu einer 1H-Verzögerungslei tung 7 über eine NICHT-Schaltung 6 geliefert. Die 1H-Verzögerungsleitung 7 wiederum liefert ein Signal, welches um 1H in bezug auf das Eingangssignal verzögert ist, zu einer stromabwärtigen 1H-Verzögerungsleitung 9 über ein NICHT-Schaltung B.
Die 1H-Verzögerungsleitung 9 beliefert eine NICHT- Schaltung 10 mit einem Signal, welches durch ein weiteres 1H in bezug auf das Eingangssignal A&sub1; verzögert ist. Dies liefert ein Signal .
Ein Addierer 11 läßt das Signal von der NICHT-Schaltung 6 und das Signal A&sub1; von der NICHT-Schaltung 8 herein. Das Ausgangssignal des Addierers 11 wird zu einem Multiplizierer 13 geliefert, der einen Koeffizienten von 1/2 hat. Das Ausgangssignal B&sub0;&sub1; des Multiplizierers 13, welches einen Pegel V&sub0; + V&sub1;)/2 hat, wird zu einem Umschalter 14 geliefert.
Ein weiterer Addierer 13 läßt das Signal A&sub1; von der NICHT-Schaltung 8 und das Signal von der NICHT-Schaltung 10 herein. Das Ausgangssignal des Addierers 12 wird zu einem Multiplizierer 15 geliefert, der einen Koeffizienten von 1/2 hat. Das Ausgangssignal B&sub1;&sub2; des Multiplizierers 15, welches einen Pegel (V&sub1; + V&sub2;)/2 hat, wird zum Umschalter 14 geliefert.
Neben den Signalen B&sub0;&sub1; und B&sub1;&sub2; erhält der Umschalter 14 auch das Signal A&sub1; von der NICHT-Schaltung B. Gemäß einem Signal, welches von einer Steuerlogikeinheit, die später beschrieben wird, empfangen wird, wählt der Umschalter 14 eines der Signale B&sub0;&sub1;, B&sub1;&sub2; und A&sub1; zur Ausgabe aus.
Die Steuerlogikeinheit umfaßt eine Basissteuer-Logikeinheit 16 und eine Spezialsteuer-Logikeinheit 17. Die Basissteuer-Logikeinheit 16 trifft Entscheidungen bezüglich der Verarbeitungen gemäß dem Algorithmus (1) und (2), was vorher beschrieben wurde. Die Spezialsteuer-Logikeinheit 17 trifft Entscheidungen bezüglich der Verarbeitung gemäß dem Algorithmus (3). Jede Steuerlogikeinheit empfängt die drei Zeilensignale , und . Das Ergebnis einer Entscheidung durch jede Steuerlogikeinheit wird als Umschaltsignal zum Umschalter 14 geschickt.
Das Signal, welches durch den Umschalter 14 ausgewählt wurde, wird zu einem Signalausgangsanschluß 18 und zum Subtra hierer 4 geliefert. Dies bewirkt, daß ein Ausgangssignal Co am Signalausgangsanschluß 18 auftritt. Der Subtrahierer 4 subtrahiert das Signal C&sub0; von dem zusammengesetzten Videosignal, welches um 1H durch die 1H-Verzögerungsleitung 3 verzögert wurde, wodurch ein Ausgangssignal Y&sub0; erzeugt wird, welches am Signalausgangsanschluß 19 auftritt.
Anschließend wird beschrieben, wie die Hauptteile der Ausführungsform, die sich auf die Basissteuer-Logikeinheit 16 konzentrieren, arbeiten, wobei auf Fig. 2 bezuggenommen wird.
Ein Subtrahierer 20 empfängt die Signale A&sub1; und , und ein weiterer Subtrahierer 21 empfängt die Signale A&sub1; und . Differenzsignale, die durch die beiden Subtrahierer 20 und 21 erzeugt werden, werden zu einem Vorzeichendetektor 22 geliefert.
Der Signaldetektor 22 prüft, um zu sehen, ob der Signalpegel V&sub1; zwischen die Pegeln V&sub0; und V&sub2; fällt, auf der Basis der Differenzsignale von den Subtrahierern 20 und 21, die positiv oder negativ sind. Das Entscheidungsergebnis wird durch einen Vorzeichendetektor 22 in Form eines Signals P erzeugt.
Es sei der Fall angenommen, bei dem ΔV&sub1;&sub0; = V&sub1; - V&sub0; und ΔV&sub1;&sub2; = V&sub1; - V&sub2; ist. Wenn das Vorzeichen des Pegels ΔV&sub1;&sub0; des Differenzsignals des Subtrahierers 20 nicht mit dem Vorzeichen des Pegels ΔV&sub1;&sub2; des Differenzsignals vom Subtrahierer 21 übereinstimmt, gilt dann in diesem Fall jeweils V&sub0; < V&sub1; < V&sub2; oder V&sub2; < V&sub1; < V&sub0;. Gemäß dem Algorithmus (1) wird das Signal A&sub1; angenommen. Wenn das Signal ΔV&sub1;&sub0; dem Signal ΔV&sub1;&sub2; entspricht, wird die Verarbeitung gemäß dem Algorithmus (2) oder (3) ausgeführt.
Die obigen Ausführungen werden in der folgenden Tabelle zusammengefaßt Tabelle 1
In der Tabelle zeigt das Symbol , daß die Signalpegeldifferenz positiv ist; das Symbol zeigt, daß die Signalpegeldifferenz negativ ist. Die Zahlen (1), (2) und (3) bezeichnen die Nummern der Algorithmen, die zu befolgen sind.
Das Ausgangssignal P vom Vorzeichendetektor 22 hat einen logischen Pegel, der der Entscheidung, die oben getroffen wurde, entspricht. Wenn beispielsweise der Algorithmus (1) befolgt werden muß, umfaßt das Signal P eine "1"; wenn der Algorithmus (2) oder (3) zu befolgen ist, umfaßt das Signal P eine "0". Dieses Signal P wird zum Umschalter 14 geliefert.
In Fig. 2 werden die beiden Umschaltelemente 23 und 24 dazu verwendet, um das Umschalten des Umschalters 14 zu zeigen, so daß der Betrieb besser verstanden werden kann.
Das Umschaltelement 23 besitzt zwei Eingangsanschlüsse 23a und 23b. Der Anschluß 23a empfängt das Signal B&sub0;&sub1; vom Multiplizierer 13, und der Anschluß 23b empfängt das Signal B&sub1;&sub2; vom Multiplizierer 15.
Das Umschaltelement 24 besitzt ebenfalls zwei Anschlüsse 24a und 24b. Der Anschluß 24a empfängt das Signal A&sub1; von der NICHT-Schaltung 8. Der Anschluß 24b empfängt das Signal B&sub0;&sub1; oder B&sub1;&sub2;, welches durch das Umschaltelement 23 ausgewählt wurde, über einen Ausgangsanschluß 23c.
Der Betrieb des Umschalterelements 24 wird durch das Signal P vom Vorzeichendetektor 22 gesteuert. Das heißt, wenn das Signal P gleich "1" ist, liegt der Kontakt auf 24a. Dies ermöglicht es, daß das Signal A&sub1; gemäß dem Algorithmus (2) ausgewählt wird. Wenn das Signal P gleich "0" ist, liegt der Kontakt auf 24b. Dies bewirkt, daß das Signal B&sub0;&sub1; oder B&sub1;&sub2; gemäß dem Algorithmus (2) oder (3) ausgewählt wird.
Ein Komparator 25 ist dazu vorgesehen, zu beurteilen, ob der Signalpegel V&sub1; enger bei (oder weiter davon weg) V&sub0; als zu V&sub2; oder umgekehrt ist. Der Komparator 25 empfängt die Differenzsignale von dem Subtrahierern 20 und 21 und erzeugt ein Signal (Signal Q) gemäß dem Pegel ΔV&sub1;&sub0;, welcher höher als der Pegel ΔV&sub1;&sub2; ist oder umgekehrt. Beispielsweise ist der logische Pegel des Signals Q gleich "1", wenn ΔV&sub1;&sub0; > ΔV&sub1;&sub2; , und "0", wenn ΔV&sub1;&sub0; < ΔV&sub1;&sub2; .
Ein Umschaltelement 26 besitzt zwei Eingangsanschlüsse 26a und 26b. Der Anschluß 26a empfängt das Signal Q. Der Anschluß 26b empfängt ein Signal über eine NICHT-Schaltung 27. Das Umschaltelement 26 wird gemäß dem Signal von der Spezialsteuer-Logikschaltung 17 betätigt.
Das Signal Q oder , welches am Ausgangsanschluß 26c des Umschaltelements 26 erhalten wird, wird als Umschaltsignal für das Umschaltelement 23 verwendet. Das heißt, wenn der logische Pegel des Signals Q oder = "1", wird das Signal B&sub1;&sub2; ausgewählt. Wenn der logische Pegel des Signals Q oder = "0", wird das Signal B&sub0;&sub1; ausgewählt.
Um kurz zusammenzufassen arbeitet der oben beschriebene Basissteuerblock wie folgt.
In bezug auf den Algorithmus (1) beurteilt der Vorzeichendetektor 22, ob der Signalpegel V&sub1; zwischen V&sub0; und V&sub1; ist. Dies bewirkt, daß das Signal P zum Umschalter 14 geliefert wird, um zu erlauben, daß das Signal A&sub1; ausgewählt wird.
Bei dem Fall nach Fig. 7A beispielsweise, wo V&sub0; < V&sub1; < V&sub2; ist, beurteilt beispielsweise der Vorzeichendetektor 22, daß ΔV&sub1;&sub0; > 0 und daß ΔV&sub1;&sub2; < 0 ist. Da die beiden Vorzeichen nicht miteinander übereinstimmen, wird das Signal P auf "1" gesetzt. Dies bewirkt, daß der Kontakt des Umschalters 24 auf 24a gelegt wird, was ermöglicht, daß das Signal A&sub1; als Signal C&sub0; ausgegeben wird.
In bezug auf den Algorithmus (2) beurteilt der Vorzeichendetektor 22, daß der Signalpegel V&sub1; nicht zwischen V&sub0; und V&sub2; fällt. Damit wird das Signal P auf "0" gesetzt. Dies bewirkt, daß der Kontakt des Umschalters 24 auf 24b gelegt wird.
Der Komparator 25 beurteilt, ob entweder der Signalpegel V&sub0; oder V&sub2; am nächsten zu V&sub1; ist. Als Ergebnis wird das Signal Q über das Umsohaltelement 26 zum Umschaltelement 23 geliefert. Dies bewirkt, daß entweder das Signal B&sub0;&sub1; oder B&sub1;&sub2; ausgewählt wird.
Im Fall von Fig. 7B, wo V&sub1; > V&sub2; > V&sub0; ist, beurteilt beispielsweise der Vorzeichendetektor 22, daß ΔV&sub1;&sub0; > 0 und daß ΔV&sub1;&sub2; > 0 ist. Da die beiden Vorzeichen miteinander übereinstimmen, wird das Signal P auf "1" gesetzt. Dies bewirkt, daß das Umschaltelement 24 auf 24b gelegt wird. Der Komparator 25 beurteilt, daß V&sub2; näher an V&sub1; ist, da ΔV&sub1;&sub0; > ΔV&sub1;&sub2; ist. Dies setzt das Signal Q auf "1". In diesem Fall nimmt man an, daß der Kontakt des Umschaltelements 26 auf 26a durch das Umschaltsignal von der Spezialsteuer-Logikeinheit gelegt wird, wie später beschrieben wird. Dies bewirkt, daß das Signal Q unverändert zum Umschaltelement 23 geliefert wird. Der Kontakt des Umschalters 23 liegt auf 23a, und das Signal B&sub1;&sub2; wird ausgewählt.
Die oben beschriebene Verarbeitung wird in der folgenden Tabelle zusammengefaßt: Tabelle 2
In der obigen Tabelle haben die Symbole und die gleiche Bedeutung wie in Verbindung mit Tabelle 1 beschrieben wurde. Das Zeichen S&sub2;&sub3; bezeichnet das Signal, welches durch das Umschaltelement 23 auszuwählen ist; das Zeichen S&sub2;&sub4; bezeichnet das Signal, welches durch das Umschaltelement 24 auszuwählen ist (das heißt, das Signal C&sub0;); und "-" zeigt, daß der entsprechende Wert nicht vorhersagbar ist.
Vor einer Beschreibung der Spezialsteuer-Logikeinheit 17 wird die spezielle Beziehung zwischen den drei Zeilensigna len beschrieben, wobei die Beziehung bewertet wird, daß sie die Anwendung des Algorithmus (3) bei Spezialfällen rechtfertigt.
Wie früher beschrieben wurde, resultieren die Unregelmäßigkeiten in Verbindung mit der fsc-Komponente des Y-Signals aus der gleichen Beurteilung, daß die fsc-Komponente des Eingangssignals immer das Chrominanzsignal ist.
Fig. 3 zeigt die Ausgangssignalpegel (dargestellt durch V') des Bandpaßfilters 5, wo drei Zeilensignale unter der NSTC- Norm einen hohen Grad von vertikaler Korrelation miteinander haben. In Fig. 3 bedeutet das Bezugszeichen S das C-Signal, Ysc die fsc-Komponente des Y-Signals, t die Zeit, und ein Hohlkreis die Pegel der drei Zeilensignale, die um 1H entfernt voneinander sind.
Die Phase des C-Signals ist für jede Abtastzeile wegen der Wirkung der umfaßten Frequenzverschachtelung invertiert. Wenn der Grad von vertikaler Korrelation zwischen den drei Zeilensignalen hoch ist, wird die Phase des C-Signals bei jeder horizontalen Abtastzeile invertiert, während das Y-Signal überlagert wird, um dessen Phase unverändert zu halten.
Das heißt, daß es nicht notwendig ist, das C-Signal vom Y-Signal zum Zwecke der fsc-Komponente zu unterscheiden. Frühere Versuche, die gleiche Verarbeitung auszuführen, wobei der Algorithmus (2) alleine verwendet wird, hatten die oben erwähnten Unregelmäßigkeiten zur Folge.
Eine Lösung des obigen Problems wird so vorgenommen, daß der Algorithmus (3) auf die Fallbeispiele in Fig. 4 angewandt wird (wo die Korrelationen zwischen Signalpegeln diejenigen unmittelbar stromabwärts des Bandpaßfilters 5 sind). Im Fall von Fig. 4A sind die drei Zeilensignale miteinander in Phase und haben jeweils keinen Null-Wert. In den Fällen von Fig. 4B und 4C existiert ein 1H-Verzögerungssignal entsprechend einem vertikalen Rand. Im Beispiel von Fig. 4D sind die Signalpegel um 1H herum in der Nähe von Null in bezug auf ein 1H- Nicht-Null-Verzögerungssignal. In solchen Fällen wird keines der umfaßten Signale als C-Signal angesehen. Anstelle davon wird der oben erwähnte Algorithmus (3) angewandt.
Die Spezialsteuer-Logikeinheit 17 ist dazu vorgesehen, die Fälle, die in Fig. 4A bis 4D gezeigt sind, zu ermitteln, um den mittleren Pegel zwischen dem Signalpegel V&sub1; und dem Pegel V&sub0; oder V&sub2; auszuwählen, der näher an V&sub1; ist.
In Fig. 2 ist ein Vorzeichendetektor 28i (i = 0, 1, 2) vorgesehen, um zu bestimmen, ob der Eingangssignalpegel positiv oder negativ ist, und es ist ein Nahe-Null-Detektor 29i (i = 0, 2) vorgesehen, um zu bestimmen, ob der Signalpegel in der Nähe von Null ist oder nicht.
Im Betrieb ermittelt der Vorzeichendetektor 28&sub0;, ob der Signalpegel V&sub0; des Signals A&sub0; positiv oder negativ ist. Ein Signal ( ), welches das Ergebnis der Entscheidung widerspiegelt, wird zu einer Logikbetriebseinheit 30 geschickt. Der Nahe-Null- Detektor 29&sub0; ermittelt, ob der Pegel V&sub0; in der Nähe von Null ist oder nicht. Ein weiteres Signal (φ&sub0;), welches das Ergebnis der späteren Entscheidung widerspiegelt, wird ebenfalls zur Logikbetriebseinheit 30 geschickt.
In bezug auf das Signal A&sub1; ist nur ein Vorzeichendetektor 28&sub1; vorgesehen. Das Ausgangssignal P&sub1; des Vorzeichendetektors 28&sub1; wird zur Logikbetriebseinheit 30 geliefert.
Bezüglich des Signals ist, wie bei dem Signal sowohl ein Vorzeichendetektor 28&sub2; als auch ein Nahe-Null-Detektor 29&sub2; vorgesehen. Das Ausgangssignal P&sub2; des Vorzeichendetektors 28&sub2; und das Ausgangssignal des Nahe-Null-Detektors 29&sub2; wird zur Logikbetriebseinheit 30 geschickt.
Die Querstriche über den Bezugszeichen P&sub0; und P&sub2; bedeuten, daß jedes entsprechende Signal invertiert ist. Die drei Zeilensignale, die in Fig. 4 gezeigt sind, zeigen die Signalpegel unmittelbar stromabwärts des Bandpaßfilters 5. Da die Vorzeichenermittlung in diesem Beispiel ausgeführt wird, wobei die phaseninvertierten Signale und verwendet werden, ist es notwendig, die Ergebnisse der Vorzeichenermittlung in bezug auf die Signale und umgekehrt auszuwerten.
Das heißt, daß der logische Pegel des Signals P&sub1; auf "1" gesetzt wird, wenn das Vorzeichen von V&sub1; positiv ist, und auf "0" gesetzt wird, wenn das Vorzeichen von V&sub1; negativ ist. Umgekehrt wird der logische Pegel des Signals P&sub0; oder P&sub2; auf "0" gesetzt, wenn das Vorzeichen von V&sub0; oder V&sub2; positiv ist, und er wird auf "1" gesetzt, wenn das Vorzeichen von V&sub0; oder V&sub2; negativ ist.
Der logische Pegel des Signals φ&sub0; oder φ&sub2; wird im Fall eines Nahe-Null-Werts auf "1" gesetzt; sonst wird der logische Pegel auf "0" gesetzt.
Die Logikbetriebseinheit 30 entscheidet über die Pegel der drei Zeilensignale, wie in Fig. 4 gezeigt ist, wobei Signale wie P&sub1; und vom Vorzeichendetektor 28i (i = 0, 1, 2) wie auch das Signal φ&sub1; (i = 0, 2) vom Nahe-Null-Detektor 29i(i = 0, 2) verwendet werden.
Fig. 5 zeigt eine gleichwertige Verarbeitung, die durch die Logikbetriebseinheit 30 durchgeführt wird, wobei Logikschaltungen verwendet werden. In Fig. 5 werden die Ausgangssignale , P&sub1; und des Vorzeichendetektors 28&sub1; zu einer UND- Schaltung 31 geliefert. Wenn das Ausgangssignal der UND-Schaltung 31 hoch ist, bedeutet dies, daß die Vorzeichen aller drei Zeilensignale vor einer Phasenumkehr miteinanderübereinstimmen, wie im Fall von 4A.
Die Signale P&sub1;, und φ&sub0; werden zu einer UND-Schaltung 32 mit drei Eingängen geliefert. Wenn das Ausgangssignal der UND-Schaltung 32 hoch ist, bedeutet dies, daß die in Fig. 4B gezeigte Signalpegelkorrelation ermittelt wird.
Die Signale , P&sub1; und φ&sub2; werden zu einer UND-Schaltung 33 mit drei Eingängen geliefert. Wenn das Ausgangssignal der UND-Schaltung 33 hoch ist, bedeutet dies, daß die in Fall von Fig. 4C gezeigte Signalpegelkorrelation ermittelt wird.
Wenn der Ausgangssignalpegel der UND-Schaltung 32 und der der UND-Schaltung 33 hoch ist, bedeutet dies, daß die in Fig. 4D gefundene Signalpegelkorrelation ermittelt wird.
Diese UND-Ausgangssignale werden zu einer ODER-Schaltung 34 mit drei Eingängen geliefert. Das Ausgangssignal der ODER-Schaltung 34 wird als Umschaltsignal zum Umschalter 26 geliefert.
Der logische Pegel des Signals R wird auf "1" gesetzt, wenn die Fälle von Fig. 4A bis 4D durch die Logikbetriebsein heit 30 ermittelt werden, und sonst auf "0" gesetzt. Das heißt, wenn der logische Pegel des Signals R gleich "1" ist, wird der Kontakt des Umschalters 26 auf 26b gelegt. Dies bewirkt, daß das Signal über die NICHT-Schaltung ausgewählt wird. Wenn der logische Pegel des Signals R gleich "0" ist, wird der Kontakt des Umschalters 26 auf 26a gelegt. Dies bewirkt, daß das Signal Q ausgewählt wird.
Das Signal R wird auf "1" gesetzt, wenn die Spezialsteuer-Logikeinheit 17 einen der Fälle von Fig. 4A bis 4D bezüglich der Signalpegelkorrelation der drei Zeilensignale ermittelt. Dies bewirkt, daß der Umschalter das Signal auswählt.
Auf diese Weise wird das Umschaltelement 23 mit dem Umschaltsignal beliefert, was die entgegengesetzte der Aufgabe widerspiegelt, die das Signal Q in der Basissteuer-Logikeinheit 16 zu spielen hat, der Aufgabe, die darin besteht, den mittleren Pegel zwischen V&sub1; und dem dazu nächsten Pegel zu finden.
Das heißt, daß das Signal Q dazu verwendet wird, den mittleren Pegel zwischen V&sub1; und dem Signalpegel, der am weitesten davon weg ist, zu erhalten. Wenn das Signal R auf "0" gesetzt wird, wird das Signal Q durch das Umschaltelement 26 ausgewählt.
Die oben beschriebene Verarbeitung wird in der folgenden Tabelle zusammengefaßt. Tabelle 3
In der Tabelle 3 bezeichnet das Zeichen S26 das Signal, welches durch das Umschaltelement 26 ausgewählt werden soll, und das Zeichen "-" zeigt, daß der entsprechende Wert nicht voraussagbar ist.
Bei dem Logikkammfilter 1, welches oben beschrieben wurde, sind die beiden Schaltungsgruppen klar voneinander getrennt. Eine Schaltungsgruppe, die dazu bestimmt ist, die Signale (A&sub1;, B&sub0;&sub1;, B&sub1;&sub2;) zu erzeugen, die durch den Umschalter 14 auszuwählen sind, umfaßt das Bandpaßfilter 5, die Verzögerungsleitungen 7 und 9, die NICHT-Schaltungen 6, 8 und 10, die Addierer 11 und 12 und die Multiplizierer 13 und 15. Die andere Schaltungsgruppe, die dazu da ist, Entscheidungen bezüglich der Signalauswahl zu treffen, umfaßt die Basissteuer-Logikeinheit 16 und die Spezialsteuer-Logikeinheit 17. Dies bedeutet, daß der neue Algorithmus (3) ohne weiteres dem Algorithmus (1) und (2) in der Basissteuer-Logikeinheit 16 hinzugefügt wird.
Der Grund, daß die obige Hinzufügung einfach ist, ist der, daß die Spezialsteuer-Logikeinheit 17 Schaltungen umfaßt, die nur dazu bestimmt sind, logische Entscheidungen für Spezialfälle der Signalpegelkorrelation zwischen den drei Zeilensignalen zu treffen, wobei diese Fälle eine Spezialverarbeitung erforderlich machen. Was hier lediglich notwendig ist, ist, den Umschaltbetrieb des Umschalters 15 gemäß dem Resultat einer jeden Entscheidung geeignet zu steuern.
Wie oben beschrieben wird das Logikkammfilter für Videosignale bereitgestellt, welches umfaßt: die erste Verzögerungsleitung, die zweite Verzögerungsleitung, die mit der ersten Verzögerungsleitung verbunden ist, wobei die zweite Verzögerungsleitung mit der ersten Verzögerungsleitung in Reihe geschaltet ist, den ersten Mittelwert-Pegelrechner, der die Eingangsanschlüsse mit den Eingangs- und Ausgangsanschlüssen der ersten Verzögerungsleitung verbindet, den zweiten Mittelwert- Pegelrechner, der die Eingangsanschlüsse mit den Eingangs- und Ausgangsanschlüssen der zweiten Verzögerungsleitung verbindet, die Umschalteinrichtung, die ihre Eingangsanschlüsse mit dem Ausgang der ersten Verzögerungsleitung und den Ausgangsan schlüssen des ersten und zweiten Mittelwert-Pegelrechners verbindet, und die Steuerlogikeinheit, die ihre Eingangsanschlüsse mit dem Eingangs- und Ausgangsanschluß der ersten und zweiten Verzögerungsleitung verbindet.
Das so ausgeführte Logikkammfilter gemäß der Erfindung umfaßt den logischen Entscheidungsabschnitt zur Auswahl von Signalen und den Signalerzeugungsabschnitt zum Erzeugen von durch den logischen Entscheidungsabschnitt auszuwählenden Signalen. Die auszuwählenden Signale werden vorher festgelegt. Der logische Entscheidungsabschnitt wählt lediglich eines dieser Signale aus. Das bedeutet, daß der Schaltungsaufbau einfacher ist und das es sehr leicht ist, die umfaßte Schaltung zu modifizieren.
Das oben beschriebene Logikkammfilter ist lediglich eine bevorzugte Ausführungsform der Erfindung. Bei der obigen Beschreibung zeigen die Fig. 4A bis 4D typische Fälle, wo der Algorithmus (3) angewandt wird. Alternativen zu diesen Anordnungen sind die, bei denen nur die Vorzeichen der Signalpegel für die notwendige Verarbeitung invertiert werden.

Claims

1. Logikkammfilter (1)für Videosignale, wobei das Filter (1) umfaßt:

eine erste Verzögerungsleitung (7);

eine zweite Verzögerungsleitung (9), die in Reihe mit der ersten Verzögerungsleitung verbunden ist;

einen ersten Mittelwert-Pegelrechner (11, 13), der mit einem Eingangs- und Ausgangsanschluß der ersten Verzögerungsleitung (7) verbunden ist;

einen zweiten Mittelwert-Pegelrechner (12, 15), der mit einem Eingangs- und Ausgangsanschluß der zweiten Verzögerungsleitung (9) verbunden ist;

eine Umschalteinrichtung (14), die mit dem Ausgangsanschlüssen des ersten und zweiten Mittelwert-Pegelrechners (11, 13; 12, 15) verbunden ist und die durch ein Umschaltsignal gesteuert wird; und

eine Steuerlogikeinheit (16, 17), die mit den Eingangs- und Ausgangsanschlüssen der ersten und zweiten Verzögerungsleitung (7, 9) verbunden ist und das Umschaltsignal ausgibt; dadurch gekennzeichnet, daß

die Umschalteinrichtung (14) auch mit einem Ausgangsanschluß der ersten Verzögerungsleitung (7) verbunden ist; und

die Steuerlogikeinheit (16, 17) aufweist:

Vorzeichen-Detektoren (28&sub0;, 28&sub1;, 28&sub2;), die mit den Eingangs- und Ausgangsanschlüssen der Verzögerungsleitungen (7, 9) verbunden sind, und

Nahe-Null-Detektoren (29&sub0;, 29&sub2;), die mit den Verzögerungsleitungen (7, 9) verbunden sind.

2. Filter (1) nach Anspruch, welches außerdem ein Bandpaßfilter (5) umfaßt, welches ein Chrominanzsignal eines Eingangsvideosignals durchläßt.

3. Filter (1) nach einem der vorhergehenden Ansprüche, wobei die Umschalteinrichtung (14) mehrere zweipolige Schalter (23, 34) umfaßt.

4. Filter (1) nach einem der vorhergehenden Ansprüche, wobei die Steuerlogikeinheit (16, 17) digitale Logikschaltungen (31 bis 34) umfaßt.

5. Filter (1) nach Anspruch 4, wobei die digitalen Logikschaltungen (31 bis 34) mehrere UND-Gates (31 bis 33) und ein ODER-Gate (34) sind.