DE69120317T2

DE69120317T2 - Logische Kammfilter

Info

Publication number: DE69120317T2
Application number: DE69120317T
Authority: DE
Inventors: Toshitaka Senuma
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-03-08
Filing date: 1991-03-07
Publication date: 1996-12-05
Anticipated expiration: 2011-03-08
Also published as: EP0639891B1; DE69120317D1; KR910017892A; KR100217389B1; US5264922A; EP0446053B1; DE69130487T2; JP2840783B2; EP0446053A2; DE69130487D1; JPH03258185A; EP0446053A3; EP0639891A1

Description

Die Erfindung betrifft logische Kammfilter. Solche Filter können beispielsweise in Videogeräten eingesetzt werden, um das Luminanzsignal (Y) von dem Chrominanzsignal (C) zu trennen.
Logische Kammfilter in Videogeräten benutzen zur vertikalen Trennung eines Luminanzsignals (Y) von einem Chrominanzsignal (C) Logikschaltungen, mit deren Hilfe drei Zeilensignale miteinander verglichen werden, die der vorangehenden, der laufenden bzw. der nächsten Zeile entsprechen. Auf diese Weise können Signalunregelmäßigkeiten (Punktstörungen, Verfärbungen usw.) minimiert werden, die sich aus Verwendung von Signalen mit geringer vertikaler Korrelation ergeben.
Fig. 6 zeigt ein typisches logisches Kam mfilter für die NTSC-Norm Es besitzt einen Eingang b, über den ein Signagemisch (Y+C)I eingegeben wird. Das Eingangssignal (Y+C)I wird über eine 1H-Verzögerungsleitung c einem Subtrahierer d sowie einem Bandpaßfilter e zugeführt, dessen Mittenfrequenz gleich fsc (Farbhilfsträgerfrequenz) ist.
Wenn das Signal in der Umgebung von fsc von dem Bandpaßfilter e extrahiert ist, wird es über ein NICHT-Glied f, das ein Ausgangssignal &sub0; liefert (das Überstreichen bedeutet eine Phasenumkehr) einer 1H-Verzögerungsleitung g zugeführt. Das Signal auf der 1H-Verzögerungsleitung g wird dann einem NICHT-Glied h zugeführt, das ein Signal A&sub1; erzeugt, das gegenüber dem Signal &sub0; um 1H (1 Zeilenintervall) verzögert ist.
Eine weitere 1H-Verzögerungsleitung i und ein hinter dieser angeofdnetes NICHT-Glied j leiten zusätzlich ein Signal &sub2; ab, das gegenüber dem Signal A&sub1; um 1H verzögert ist.
Die drei. Zeilensignale &sub0;, A&sub1; und &sub2;, die jeweils einen zeitlichen Abstand von 1H haben, werden von logischen Operationseinheiten k und l verarbeitet, die sog. MAX- und MIN- Schaltungen enthalten. Die MAX-Schaltungen extrahieren die Signale mit den höchsten Pegeln, die MIN-Schaltungen die Signale mit den niedrigsten Pegeln.
In der logischen Operationseinheit k werden die Signale &sub0; und A&sub1; einer MIN-Schaltung m und die Signale A&sub1; und &sub2; einer MIN-Schaltung n zugeführt. Die Ausgangssignale der MIN- Schaltungen m und n werden einer MAX-Schaltung zugeführt, deren Ausgangssignal einem Addierer p zugeführt wird.
In der logischen Operationseinheit l werden die Signale &sub0; und A&sub1; einer MAX-Schaltung q und die Signale A&sub1; und &sub2; einer MAX-Schaltung r zugeführt. Die Ausgangssignale der MAX- Schaltungen q und r werden einer MIN-Schaltung s zugeführt, dessen Ausgangssignal ebenfalls dem Addierer p zugeführt wird
Das Ausgangssignal des Addierers p wird über einen Multiplizierer t mit dem Koeffizienten ½ als C-(Chrominanz)-Signal C&sub0; ausgegeben. Das Addierer-Ausgangssignal wird außerdem dem Subtrahierer d zugeführt, in dem das Signal C&sub0; von dem um 1H verzögerten Eingangssignal (Y+C)I subtrahiert wird, um ein Luminanzsignal Y&sub0; zu erzeugen.
In dem vorangehend beschriebenen logischen Kammfilter a werden die drei Zeilensignale &sub0;, A&sub1; und &sub2; nach folgenden zwei Algorithmen verarbeitet:
(1) Wenn der Pegel des Signals A&sub1; zwischen den Pegeln der Signale &sub0; und &sub2; liegt, wird das Signal A&sub1; als Signal C&sub0; übernommen.
Die Pegel der Signale &sub0;, A&sub1; und &sub2; seien mit V&sub0;, V&sub1; bzw. V&sub2; bezeichnet. Falls V&sub0; < V&sub1; < V&sub2; oder V&sub0; > V&sub1; > V&sub2; wird das Signal A&sub1; mit dem mittleren Pegel als Signal C&sub0; ausgegeben.
Es sei als Beispiel der in Fig. 7A dargestellte Fall betrachtet, daß V&sub0; < V&sub1; < V&sub2; ist. In Fig. 7 sind auf den horizontalen Achsen die Verzögerungszeiten τ und auf den vertikalen Achsen die Signalpegel V aufgetragen. Die Pegel V&sub0;, V&sub1; und V&sub2; sind durch nicht ausgefüllte Kreise angedeutet.
In der logischen Operationseinheit k wählt die MAX-Schaltung o das Signal A&sub1; aus, das den höheren Signalpegel hat und von der MIN-Schaltung n gewonnen wird und gegenüber dem von der MIN-Schaltung m gewonnenen Signal &sub0; den Vorrang hat. Das ausgewählte Signal A&sub1; wird dem Addierer p zugeführt. In der logischen Operationseinheit 1 wählt die MIN-Schaltung 5 das Signal A&sub1; aus, das den niedrigeren Signalpegel hat und von der MAX-Schaltung q gewonnen wird und gegenüber dem von der MAX-Schaltung r gewonnenen Signal &sub2; den Vorrang hat. Das ausgewählte Signal A&sub1; wird dem Addierer p zugeführt. Daraus folgt, daß der mittlere Ausgangspegel, der von dem Addierer p und dem Multiplizierer t gewonnen wird, der Pegel V&sub1; ist. Er ist genau der gleiche wie in dem Fall, in dem das Signal A&sub1; übernommen wird.
Der andere Algorithmus lautet:
(2) Wenn der Pegel des Signals A1 nicht zwischen den Pegeln der Signale &sub0; und &sub2; liegt, wird als Ausgangspegel des Signals C0 der mittlere Pegel zwischen dem Signal A1 und dem Signal übernommen, dessen Signalpegei dem ersteren näher liegt.
Das heißt, wenn V&sub1; > V&sub2; oder V&sub1; < V&sub0;, wobei V&sub0; < V&sub2;, oder umgekehrt wenn V&sub1; < V&sub2; oder V&sub1; > V&sub0;&sub1; wobei V&sub0; > V&sub2;, wird ein Vergleich zwischen V&sub1;-V&sub0; und V&sub1;-V&sub2; durchgeführt. Der Wert, der hier übernommen wird, ist der mittlere Pegel zwischen V&sub1; und demjenigen Signalpegel (V&sub0; oder V&sub2;), der der niedrigere der beiden ist.
Wenn V&sub0; < V&sub2; < V&sub1; ist, wie dies in Fig. 7B dargestellt ist, wählt die MAX-Schaltung o in der logischen Operationseinheit k beispielsweise das Signal A&sub2;, das von der MIN-Schaltung n gewonnen wird und den höheren Signalpegel hat, und bevorzugt es gegenüber dem von der MIN-Schaltung m gewonnenen Signal &sub0;. Das ausgewählte Signal &sub2; wird dem Addierer p zugeführt. in der logischen Operationseinheit 1 lietern die MAX-Schaltungen q und r beide das Signal A&sub1;. Das Signal A&sub1; wird dann von der MIN-Schaltung s dem Addierer p zugeführt. Im vorliegenden Fall wird ein Signal mit dem Pegel (V&sub1;+V&sub2;)/2 übernommen, das von dem Addierer p und dem Subtrahierer t bereitgestellt wird. Das heißt, als Signal C&sub0; wird das mittlere Ausgangssignal zwischen dem Pegel V&sub1; und dem Pegel V&sub2;, der von den beiden verbleibenden dem ersteren näher liegt, übernommen.
In dem vorangehend beschriebenen logischen Kammfilter a werden die beiden Arten der Signalverarbeitung in der beschriebenen Weise ausgeführt, wobei man sich auf das Signal A&sub1; konzentriert; und zwar wird der Algorithmus (1) herangezogen, wenn die vertikale Korrelation zwischen den drei Zeilensignalen groß ist, oder der Algorithmus (2), wenn die vertikale Korrelation zwischen den drei Zeilensignalen gering ist.
Ein Nachteil dieses logischen Kammfilters besteht darin, daß die logischen Operationseinheiten k und 1 eine große Zahl von Komponenten umfassen. Ein weiterer Nachteil besteht darin, daß eine Änderung der Schaltungskonfiguration schwierig ist.
Das heißt, die zahlreichen Komparatoren, die in den die logischen Operationseinheiten k und l bildenden MIN- und MAX-Schaltungen verwendet werden, erhöhen die Anzahl der Gatter und treiben damit die Kosten nach oben.
Die Ursache für die schwierige Änderung der Schaltungskonfiguration liegt darin, daß die Entscheidung über die Signalauswahl nicht von der tatsächlichen Auswahl der Signale in den logischen Operationseinheiten k und l getrennt ist (es sind darin tatsächlich zwei Verarbeitungstypen vermischt).
In dem logischen Kammfilter a erfordert jede Änderung oder Erweiterung der verwendeten Algorithmen entsprechende Abwandlungen in der Konfiguration der logischen Operationseinheiten. Es ist in diesem Fall schwierig, vorauszusehen, wie die eventuelle Schaltungskonfiguration beschaffen sein wird, weil die vorhandenen Anordnungen kaum angemessene Richtlinien für die erforderliche Modifikation oder Erweiterung liefern.
Mit den oben beschriebenen Algorithmen (1) und (2) wird z.B. die Y/C-Trennung an einer vertikalen Kante, die einen Übergang von dem Abschnitt mit dem Chrominanzsignal zu dem Abschnitt ohne dasselbe bedingt, sauber ausgeführt. Wenn hingegen ein vertikales Streifenmuster v des Y-Signals mit der fsc-Komponente auf einem Bildschirm eines Monitors auftritt, entstehen an den Kanten w und w' Unregelmäßigkeiten.
Fig. 8B zeigt diese Situation. Im Bereich der unteren Kante w' des Streifenmusters v sind drei Zeilen, und zwar die n-te, die (n+1)-te und die (n+2)-te Zeile extrahiert und teilweise dargestellt.
Fig. 8B-1 zeigt, wie die Luminanz der Kante w auf dem Bildschirm erscheint. In der Figur bedeutet H einen hellen Abschnitt und L einen dunklen Abschnitt.
Fig. 8B-2 zeigt die tatsächliche Situation nach dem Signaldurchgang durch das Bandpaßfilter e. Nur die Signale mit großen Luminanzänderungen (d.h. bei hohen Frequenzen) durchlaufen das Filter auf der n-ten und der (n+1)-ten Abtastzeile. Der Signadurchgang wird auf der (n+2)-ten Abtastzeile blockiert, was durch das Symbol "∅" gekennzeichnet ist).
Fig. 8B-3 zeigt die tatsächliche Situation nach der Phasenumkehr. Wenn das Signal der (n+1)-ten Zeile als Zentrum genommen wird, ist die Phase dieses Signals derjenigen des Zeilensignals in der n-ten Zeile entgegengesetzt.
Fig. 8B-4 zeigt die tatsächliche Situation nach der Verarbeitung durch das logische Kammfilter a entsprechend dem oben beschriebenen Algorithmus (2). In Fig. 8B-4 bedeuten H/2 und L/2 daß die Luminanzpegel etwa halb so groß wie in dem H-Bereich bzw. halb so groß wie in dem L-Bereich sind.
Das heißt, in Fig. 8B-3 wird festgestellt, daß das Signal der (n+1)-ten Zeile dem (n+2)-ten Zeilensignal näher liegt als dem n-ten Zeilensignal, dessen Phase durch den Algorithmus (2) invertiert ist.
Wenn man beispielsweise in Fig. 8B-2 den von einer gestrichelten Linie umrahmten Abschnitt x betrachtet, haben der Signalpegel V&sub0; der n-ten Zeile und der Signalpegel V&sub1; der (n+1)-ten Zeile nach dem Durchgang durch das Bandpaßfilter e etwa den Wert VH, wie dies in der oberen graphischen Darstellung von Fig. 8C gezeigt ist. Der Signalpegel V&sub2; der (n+2)- ten Zeile liegt nahe bei Null.
Die NICHT-Schaltung f hinter dem Filter oder die NICHT-Schaltungen h und j hinter den 1H- Verzögerungsleitungen g und i bewirken bei jeder Verzögerung um 1H eine Umkehr der Phase des Ausgangssignals des Bandpaßfilters e. Somit hat der Signalpegel der n-ten Zeile den Wert -V&sub0; (der Signalpegel V&sub2; bleibt nach der Phasenumkehr annähernd gleich Null, wobei V&sub2; 0 ist).
Auf diese Weise wird nach dem Algorithmus (2) entschieden, daß der Signalpegel V&sub1; dem Signalpegel V&sub2; am nächsten liegt. Der Mittelwert V&sub1;&sub2; (=(V&sub1;+V&sub2;)/2 V&sub1;/2) wird als Signal C&sub0; übernommen.
Wenn der Algorithmus (2) befolgt wird, wird der Mittelwert zwischen V&sub1; und dem diesem am nächsten liegenden Signalpegel berechnet. Dies bedeutet, daß Schwerpunkt auf die Verarbeitung des Chrominanzsignals bezüglich der fsc-Komponente des Signals gelegt wird. So wird die fsc-Komponente des Y-Signals als C-Signal übernommen und als solches verarbeitet.
Dieser Nachteil wird durch folgende Maßnahme vermieden: Wenn die Pegel der drei Zeilensignale in einer spezifischen Beziehung zueinander stehen, kann hieraus abgeleitet werden, daß diese Pegel die fsc-Komponente des Y-Signals sind, und ihre Ausgabe als Signal C&sub0; kann unterdrückt werden. So kann z.B. der Mittelwert zwischen den beiden am weitesten auseinanderliegenden Signalpegel gewonnen werden.
In dem obigen Beispiel werden, wie in der unteren graphischen Darstellung von Fig. 8C gezeigt, die Signalpegel V&sub1; und -V&sub0; gemittelt, wobei letzterer den größten Abstand von ersterem hat, d.h., V&sub1;&sub2; = (-V&sub0;+V&sub1;)/2 0. In diesem Fall wird der mittlere Pegel nicht als Chrominanzsignal betracahtet. Statt dessen wird der Pegel VH unverändert als Pegel des Signals Y&sub0; extrahiert.
Die vorangehende Betrachtung bezog sich auf den hellen Abschnitt x. Das gleiche gilt für den Übergang von dem dem hellen Abschnitt x am nächsten liegenden dunklen Abschnitt zu dem nächsten benachbarten hellen Abschnitt (der einzige Unterschied liegt in den Signalpegeln).
Wenn festgestellt wird, daß die Pegelbeziehung zwischen den drei Zeilensignalen, wie beschrieben, der fsc-Komponente des Y-Signals entspricht, wird ein neuer Algorithmus (3) angewendet. Für diesen Algorithmus (3) gilt folgendes:
Wenn der Pegel des Signals A&sub1; als Y-Signal betrachtet werden muß, obwohl der Signalpegel nicht zwischen die Pegel der Signale A&sub0; und A&sub2; fällt, wird der mittlere Pegel zwischen V&sub1; und dem von diesem am weitesten entfernten Signalpegel als Ausgangspegel des Signals C&sub0; übernommen.
Das Problem besteht darin, daß es bei der praktischen Realisierung des obigen Algorithmus (3) schwierig war, die Art der Verbesserung zu erfassen, die für den Aufbau der logischen Operationseinheiten k und l notwendig war.
In den Patent Abstracts of Japan zeigt das Abstract der Patentanmeldung JP-A-01-303891 ein logisches Kammfilter mit einer ersten Verzögerungsleitung, einer zweiten Verzögerungsleitung, die mit der ersten Verzögerungsleitung in Reihe geschaltet ist, einer Schaltung zur Erzeugung eines ersten verarbeiteten Signals, das der Hälfte des ersten verzögerten Signals, vermindert um ein Viertel des Eingangssignals und vermindert um ein Viertel des zweiten verzögerten Signals entspricht, einer Schaltung zur Erzeugung eines zweiten verarbeiteten Signals, das auf dem ersten verzögerten Signal beruht, einer Umschalteinrichtung, die das erste und das zweite verarbeitete Signal aufnimmt, um eine Korrelations-Detektorschaltung, die mit dem Eingangssignal und dem zweiten verzögerten Signal beaufschlagt wird.
Der Artikel "Neuere Entwicklungen bei Betacam" in Fernseh- und Kino-Technik 44 (1990). Nr. 2, Seiten 80-81, zeigt ein logisches Videosignal-Kammfilter
mit einer ersten Verzögerungsleitung
mit einer zweiten Verzögerungseitung, die mit der ersten Verzögerungsleitung in Reihe geschaltet ist,
mit einem ersten Mittelpegel-Rechner, der mit einem Eingang und einem Ausgang der ersten Verzögerungsleitung verbunden ist,
mit einem zweiten Mittelpegel-Rechner,der mit dem Eingang und dem Ausgang der zweiten Verzögerungsleitung verbunden ist,
mit einer logischen Steuereinheit, die mit den Eingängen und Ausgängen der ersten und der zweiten Verzögerungsleitung verbunden ist,
sowie mit einer mit Ausgängen des ersten und zweiten Mittelpegel-Rechners verbundenen Umschalteinrichtung, die in Abhängigkeit von einem von der logischen Steuereinheit empfangenen Signal eines ihrer Eingangssignale als Ausgangssignal auswählt.
In diesem Filter ist die Umschalteinrichtung außerdem mit dem Ausgang einer Schaltung verbunden, die die Signale von den Ausgängen des ersten und zweiten Mittelpegel-Rechners kombiniert.
Der Aufbau des Filters gemäß der Erfindung ergibt sich aus den anliegenden Ansprüchen.
Im folgenden sei die Erfindung an einem Beispiel beschrieben, wobei auf die anliegenden Zeichnungen Bezug genommen wird, in denen gleiche Teile durchgehend mit gleichen Bezugszeichen versehen sind.
Fig. 1 zeigt die Blockschaltung eines Ausführungsbeispiels eines logischen Videosignal-Kammfilters gemäß der Erfindung,
Fig. 2 zeigt ein Blockschaltbild von Teilen des Ausführungsbeispiels,
Fig. 3 zeigt eine Ansicht, in der die Pegelbeziehung der fsc-Komponente des Chrominanz- und des Luminanzsignals dargestellt ist, wobei die hiermit betreffende vertikate Korrelation in einer Spezialsteuerlogikeinheit des Ausführungsbeispiels groß ist,
Fig. 4A bis 4D zeigen Ansichten zur Erläuterung von Spezialfällen, in denen die Spezialsteuerlogikeinheit des Ausführungsbeispiel eine Spezialverarbeitung ausführt,
Fig. 5 zeigt ein äquivalentes Schaltungsdiagramm von Teilen der Spezialsteuerlogikeinheit in dem Ausführungsbeispiel,
Fig. 6 zeigt das Blockschaltbild eines bereits früher vorgeschlagenen logischen Kammfilters,
Fig. 7a und 7B zeigen Ansichten, in denen dargestellt ist, in welcher Weise das Filter von Fig. 6 die Signalverarbeitung durchführt,
Fig. 8A zeigt ein Phänomen, das an einer vertikalen Kante der fsc-Komponente des Luminanzsignals in dem Filter von Fig. 6 auftritt,
Fig. 8B-1 bis 8B-4 zeigen, was an vertikalen Kanten der fsc-Komponente des Luminanzsignals in dem Filter von Fig. 6 geschieht,
Fig. 8C zeigt die Ursache des Phänomens an vertikalen Kanten der fsc-Komponente des Luminanzsignals in dem Filter von Fig. 6.
In dem in Fig. 1 dargestellten Ausführungsbeispiel für logische Kammfilter wird ein Signal (Y+C)I einem Eingang 2 zugeführt. Das Eingangssignal (Y+C) verzweigt sich in zwei Komponenten, von denen die eine über eine 1H-Verzögerungsleitung 3 einem Subtrahierer 4 und die andere einem Bandpaßfilter 5 zugeführt wird.
Das Bandpaßfilter 5 ist so ausgelegt, daß es die Signalkomponente mit der Mittenfrequenz bei fsc passieren läßt. Das Ausgangssignal des Bandpaßfilters 5 wird über eine NICHT- Schaltung 6 einer 1H-Verzögerungsleitung 7 zugeführt. Die 1H-Verzögerungsleitung 7 führt ihrerseits ein Signal, das gegenüber dem Eingangssignal &sub0; um 1H verzögert ist, über eine NICHT-Schaltung 8 einer dahinter angeordneten 1H-Verzögerungsleitung 9 zu.
Die 1H-Verzögerungsleitung 9 führt ein Signal, das gegenüber dem Eingangssignal A&sub1; um 1H verzögert ist, einer NICHT-Schaltung 10 zu, die ein Signal &sub2; liefert.
Ein Addierer 11 nimmt das Signal &sub0; aus der NICHT-Schaltung 6 und das Signal A&sub1; aus der NICHT-Schaltung 8 auf. Das Ausgangssignal des Addierers 11 wird einem Multiplizierer 13 mit dem Koeffizienten ½ zugeführt. Das Ausgangssignal B&sub0;&sub1; des Muitiplizierers 13, das den Pegel (V&sub0;+V&sub1;)/2 hat, wird einem Umschalter 14 zugeführt.
Ein weiterer Addierer 1 2 nimmt das Signal A&sub1; aus der NICHT-Schaltung 8 und das Signal &sub2; aus der NICHT-Schaltung 10 auf. Das Ausgangssignal des Addierers 12 wird einem Multiplizierer 15 mit dem Koeffizienten ½ zugeführt. Das Ausgangssignal B&sub1;&sub2; des Multiplizierers 15, das den Pegel (V&sub1;+V&sub2;)/2 hat, wird ebenfalls dem Umschalter 14 zugeführt.
Der Umschalter 14 nimmt außer den Signalen B&sub0;&sub1; und B&sub1;&sub2; auch das Signal A&sub1; aus der NICHT-Schaltung 8 auf. In Abhängigkeit von einem Signal, das von einer weiter unten näher erläuterten Steuerlogikeinheit geliefert wird, wählt der Umschalter 14 für die Ausgabe eines der Signale B&sub0;&sub1;, B&sub1;&sub2; und A&sub1; aus.
Die Steuerlogikeinheit umfaßt eine Basissteuergikeinheit 16 und eine Spezialsteuerlogikeinheit 17. Die Basissteuergikeinheit 16 entscheidet über die Verarbeitung nach den oben beschriebenen Algorithmen (1) und (2). Die Spezialsteuerlogikeinheit 17 entscheidet über die Verarbeitung nach dem Algorithmus (3). Jede Steuerlogikeinheit nimmt drei Zeilensignale &sub0;, A&sub1; und &sub2; auf. Das Ergebnis der von jeder der Steuerlogikeinheiten vorgenommenen Entscheidung wird als Umschaltsignal dem Umschalter 14 zugeführt.
Das von dem Umschalter 14 ausgewählte Signal wird einem Signalausgangsanschluß 18 und dem Subtrahierer 4 zugeführt. Dies hat zur Folge, daß an dem Signalausgangsanschluß 18 ein Ausgangssignal C&sub0; auftritt. Der Subtrahierer 4 subtrahiert das Signal C&sub0; von dem Videosignalgemisch, das von der 1H-Verzögerungsleitung 3 um 1H verzögert wurde, und erzeugt so ein Ausgangssignal Y&sub0;, das an einem Signalausgangsanschluß 19 auftritt.
Im folgenden sei anhand von Fig. 2 die Funktion der Hauptteile des Ausführungsbeispiels beschrieben, wobei der Schwerpunkt auf die Basissteuerlogikeinheit 16 gelegt ist.
Ein Subtrahierer 20 nimmt die Signale A&sub1; und &sub0; auf, ein weiterer Subtrahierer 21 die Signale A&sub1; und &sub2;. Die von den beiden Subtrahierern 20 und 21 erzeugten Differenzsignale werden einem Vorzeichendetektor 22 zugeführt.
Der Vorzeichendetektor 22 prüft, ob der Signapegel V&sub1; zwischen den Pegeln V&sub0; und V&sub2; liegt. Dies geschieht auf der Basis der Feststellung, ob die Differenzsignale aus den Subtrahierern 20 und 21 positiv oder negativ sind. Das Ergebnis der Entscheidung wird von dem Vorzeichengenerator 22 in Form eines Signals P ausgegeben.
Es sei der Fall angenommen, daß ΔV&sub1;&sub0; = V&sub1; - V&sub0; und ΔV&sub1;&sub2; = V&sub1; - V&sub2; ist. Wenn in diesem Fall das Vorzeichen des Pegels ΔV&sub1;&sub0; des Differenzsignals aus dem Subtrahierer 20 nicht mit dem Vorzeichen des Pegels ΔV&sub1;&sub2; des Differenzsignals aus dem Subtrahierer 21 übereinstimmt, ist entweder V&sub0; < V&sub1; < V&sub2; oder V&sub2; < V&sub1; < V&sub0;. Entsprechend dem Algorithmus (1) wird das Signal A&sub1; übernommen. Wenn der Pegel von ΔV&sub1;&sub0; mit dem Pegel von ΔV&sub1;&sub2; übereinstimmt, erfolgt die Verarbeitung nach dem Algorithmus (2) oder (3).
Die vorangehenden Darlegungen sind in der folgenden Tabelle zusammengefaßt. Tabelle 1
In der Tabelle bedeutet das Symbol , daß die Signalpegeldifferenz positiv ist, das Symbol bedeutet, daß die Signalpegeldifferenz negativ ist. Die Zahlen (1), (2) und (3) bezeichnen die Ordnungszahlen des jeweils anzuwendenden Algorithmen.
Der logische Pegel des Ausgangssignals P des Vorzeichendetektors 22 entspricht der in der oben beschriebenen Weise durchgeführten Entscheidung. Wenn beispielsweise der Algorithmus (1) anzuwenden ist, enthält das Signal P eine "1". Falls die Algorithmen (2) oder (3) anzuwenden sind, enthält das Signal eine "0". Das Signals P wird dem Umschalter 14 zugeführt.
In der Darstellung von Fig. 2 werden zur Veranschaulichung der Schaltaktion des Umschalters 14 zwei Schaltelemente 23 und 24 verwendet, um das Verständnis der Funktion zu erleichtern.
Das Schaltelement 23 besitzt zwei Eingänge 23a und 23b. Der Eingang 23a nimmt das Signal B&sub0;&sub1; aus dem Multiplizierer 13 auf, der Eingang 23b das Signal B&sub1;&sub2; aus dem Multiplizierer 15.
Das Schaltelement 24 besitzt ebenfalls zwei Eingänge 24a und 24b. Der Eingang 24a nimmt das Signal A&sub1; aus dem NICHT-Glied 8 auf. Der Eingang 24b nimmt über einen Ausgang 23c des Schaltelements 23 das von diesem ausgewählte Signals (B&sub0;&sub1; oder B&sub1;&sub2;) auf.
Die Funktion des Schaltelements 24 wird durch das Signal P aus dem Vorzeichendetektor 22 gesteuert. Wenn das Signal P gleich "1" ist, wird der Eingang 24a kontaktiert. Dies hat zur Folge, daß das Signal A&sub1; nach dem Algorithmus (2) ausgewählt wird. Wenn das Signal P gleich "0" ist, wird der Eingang 24b kontaktiert. Dies hat zur Folge, daß das Signal B&sub0;&sub1; oder B&sub1;&sub2; nach dem Algorithmus (2) oder (3) ausgewählt wird.
Ein Komparator 25 stellt fest, ob der Signalpegel V&sub1; näher an (oder weiter von) V&sub0; liegt als an bzw. von V&sub2; oder umgekehrt. Der Komparator 25 nimmt die Differenzsignale aus den Subtrahierern 20 und 21 auf und erzeugt in Abhängigkeit davon, ob der Pegel ΔV&sub1;&sub0; größer ist als der Pegel ΔV&sub1;&sub2; oder umgekehrt ein Signal (das als Signal Q bezeichnet wird). Es sei angenommen, daß der logische Pegel des Signals Q gleich "1" ist, wenn ΔV&sub1;&sub0; > ΔV&sub1;&sub2; ist, und gleich "0", wenn ΔV&sub1;&sub0; < ΔV&sub1;&sub2; ist.
Es ist ein weiteres Schaltelement 26 vorgesehen, das zwei Eingänge 26a und 26b besitzt. Der Eingang 26a nimmt das Signal Q auf. Der Eingang 26b nimmt über ein NICHT-Glied 27 ein Signal auf. Das Schaltelement 26 wird in Abhängigkeit von dem Signal aus der Spezialsteuerlogikeinheit 17 betätigt.
Das Signal Q oder aus dem Ausgang 26c des Schaltelements 26 dient als Umschaltsignal für das Schaltelement 23. Das heißt, wenn der logische Pegel des Signals Q oder gleich "1" ist, wird das Signal B&sub1;&sub2; gewählt. Wenn der logische Pegel des Signals Q oder gleich "0" ist, wird das Signal B&sub0;&sub1; gewählt.
Zur Rekapitution sei die Arbeitsweise des Basissteuerblocks folgendermaßen zusammengefaßt.
In Bezug auf den Algorithmus (1) stellt der Vorzeichendetektor 22 fest, daß der Signalpegel V&sub1; zwischen V&sub0; und V&sub2; liegt. Dies hat zur Folge, daß das Signal P dem Umschalter 14 zugeführt wird, so daß das Signal A&sub1; ausgewählt wird.
Im Fall von Fig. 7A (worin V&sub0; < V&sub1; < V&sub2;) stellt der Vorzeichendetektor 22 beispielsweise fest, daß ΔV&sub1;&sub0; > 0 und daß ΔV&sub1;&sub2; < 0 ist. Da die beiden Vorzeichen nicht miteinander übereinstimmen, wird das Signal P auf "1" gesetzt. Dies hat zur Folge, daß der Eingang 24a des Schaltelements 24 kontaktiert wird, so daß das Signal A&sub1; als Signal C&sub0; ausgegeben wird.
Bezüglich des Algorithmus (2) stellt der Vorzeichendetektor 22 fest, daß der Signalpegel V&sub1; nicht zwischen V&sub0; und V&sub2; liegt. Somit wird das Signal P auf "0" gesetzt. Dies hat zur Folge, daß der Eingang 24b des Schaltelements 24 kontaktiert wird.
Der Komparator 25 stellt fest, ob entweder der Signalpegel V&sub0; oder der Signalpegel V&sub2; dem Signalpegel V&sub1; am nächsten liegt. Als Ergebnis wird das Signal Q über das Schaltelement 26 dem Schaltelement 23 zugeführt. Dies hat zur Folge, daß entweder das Signal B&sub0;&sub1; oder B&sub1;&sub2; ausgewählt wird.
In dem Fall von Fig. 7B (worin V&sub1; > V&sub2; > V&sub0;) stellt der Vorzeichendetektor 22 beispielsweise fest, daß ΔV&sub1;&sub0; > 0 und daß ΔV&sub1;&sub2; > 0 ist. Da die beiden Vorzeichen miteinander übereinstimmen, wird das Signal P auf "1" gesetzt. Dies hat zur Folge) daß der Eingang 24b des Schaltelements 24 kontaktiert wird. Der Komparator 25 stellt fest, daß V&sub2; näher bei V&sub1; liegt, weil ΔV&sub1;&sub0; > ΔV&sub1;&sub2; ist. Dadurch wird das Signal Q auf "1" gesetzt. Der Kontakt des Schaltelements 26 wird in diesem Fall durch das Umschaltsignal aus der Spezialsteuerlogikeinheit auf 26a gesetzt, wie dies weiter unten erläutert wird. Dies hat zur Folge, daß das Signal Q unverändert dem Schaltelement 23 zugeführt wird. Der Kontakt des Schatelements 23 wird mit 23a verbunden und dadurch das Signal B&sub1;&sub2; wird ausgewählt.
Die oben beschnebene Verarbeitung ist in der folgenden Tabelle zusammengefaßt. Tabelle 2
In dieser Tabelle haben die Symbole und die Bedeutung, die oben in Verbindung mit Tabelle 1 definiert wurde. Das Symbol S&sub2;&sub3; bezeichnet das von dem Schaltelement 23 auszuwählende Signal, S&sub2;&sub4; das von dem Schaltelement 24 auszuwählende Signal (d.h. das Signal C&sub0;) und das Zeichen "-" bedeutet, daß der entsprechende Wert nicht vorhersagbar ist.
Bevor die Spezialsteuerlogikeinheit 17 näher beschrieben wird, seien die zwischen den drei Zeilensignalen bestehenden spezifischen Beziehungen beschrieben, die bewertet werden und in Spezialfällen die Anwendung des Algorithmus (3) rechtfertigen.
Wie oben beschrieben wurde, ergeben sich die Unregelmäßigkeiten in Verbindung mit der fsc-Komponente des Y-Signals daraus, daß ohne Differenzeirung entschieden wird, daß die fsc-Komponente des Eingangssignals stets das Chrominanzsignal sei.
Fig. 3 zeigt die (durch V' dargestellten) Ausgangssignalpegel des Bandpaßfilters 5, wobei drei Zeilensignale der NTSC-Norm in hohem Grade miteinander vertikal korreliert sind. In Fig. 3 bedeutet das Bezugszeichen S das C-Signal, Ysc die fsc-Komponente des Y-Signals, t die Zeit und ein nicht ausgefüllter Kreis die Pegel der drei Zeiensignale, die um 1H gegeneinander zeitlich versetzt sind.
Die Phase des C-Signals wird durch die Wirkung der angewendeten Frequenzverschachtelung bei jeder Abtastzeile invertiert. Wenn der vertikale Korrelationsgrad zwischen den drei Zeilensignalen groß ist, wird so die Phase des C-Signals in jeder horizontalen Abtastzeile invertiert, während von dem Y-Signal unterstellt wird, daß es seine Phase unverändert beibehält.
Das heißt, es ist notwendig, das C-Signal hinsichtlich der fsc-Komponente von dem Y-Signal zu unterscheiden. Frühere Versuche, die Verarbeitung gleichförmig mit Hilfe des Algorithmus (2) allein durchzuführen, haben zu den oben erwähnten Unregelmäßigkeiten geführt.
Eine Lösung für das obige Problem besteht darin, den Algorithmus (3) auf die beispielhaften Fälle in Fig. 4 anzuwenden (in der die Korrelationen zwischen Signapegeln die unmittelbar hinter dem Bandpaßfilter 5 vorhandenen Korrelationen sind). Im Fall von Fig. 4A sind die drei Zeinsignale miteinander in Phase, und keine hat einen von Null verschiedenen Wert. In den Fällen von Fig. 4B und 4C existiert ein 1H-Verzögerungssignal, das einer vertikalen Kante entspricht. Im Fall von Fig. 4D liegen die Signapegel um 1H, bezogen auf ein von Null verschiedenes 1H-Verzögerungssignal, in der Nähe von Null. In diesen Fällen wird keines der betroffenen Signale als das C-Signal betrachtet. Statt dessen wird der oben erwähnte Algorithmus (3) angewendet.
Die Spezialsteuerlogikeinheit 17 dient zur Detektierung der in Fig. 4A bis 4D dargestellten Fälle, um den Mittepegel zwischen dem Signalpegel V&sub1; und dem diesem am nächsten hegendenen Pegel V&sub0; oder V&sub2; auszuwählen.
In Fig. 2 ist ein Vorzeichendetektor 28i (i = 0, 1, 2) vorgesehen, der feststellt, ob der Eingangssignalpegel positiv oder negativ ist, sowie ein Nulnähe-Detektor 29i (i = 0, 2), der feststellt, ob der Signapegel in der Nähe von Null liegt oder nicht.
Im Betrieb stellt der Vorzeichendetektor 28&sub0; fest, ob der Signalpegel V&sub0; des Signals &sub0; positiv oder negativ ist. Ein Signal ( &sub0;), das dem Ergebnis dieser Entscheidung entspricht, wird einer logischen Operationseinheit 30 zugeführt. Der Nullnähe-Detektor 29&sub0; stellt fest, ob der Pegel V&sub0; in der Nähe von Null liegt. Ein weiteres Signal (Φ&sub0;) das dem Ergebnis dieser Entscheidung entspricht, wird ebenfalls der logischen Operationseinheit 30 zugeführt.
Für das Signal A&sub1; ist nur ein Vorzeichendetektor 28&sub1; vorgesehen. Das Ausgangssignal P&sub1; des Vorzeichendetektors 28&sub1; wird der logischen Operationseinheit 30 zugeführt.
Für das Signal &sub2; und das Signal &sub0; sind sowohl ein Vorzeichendetektor 28&sub2; als auch ein Nullnähe-Detektor 29&sub2; vorgesehen. Das Ausgangssignal P&sub2; des Vorzeichendetektors 28&sub2; und das Ausgangssignal des Nullnähe-Detektors 29&sub2; werden der logischen Operationseinheit 30 zugeführt.
Die Striche über den Bezugszeichen P&sub0; und P&sub2; bedeuten, daß die betreffenden Signale invertiert sind. Die drei in Fig. 4 dargestellten Zeilensignale zeigen die Signalpegel unmittelbar hinter dem Bandpaßfilter 5 an. Da in diesem Beispiel bei der Vorzeichendetektierung die phasen invertierten Signale &sub0; und &sub2; benutzt werden, muß man die Ergebnisse der Vorzeichendetektierung bezüglich der Signale &sub0; und &sub2; invers interpretieren.
Das heißt, der logische Pegel des Signals P&sub1; wird auf "1" gesetzt, wenn das Vorzeichen von V&sub1; positiv ist, und auf "0" wenn das Vorzeichen von V&sub1; negativ ist. Umgekehrt wird der logische Pegel des Signals &sub0; oder &sub2; auf "0" gesetzt, wenn das Vorzeichen von V&sub0; oder V&sub2; positiv ist, und auf "1", wenn das Vorzeichen von V&sub0; oder V&sub2; negativ ist.
Der logische Pegel des Signals Φ&sub0; oder Φ&sub2; wird auf "1" gesetzt, wenn der Wert in der Nähe von Null liegt, andernfalls wird der logische Pegel auf "0" gesetzt.
Die logische Operationseinheit 30 entscheidet über die Pegel der drei Zeilensignale, die in Fig. 4 dargestellt sind, wobei Signale wie die Signale &sub0;, P&sub1; und &sub2; aus dem Vorzeichendetektor 28i (i = 0, 1, 2) und das Signal Φi (i = 0, 2) aus dem Nullnähe-Detektor 29i (i = 0 2) benutzt werden.
Fig. 5 zeigt in äquivalenter Weise die Verarbeitung durch die logische Operationseinheit 30 unter Verwendung von logischen Schaltungen. In Fig. 5 werden die Ausgangssignale &sub0;, P&sub1; und &sub2; des Vorzeichendetektors 28 einem UND-Glied 31 zugeführt. Wenn das Ausgangssignal des UND-Glieds 31 hohen Pegel hat, bedeutet dies, daß die Vorzeichen aller drei Zeilensignale, wie im Fall von Fig. 4A, vor der Phasenumkehr miteinander übereinstimmen.
Die Signale &sub0;, P&sub1; und Φ&sub2; werden einem UND-Glied 32 mit drei Eingängen zugeführt. Wenn das Ausgangssignal des UND-Glieds 32 hohen Pegel hat, bedeutet dies, daß die in Fig. 4B dargestellte Signalpegelkorrelation detektiert wird.
Die Signale &sub0;, P&sub1; und Φ&sub2; werden einem UND-Glied 33 mit drei Eingängen zugeführt. Wenn das Ausgangssignal des UND-Glieds 33 hohen Pegel hat, bedeutet dies, daß die Signalpegelkorrelation wie im Fall von Fig. 4C detektiert wird.
Wenn sowohl das UND-Glied 32 als auch das UND-Glied 33 Ausgangssignalpegel mit hohen Pegel liefern, bedeutet dies, daß die in Fig. 4D dargestellte Signalpegelkorrelation detektiert wird.
Diese UND-Ausgangssignale werden einer ODER-Schaltung 34 mit drei Eingängen zugeführt. Das Ausgangssignal der ODER-Schaltung 34 wird dem Schaltelement 26 als Umschaltsignal zugeführt.
Der logische Pegel des Signals R wird auf "1" gesetzt, wenn die logische Operationseinheit 30 die in Fig. 4A bis 4D dargestellten Fälle detektiert. Andernfalls wird er auf "0" gesetzt Das heißt, wenn der logische Pegel des Signals R den Wert "1" hat, kontaktiert das Schaltelement 26 seinen Eingang 26b. Dies hat zur Folge, daß das Signal über das NICHT-Glied 27 ausgewählt wird. Wenn der logische Pegel des Signals R den Wert "0" hat, wird der Eingang 26a des Schaltelements 26 kontaktiert. Dies hat zur Folge, daß das Signal Q ausgewählt wird.
Das Signal R wird auf "1" gesetzt, wenn die Spezialsteuerlogikeinheit 17 hinsichtlich der Signalpegelkorrelation der drei Zeilensignale einen der Fälle von Fig. 4A bis 4D detektiert. Dies hat zur Folge, daß das Schaltelement das Signal auswählt.
Auf diese Weise wird dem Schaltelement 23 das Umschaltsignal zugeführt, das den konträren Fall der Funktion repräsentiert, die das Signal Q in der Basissteuerlogikeinheit 16 ausführt. Diese Funktion besteht darin, den mittleren Pegel zwischen V&sub1; und dem ihm am nächsten liegenden Pegel zu ermitteln.
Das heißt, das Signal Q wird dazu benutzt, den mittleren Pegel zwischen V&sub1; und dem von diesem am weitesten entfernten Signapegel zu gewinnen. Wenn das Signal R auf "0" gesetzt ist, wählt das Schaltelement 26 das Signal Q aus.
Die vorangehend beschriebenen Verarbeitungsprozesse sind in der folgenden Tabelle zusammengefaßt. Tabelle 3
In Tabelle 3 bezeichnet das Symbol S26 das Signal, das von dem Schaltelement 26 ausgewählt werden soll, und das Symbol "-" kennzeichnet die Tatsache, daß der entsprechende Wert nicht vorhersagbar ist.
In dem vorangehend beschriebenen logischen Kammfilter 1 sind zwei Gruppen von Schaltungen deutlich voneinander getrennt: Eine Gruppe von Schaltungen zur Erzeugung der Signale (A&sub1;, B&sub0;&sub1;, B&sub1;&sub2;), die von dem Umschalter 14 ausgewählt werden sollen, umfaßt das Bandfiter 5, die Verzögerungsleitungen 7 und 9, die NICHT-Glieder 6, 8 und 10, die Addierer 11 und 12 und die Multiplizierer 13 und 15. Die andere Gruppe von Schaltungen, die die Entscheidungen über die Signalauswahl treffen sollen, umfaßt die Basissteuerlogikeinheit 16 und die Spezialsteuerlogikeinheit 17. Dies bedeutet, daß der neue Algorithmus (3) zu den Algorithmen (1) und (2) in der Basissteuergikeinheit 16 leicht hinzugefügt werden kann.
Der Grund dafür, daß dieses Hinzufügen so leicht möglich ist, besteht darin, daß die Spezialsteuerlogikeinheit 17 Schaltungen umfaßt, die ausschließlich dazu bestimmt sind, logische Entscheidungen zu Spezialfällen der Signalpegekorrelation zwischen den drei Zeilensignalen zu treffen, und zwar zu Fällen, die eine Spezialverarbeitung erfordern. Alles was hier benötigt wird, ist eine passende Steuerung für die Betätigung des Umschalters 15 nach Maßgabe des Ergebnisses der einzelnen Entscheidungen.
Wie oben beschrieben wurde, ist ein logisches Videosignal-Kammfilter entsprechend den anliegenden Ansprüchen vorgesehen.
Das erfindungsgemäß ausgebildete logische Kammfilter umfaßt die logische Entscheidungsstufe zur Auswahl von Signalen und die Signageneratorstufe zur Erzeugung von Signalen, die durch die logische Entscheidungsstufe auszuwählen sind. Die auszuwählenden Signale werden im voraus bestimmt. Die logische Entscheidungsstufe hat lediglich die Aufgabe, eines dieser Signale auszuwählen. Das bedeutet, daß die Schaltungskonfiguration vereinfacht wird und daß die betroffene Schaltung leicht modifiziert werden kann.
Das oben beschriebene logische Kammfilter stellt lediglich ein bevorzugtes Ausführungsbeispiel der Erfindung dar. In der obigen Beschreibung zeigen Fig. 4A bis 4D typische Fälle, auf die der Algorithmus (3) angewendet wird. Alternativen zu diesen Anordnungen sind dem einschlägigen Fachmann im Rahmen des Schutzumfangs der anliegenden Ansprüche ohne weiteres zugänglich.

Claims

1. Logisches Videosignal-Kammfilter (1)

mit einer ersten Verzögerungsleitung (7),

mit einer zweiten Verzögerungsleitung (9), die mit der ersten Verzögerungsleitung in Reihe geschaltet ist,

mit einem ersten Mittelpegel-Rechner (11, 13), der mit einem Eingang und einem Ausgang der ersten Verzögerungsleitung (7) verbunden ist,

mit einem zweiten Mittelpegel-Rechner (12, 15),der mit dem Eingang und dem Ausgang der zweiten Verzögerungsleitung (9) verbunden ist,

mit einer logischen Steuereinheit (16, 17), die mit den Eingängen und Ausgängen der ersten und der zweiten Verzögerungsleitung (7, 9) verbunden ist,

sowie mit einer mit Ausgängen des ersten und zweiten Mittelpegel-Rechners (11, 13; 12, 15) verbundenen Umschalteinrichtung (14), die in Abhängigkeit von einem von der logischen Steuereinheit (16,17) empfangenen Signal eines ihrer Eingangssignale (B&sub0;&sub1;, B&sub1;&sub2;, A&sub1;) als Ausgangssignal (C&sub0;) auswählt,

dadurch gekennzeichnet,

daß die Umschalteinrichtung (14) außerdem mit einem Ausgang der ersten Verzögerungsleitung (7) verbunden ist

und daß die logische Steuereinheit (16, 17) aufweist:

Subtrahierer (20, 21), die mit den Eingängen und Ausgängen der Verzögerungsleitungen (7, 9) verbunden sind,

einen Vorzeichen-Detektor (22), der mit den Ausgängen der Subtrahierer (20, 21) verbunden ist,

und einen Komparator (25), der mit den Ausgängen der Subtrahierer (20, 21) verbunden ist.

2. Filter (1) nach Anspruch 1 mit einem Bandpaßfilter (5) für den Durchlaß eines Chrominanzsignals eines Eingangsvideosignals.

3. Filter (1) nach Anspruch 1 oder 2, bei dem die logische Steuereinheit (16, 17) aufweist.

Vorzeichen-Detektoren (28&sub0;, 28&sub1;, 28&sub2;), die mit Eingängen und Ausgängen der Verzögerungsleitungen (7, 9) verbunden sind, und

Nullnähe-Detektoren (29&sub1;, 29&sub2;), die mit den Verzögerungsleitungen (7, 9) verbunden sind.

4. Filter (1) nach einem der vorhergehenden Ansprüche, bei dem die Umschalteinrichtung (14) eine Mehrzahl von zweikontaktigen Schaltern (23, 24) umfaßt.

5. Filter (1) nach einem der vorhergehenden Ansprüche, bei dem die logische Steuereinheit (16, 17) digitale Logikschaltungen (31 bis 34) umfaßt.

6. Filter (1) nach Anspruch 5, bei dem die genannten digitalen Logikschaltungen (16, 17) aus einer Mehrzahl von UND-Gliedern (31 bis 33) und einem ODER-Glied (34) bestehen.