DE4314907C1 - Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen - Google Patents
Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten HalbleiterbauelementenInfo
- Publication number
- DE4314907C1 DE4314907C1 DE4314907A DE4314907A DE4314907C1 DE 4314907 C1 DE4314907 C1 DE 4314907C1 DE 4314907 A DE4314907 A DE 4314907A DE 4314907 A DE4314907 A DE 4314907A DE 4314907 C1 DE4314907 C1 DE 4314907C1
- Authority
- DE
- Germany
- Prior art keywords
- metal
- substrate
- contact
- semiconductor
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000001465 metallisation Methods 0.000 claims abstract description 26
- 238000002844 melting Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 101150107341 RERE gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung von Halbleiterbauelementen mit einer speziellen Kon
taktstrukturierung, die für eine vertikale elektrisch leiten
de Verbindung von mehreren Halbleiterbauelementen vorgesehen
ist.
Halbleiterschaltungen werden heute in Planartechnik herge
stellt. Die erreichbare Komplexität auf einem Chip ist be
grenzt durch dessen Größe und die erreichbare Strukturfein
heit. Die Leistungsfähigkeit eines Systems bestehend aus meh
reren miteinander verbundenen Halbleiterchips ist bei konven
tioneller Technik wesentlich begrenzt durch die begrenzte
Zahl der möglichen Verbindungen zwischen einzelnen Chips über
Anschlußkontakte, die geringe Geschwindigkeit der Signalüber
mittlung über solche Verbindungen zwischen verschiedenen
Chips, die bei komplexen Chips begrenzte Geschwindigkeit
durch weit verzweigte Leiterbahnen und den hohen Leistungs
verbrauch der Interface-Schaltungen.
Diese aufgezeigten Beschränkungen bei der Verwendung der
Planartechnik lassen sich mit dreidimensionalen Techniken der
Verschaltung überwinden. Die Anordnung der Funktionsebenen
übereinander erlaubt eine parallele Kommunikation dieser Kom
ponenten mit geringem Aufwand elektrisch leitender Verbindun
gen in einer Ebene, und außerdem werden geschwindigkeitbe
grenzende Interchip-Verbindungen vermieden.
Ein bekanntes Verfahren, dreidimensionale IC′s herzustellen,
beruht darauf, über einer Ebene von Bauelementen eine weitere
Halbleiterschicht abzuscheiden und diese über ein geeignetes
Verfahren (z. B. lokale Erwärmung mittels Lasers) zu rekri
stallisieren und darin eine weitere Bauelementeebene zu rea
lisieren. Auch diese Technik weist wesentliche Begrenzungen
auf, die durch die thermische Belastung der unteren Ebene bei
der Rekristallisierung und die durch Defekte begrenzte er
reichbare Ausbeute gegeben sind.
Ein alternatives Verfahren von NEC stellt die einzelnen Baue
lementeebenen getrennt voneinander her. Diese Ebenen werden
auf wenige um gedünnt und mittels Wafer-bonding miteinander
verbunden. Die elektrischen Verbindungen werden in der Weise
hergestellt, daß die einzelnen Bauelementeebenen auf der Vor
der- und Rückseite mit Kontakten zur Interchip-Verbindung
versehen werden. Dieses Verfahren hat folgende Nachteile und
Einschränkungen:
Die gedünnten Scheiben müssen auf der Vorderseite und auf der
Rückseite in technischen Prozessen bearbeitet werden
(Lithographie mit Justierung durch die Halbleiterscheibe)
Das Testen auf Funktionstüchtigkeit der einzelnen Ebenen vor
dem Zusammenfügen ist dadurch erschwert, daß bei diesem Ver
fahren in jeder Ebene einzelne Bauelemente, aber nicht voll
ständige Schaltungen realisiert werden. Durch das Dünnen der
Scheiben bis auf die Funktionselemente entstehen SOI-ähnliche
Bauelementestrukturen, so daß keine mit Standardtechnologien
(z. B. Standard-CMOS) vorgefertigten Scheiben verwendet wer
den können.
In der US 4 939 568, von der im Oberbegriff des Anspruchs 1
ausgegangen wird, sind ein vertikal integriertes Halblei
terbauelement und ein zugehöriges Herstellungsverfahren ange
geben. Die vertikale leitende Verbindung erfolgt über in dem
Substrat jeweils einer Schichtebene befindliche vertikale Me
tallstifte. Das Herstellungsverfahren sieht vor, die nicht
mit einer Schichtstruktur versehene Rückseite des Substrates
soweit abzuschleifen, bis diese vertikalen leitenden Verbin
dungen
freigelegt sind. Diese Seite des Substrates kann dann eben
falls mit Strukturen versehen werden. Für eine direkte Ver
bindung mit einer nachfolgenden Ebene des Bauelementes ist
vorgesehen, die freigelegten Oberflächen der vertikalen lei
tenden Verbindungen mit Aluminiumkontakten, wie sie in Fig.
9b dieser Patentschrift dargestellt sind, zu versehen. In der
US 4 893 174 ist ein Halbleiterbauelement für hohe Integra
tionsdichte beschrieben. Bei diesem Bauelement wird jede
Substratebene auf einem Isolierträger aufgebracht und diese
Paare von übereinander angeordneten Substraten und Isolier
trägern mittels einer darauf aufgebrachten Isolierschicht
miteinander durch Zusammenpressen verbunden. Die Verbindung
einer Substratebene mit einem Isolierträger geschieht da
durch, daß als vertikale leitende Verbindung fungierende Me
tallstifte in dem Isolierträger, die über die Oberfläche hin
ausragen, in mit Metall mit niedrigerem Schmelzpunkt gefüllte
Aussparungen der Substratunterseite gedrückt werden. Eine
elektrisch leitende Verbindung zwischen Funktionselementen
verschiedener Substrate wird damit nicht bezweckt.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren für
die einfache Herstellung von mehreren Halbleiterbauelementen mit einer
für dreidimensionale Kontaktierung geeigneten Kontaktstruktu
rierung sowie die elektrisch leitende Kontaktierung mehrerer
derartiger Halbleiterbauelemente anzugeben.
Diese Aufgabe wird mit dem Verfahren mit den Schritten des
Anspruches 1 gelöst. Weitere Ausgestaltungen ergeben sich aus
den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Herstellungsverfahren wird die Kon
taktstrukturierung hergestellt, indem das Substrat des Bau
elementes von der überwachsenen Oberseite ausgehend soweit
vertikal ausgeätzt wird, daß in diese stiftförmige Aussparung
eine Metallisierung eingebracht werden kann, die mit der zu
kontaktierenden Metallschicht oder Halbleiterschicht elek
trisch leitend kontaktiert wird. Die Unterseite des Substra
tes wird soweit rückgeschliffen oder rückgeätzt, daß diese
stiftförmige Metallisierung auf der Unterseite über das
Substrat hinausragt. Mit diesem herausragenden Stift kann wird
dieses Halbleiterbauelement mit einem geeignet hergestellten
Kontakt aus niedrig schmelzendem Metall auf der Oberseite ei
nes weiteren Halbleiterbauelementes dauerhaft elektrisch lei
tend verbunden.
Es folgt die Beschreibung eines Ausführungsbeispiels
des erfindungsgemäßen Verfahrens anhand der Fig. 1 bis 8.
Fig. 1 bis 5 zeigen ein erstes Bauele
ment nach verschiedenen Schritten des Herstellungsver
fahrens im Querschnitt.
Fig. 6 und 7 zeigen ein zweites, damit zu kontaktierendes
Halbleiterbauelement nach verschiedenen Schritten des
Herstellungsverfahrens im Querschnitt.
Fig. 8 zeigt zwei vertikal kontaktierte Bau
elemente im Querschnitt.
In den Figuren sind der Übersichtlichkeit halber die in
Blickrichtung hinteren Konturen der Schichtstruktur in den im
Beispiel zumeist runden Öffnungen weggelassen.
Bei dem erfindungsgemäßen Herstellungsverfahren können die
Halbleiterbauelemente auf mit Standard-Technologien vorgefer
tigten Halbleiterscheiben, z. B. aus Silizium, hergestellt
werden. Es sind keine Eingriffe in die üblichen Basistechno
logien nötig, da die für die vertikale Verbindung nötige Mo
difikation der Kontaktstrukturierung in Prozeßschritten am
Schluß des Herstellungsprozesses vorgenommen werden. Ausge
hend von einem Substrat wird die für das erste Halbleiterbauelement
vorgesehene Schichtstruktur z. B. aus Halbleiterschichten,
dotierten Bereichen und Metallisierungen und Metallisie
rungsebenen wie z. B. Leiterbahnen hergestellt. In Fig. 1 ist
als Beispiel das Substrat 1 mit einem darin oder darauf her
gestellten Bereich 2, der zu einem Funktionselement gehört,
dargestellt. Dieser Bereich 2 wird mittels einer Kontaktver
bindung 21 (Plug) in einer Isolationsschicht 3 mit einem Me
tallkontakt 22, der z. B. auch Bestandteil von Leiterbahnen
sein kann, elektrisch leitend verbunden. Ein weiterer Metall
kontakt 4 soll in diesem Ausführungsbeispiel mit einem zwei
ten Halbleiterbauelement elektrisch verbunden werden. Es ist
zweckmäßig, aber nicht notwendig, die gesamte Oberfläche mit
einer Passivierung 5 z. B. aus Oxidnitrid (d. h. einer Mi
schung aus Oxid und Nitrid) zu bedecken. Darauf wird ganzflä
chig eine Dielektrikumschicht 6 (z. B. Oxid, insbesondere
SiO2) abgeschieden. Unter Verwendung einer Maske werden diese
Schichten sowie die Schichtstruktur und das Material des
Substrates in einem für die vertikalen leitenden Verbindungen
vorgesehenen Bereich ausgeätzt. Auf diese Weise erhält man
die in Fig. 1 eingezeichnete, stiftförmige Aussparung
10, die für die nachfolgenden Verfahrensschritte ausreichend
tief ausgeätzt wird. Die so entstehende Oberfläche wird mit
einer weiteren Passivierung 7 z. B. aus Oxid ganzflächig be
deckt.
Fig. 2 zeigt eine auf diese Struktur aufgebrachte Maske 8 aus
z. B. Fotolack. Mit Hilfe dieser Maske wird die Oberfläche
des anzuschließenden Metallkontaktes 4 freigelegt. Nachdem
diese Maske 8 entfernt wurde, kann das für die Kontaktstruk
tur vorgesehene Metall aufgebracht werden. Es eignet sich
hierfür insbesondere Wolfram, das z. B. mittels CVD aufge
bracht wird. Wie in Fig. 3 dargestellt, wird mit diesem Me
tall 9 die Aussparung 10 in dem Substrat aufgefüllt und ein
damit verbundener Kontakt auf der Oberfläche des Metallkon
taktes 4 hergestellt. Dieser Metallkontakt 4 ist daher über
das Metall 9 elektrisch leitend mit dem stiftförmigen Anteil
dieses Metalles 9 der Aussparung 10 des Substrates verbunden.
Die in Fig. 3 dargestellte Struktur wird anschließend mit ei
ner weiteren Maske 11 z. B. aus Fotolack derart strukturiert,
daß von dem Metall 9 der auf dem Metallkontakt 4 verbleibende
Anteil sowie der damit elektrisch leitend verbundene verti
kale stiftförmige Anteil in der Aussparung 10 des Substrates
übrig bleiben. Die Oberfläche wird erneut mit einer Passivie
rung 12 bedeckt. Durch die Passivierung 7 unter dem aufge
brachten Metall 9 ist der stiftförmige Anteil dieses Metalles
9 von dem umgebenden Material insbesondere der Schichtstruk
tur elektrisch isoliert.
In der hier beispielhaft dargestellten Weise kann nicht nur
ein derartiger Metallkontakt 4, sondern auch ein Bereich ei
ner Leiterbahn oder eine Kontaktschicht aus Halbleitermateri
al mit einem vertikalen Anteil dieser herzustellenden Kon
taktstrukturierung verbunden werden. Es können auch mehrere
derartige Metallisierungen hergestellt werden, um mehrere Me
tallkontakte oder Kontaktschichten jeweils mit einem vertika
len stiftförmigem Anteil einer Kontaktstruktuierung zu ver
binden. Auf diese Weise können mehrere Kontakte eines ersten Halb
leiterbauelementes mit einem vertikal darunter angeordneten
Halbleiterbauelement mit entsprechenden Anschlußkontakten elektrisch
leitend verbunden werden. Um die Metallstifte mit einem weiteren zweiten
Halbleiterbauelement auf der Unterseite des Substrates 1 zu verbin
den, wird das Substrat 1 von der Rückseite her so
weit entfernt, z. B. durch Rückschleifen (z. B. CMP, Chemical
Mechanical Polishing) oder Rückätzen, daß die vertikalen Me
tallstifte des Metalles 9 auf dieser Rückseite des Substrates
aus dem Substrat herausragen. Dieser Verfahrensschritt wird
erleichtert, wenn auf der Seite mit der Schichtstruktur ein
weiteres Substrat 13 angebracht wird. Dieses weitere Substrat
13 kann z. B. mit einer Haftschicht 14 befestigt werden, wie
in Fig. 5 dargestellt ist. Diese Haftschicht 14 kann z. B.
Polyimid oder Epoxyharz sein. Die vertikale Kontaktierung mit
einem weiteren Bauelement erfolgt in der Weise, daß dort, wo
der Metallstift die Substratunterseite des ersten Bauelemen
tes überragt, ein entsprechender Kontakt aus Metall auf dem
zweiten Bauelement hergestellt wird. In Fig. 6 ist ein sol
ches weiteres Bauelement im Querschnitt dargestellt. Der Me
tallkontakt 4′ dieses Bauelementes soll elektrisch leitend
mit dem Metallkontakt 4 des ersten Bauelementes verbunden
werden, wobei diese Bauelemente vertikal übereinander anzu
ordnen sind. Auf dem Substrat 1′ dieses zweiten Bauelementes
befindet sich wieder eine Schichtstruktur, die z. B. mit ei
ner Isolationsschicht 3′ bedeckt oder in diese Isolations
schicht eingebettet ist. Die Oberfläche ist mit einer Passi
vierung 5′ bedeckt. Mittels einer Maske 15, z. B. aus Fotolack,
wird die Oberfläche des zu kontaktierenden Metallkontaktes 4′
freigelegt. Entsprechend Fig. 7 wird eine Metallisierung 18,
19 auf diese Oberfläche des Metallkontaktes 4′ aufgebracht.
Zu diesem Zweck wird entweder die Öffnung in der Maske 15
vergrößert, oder es wird diese Maske 15 entfernt und eine
neue Maske 16, z. B. aus Fotolack aufgebracht. Die Metallisie
rung wird abgeschieden, wobei ein Anteil 18 (s. Fig. 7) auf
der Maske 16 abgeschieden wird und zusammen mit dieser Maske
in einem weiteren Verfahrensschritt entfernt wird. Der ver
bleibende Anteil 19 dieser Metallisierung in der Öffnung der
Maske 16 ist so bemessen, daß der Metallkontakt 4′ von dieser
Metallisierung 19 kontaktiert wird und außerdem ein Anteil
dieser Metallisierung 19 in dem Bereich, der für die Kontak
tierung mit dem ersten Halbleiterbauelement vorgesehen ist,
vorhanden ist. Als Metall wird ein Metall mit
niedrigerem Schmelzpunkt als dem in der Aussparung 10 des ersten
Substrates (1) vorgesehenen und dem für die sonstigen Metalliesierungen
verwendeten Metall verwendet.
Es kommt z. B. AuIn dafür in Frage.
Die Verbindung der beiden in diesen Beispielen dargestellten
Bauelemente erfolgt dann wie in Fig. 8 dargestellt. Die Bau
elemente werden übereinander angeordnet und geeignet zueinan
der justiert. Um das untere Halbleiterbauelement zu dem dar
über anzuordnenden ausrichten zu können, ist dessen Oberflä
che mit einer Planarisierung 17 eingeebnet. Für die Kontak
tierung ist oberhalb des für die Kontaktierung vorgesehenen
Bereiches der Metallisierung 19 eine Öffnung in dieser Plana
risierung 17 hergestellt. Durch Erwärmen wird das Metall der
Metallisierung 19 des unteren Bauelementes zumindest soweit
geschmolzen oder erweicht, daß durch Aufeinanderpressen der
Bauelemente der Metallstift 9 in diese Metallisierung 19 hin
eingepreßt und dauerhaft damit verbunden werden kann. Da das
Metall der Metallisierung 19 einen niedrigeren Schmelzpunkt
aufweist, werden die Halbleiterstrukturen und sonstigen Me
tallisierungen bei diesem Verfahrensschritt nicht in Mitlei
denschaft gezogen. Es können wie bereits erwähnt mehrere der
artige Kontaktierungen zwischen den beiden vertikal zueinan
der angeordneten Bauelementen hergestellt werden. Auf diese
Weise ist es möglich, mittels dieser Metallstifte der
hergestellten Kontaktstrukturierung verschiedene
Metallkontakte oder Kontaktschichten des einen Bauelementes
mit jeweils einem Kontakt des zweiten Bauelementes elektrisch
zu verbinden.
Bei dem erfindungsgemäßen Verfahren erfolgt die Herstellung
der elektrischen Kontakte auf der Vorderseite und der Rück
seite eines Bauelementes ausschließlich durch Herstellungs
verfahren, die von der mit der Schichtstruktur versehenen
Oberseite des Bauelementes her vorgenommen werden. Dieses
Verfahren ist daher besonders dafür geeignet, komplexe Sy
steme zu realisieren mit hohem Aufwand an elektrischer Ver
bindung. Die einzelnen vertikal miteinander verbundenen Halb
leiterebenen müssen keine reinen Bauelementeebenen sein, son
dern sind vorzugsweise ganze Schaltungsebenen, die mit Stan
dardtechnologien (z. B. CMOS, Bipolartechnik oder Speicher
herstellung mit Mehrlagenverdrahtung) vorgefertigt werden
können. Dadurch können die einzelnen Schaltungsebenen vor dem
Zusammenfügen vertikal zueinander anzuordnender Halbleiter
bauelemente getestet werden, wodurch die Ausbeute erhöht
wird, weil nur funktionsfähige Komponenten miteinander kombi
niert werden. Mit dem Verfahren ist es auch
möglich, Sensoren oder Aktoren in der Form von Halbleiterbau
elementen herzustellen. Das erfindungsgemäße Verfahren läßt
sich in idealer Weise mit den Standardtechnologien der Her
stellung von Bauelementen der Mikroelektronik kombinieren.
Eine Realisierung in Silizium ist besonders vorteilhaft, weil
dann SOI-Substrate (silicon on insulator) mit einer auf einer
Isolationsschicht befindlichen Nutzschicht aus Silizium als
Ausgangsmaterial verwendet werden können. Das erfindungsgemä
ße Verfahren für die Herstellung dreidimensional integrierter
Bauelemente ist modular, d. h. daß die einzelnen miteinander
zu kontaktierenden Ebenen unabhängig voneinander hergestellt,
getestet und dann miteinander verbunden werden können. Die
geometrische Anordnung der Metallisierungen ist nicht auf die
Ausführungsbeispiele beschränkt, sondern läßt sich beliebig
ausgestalten. Die dadurch bedingten Einschränkungen der
Halbleitertopologie sind daher minimal.
Claims (3)
1. Verfahren zur Herstellung von vertikal miteinander elek
trisch leitend kontaktierten Halbleiterbauelementen,
bei dem ein erstes Halbleiterbauelement mit einer ersten
Schichtstruktur mit einer zu kontaktierenden ersten Kontakt
schicht aus Halbleitermaterial oder einem ersten Metallkon
takt (4) oder einer ersten Leiterbahn auf einem ersten
Substrat (1) und ein vertikal damit zu kontaktierendes zwei
tes Halbleiterbauelement mit einer zweiten Schichtstruktur
mit einer zu kontaktierenden zweiten Kontaktschicht aus Halb
leitermaterial oder einem zweiten Metallkontakt (4′) oder ei
ner zweiten Leiterbahn auf einem zweiten Substrat (1′) herge
stellt werden,
bei dem eine stiftförmige Aussparung (10) in dem Substrat (1) dieses ersten Halbleiterbauelementes hergestellt wird und in diese Aussparung (10) und auf eine Oberfläche der zu kontak tierenden ersten Kontaktschicht aus Halbleitermaterial oder des ersten Metallkontaktes (4) oder der ersten Leiterbahn ein Metall (9) abgeschieden wird, so daß der in diese Aussparung (10) eingebrachte Anteil dieses Metalles (9) in elektrisch leitender Verbindung mit dem auf diese Oberfläche aufgebrach ten Anteil dieses Metalles (9) ist,
dadurch gekennzeichnet, daß in einem ersten Schritt die der ersten Schichtstruktur gegen überliegende Seite des ersten Substrates (1) so weit entfernt wird, daß das Metall (9) in der Aussparung (10) über diese Seite des Substrates hinausragt,
in einem zweiten Schritt unter Verwendung einer Maske auf die zweite Kontaktschicht aus Halbleitermaterial oder den zweiten Metallkontakt (4′) oder die zweite Leiterbahn eine Metalli sierung (19) bis in einen für die Kontaktierung mit dem er sten Halbleiterbauelement vorgesehenen Bereich aufgebracht wird, wobei diese Metallisierung (19) einen niedrigeren Schmelzpunkt hat als das Metall (9) in der Aussparung (10) des ersten Substrates (1),
in einem dritten Schritt die beiden Halbleiterbauelemente derart übereinander angeordnet werden, daß das aus der Aus sparung (10) des Substrates (1) des ersten Halbleiterbauele mentes hinausragende Metall (9) sich oberhalb des für Kontak tierung vorgesehenen Bereiches dieser Metallisierung (19) des zweiten Halbleiterbauelementes befindet, und
in einem vierten Schritt diese Metallisierung (19) erwärmt und das aus der Aussparung (10) des Substrates (1) des ersten Halbleiterbauelementes hinausragende Metall (9) so in diese Metallisierung (19) des zweiten Halbleiterbauelementes hin eingepreßt wird, daß ein dauerhafter elektrisch leitender Kontakt zwischen diesem Metall (9) des ersten Halbleiterbaue lementes und dieser Metallisierung (19) des zweiten Halblei terbauelementes hergestellt wird.
bei dem eine stiftförmige Aussparung (10) in dem Substrat (1) dieses ersten Halbleiterbauelementes hergestellt wird und in diese Aussparung (10) und auf eine Oberfläche der zu kontak tierenden ersten Kontaktschicht aus Halbleitermaterial oder des ersten Metallkontaktes (4) oder der ersten Leiterbahn ein Metall (9) abgeschieden wird, so daß der in diese Aussparung (10) eingebrachte Anteil dieses Metalles (9) in elektrisch leitender Verbindung mit dem auf diese Oberfläche aufgebrach ten Anteil dieses Metalles (9) ist,
dadurch gekennzeichnet, daß in einem ersten Schritt die der ersten Schichtstruktur gegen überliegende Seite des ersten Substrates (1) so weit entfernt wird, daß das Metall (9) in der Aussparung (10) über diese Seite des Substrates hinausragt,
in einem zweiten Schritt unter Verwendung einer Maske auf die zweite Kontaktschicht aus Halbleitermaterial oder den zweiten Metallkontakt (4′) oder die zweite Leiterbahn eine Metalli sierung (19) bis in einen für die Kontaktierung mit dem er sten Halbleiterbauelement vorgesehenen Bereich aufgebracht wird, wobei diese Metallisierung (19) einen niedrigeren Schmelzpunkt hat als das Metall (9) in der Aussparung (10) des ersten Substrates (1),
in einem dritten Schritt die beiden Halbleiterbauelemente derart übereinander angeordnet werden, daß das aus der Aus sparung (10) des Substrates (1) des ersten Halbleiterbauele mentes hinausragende Metall (9) sich oberhalb des für Kontak tierung vorgesehenen Bereiches dieser Metallisierung (19) des zweiten Halbleiterbauelementes befindet, und
in einem vierten Schritt diese Metallisierung (19) erwärmt und das aus der Aussparung (10) des Substrates (1) des ersten Halbleiterbauelementes hinausragende Metall (9) so in diese Metallisierung (19) des zweiten Halbleiterbauelementes hin eingepreßt wird, daß ein dauerhafter elektrisch leitender Kontakt zwischen diesem Metall (9) des ersten Halbleiterbaue lementes und dieser Metallisierung (19) des zweiten Halblei terbauelementes hergestellt wird.
2. Verfahren nach Anspruch 1,
bei dem für das durch die Aussparung (10) des Substrates (1)
des ersten Halbleiterbauelementes ragende Metall (9) Wolfram
verwendet wird und
bei dem für die Metallisierung (19) mit niedrigerem Schmelz punkt des zweiten Halbleiterbauelementes AuIn verwendet wird.
bei dem für die Metallisierung (19) mit niedrigerem Schmelz punkt des zweiten Halbleiterbauelementes AuIn verwendet wird.
3. Verfahren nach Anspruch 1 oder 2,
bei dem die Halbleiterbauelemente in Silizium hergestellt
werden.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4314907A DE4314907C1 (de) | 1993-05-05 | 1993-05-05 | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
EP94913486A EP0698288B1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
KR1019950704861A KR100294747B1 (ko) | 1993-05-05 | 1994-05-02 | 수직접속된반도체부품을형성하기위한방법 |
JP6523749A JPH08510360A (ja) | 1993-05-05 | 1994-05-02 | 垂直方向接触接続部付き半導体素子のための製造方法 |
US08/545,650 US5767001A (en) | 1993-05-05 | 1994-05-02 | Process for producing semiconductor components between which contact is made vertically |
DE59406621T DE59406621D1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
PCT/DE1994/000486 WO1994025981A1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4314907A DE4314907C1 (de) | 1993-05-05 | 1993-05-05 | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4314907C1 true DE4314907C1 (de) | 1994-08-25 |
Family
ID=6487271
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4314907A Expired - Fee Related DE4314907C1 (de) | 1993-05-05 | 1993-05-05 | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
DE59406621T Expired - Lifetime DE59406621D1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59406621T Expired - Lifetime DE59406621D1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
Country Status (6)
Country | Link |
---|---|
US (1) | US5767001A (de) |
EP (1) | EP0698288B1 (de) |
JP (1) | JPH08510360A (de) |
KR (1) | KR100294747B1 (de) |
DE (2) | DE4314907C1 (de) |
WO (1) | WO1994025981A1 (de) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0714131A1 (de) * | 1994-11-15 | 1996-05-29 | Siemens Aktiengesellschaft | Anordnung zur induktiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung |
EP0714130A1 (de) * | 1994-11-15 | 1996-05-29 | Siemens Aktiengesellschaft | Anordnung zur kapazitiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung |
DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
DE19702121C1 (de) * | 1997-01-22 | 1998-06-18 | Siemens Ag | Verfahren zur Herstellung von vertikalen Chipverbindungen |
EP0926726A1 (de) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Herstellungsverfahren und elektronische Anordnung mit einem Durchkontakt, der von der Vorder- auf die Rückseite reicht, für die Verbindung zu einer Unterlage |
DE19853703A1 (de) * | 1998-11-20 | 2000-05-25 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises |
DE19956903A1 (de) * | 1999-11-26 | 2001-05-31 | Daimler Chrysler Ag | HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden |
WO2003001597A2 (de) * | 2001-06-21 | 2003-01-03 | Giesecke & Devrient Gmbh | Vertikal kontaktierte, übereinander gestapelte chips |
DE20208866U1 (de) | 2001-08-24 | 2003-01-09 | Schott Glas | Kontaktierte und gehäuste integrierte Schaltung |
DE10141571A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung |
DE10303643B3 (de) * | 2003-01-30 | 2004-09-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen |
DE102004056970A1 (de) * | 2004-11-25 | 2006-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
DE10323394B4 (de) * | 2003-05-20 | 2006-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
DE10222959B4 (de) * | 2002-05-23 | 2007-12-13 | Schott Ag | Mikro-elektromechanisches Bauelement und Verfahren zur Herstellung von mikro-elektromechanischen Bauelementen |
US7388277B2 (en) | 2001-12-19 | 2008-06-17 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
US7700957B2 (en) | 2001-08-24 | 2010-04-20 | Schott Ag | Process for making contact with and housing integrated circuits |
EP2270845A3 (de) * | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrierte Schaltungen und Verfahren zu ihrer Herstellung |
Families Citing this family (212)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4400985C1 (de) * | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
EP1387401A3 (de) * | 1996-10-29 | 2008-12-10 | Tru-Si Technologies Inc. | Integrierte Schaltungen und Herstellungsverfahren |
US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US6294455B1 (en) | 1997-08-20 | 2001-09-25 | Micron Technology, Inc. | Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry |
US6187677B1 (en) | 1997-08-22 | 2001-02-13 | Micron Technology, Inc. | Integrated circuitry and methods of forming integrated circuitry |
US6143616A (en) * | 1997-08-22 | 2000-11-07 | Micron Technology, Inc. | Methods of forming coaxial integrated circuitry interconnect lines |
US6198168B1 (en) | 1998-01-20 | 2001-03-06 | Micron Technologies, Inc. | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same |
US6150188A (en) | 1998-02-26 | 2000-11-21 | Micron Technology Inc. | Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same |
US6090636A (en) * | 1998-02-26 | 2000-07-18 | Micron Technology, Inc. | Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same |
US6194290B1 (en) * | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
US6219237B1 (en) | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
US6392296B1 (en) | 1998-08-31 | 2002-05-21 | Micron Technology, Inc. | Silicon interposer with optical connections |
US6424034B1 (en) | 1998-08-31 | 2002-07-23 | Micron Technology, Inc. | High performance packaging for microprocessors and DRAM chips which minimizes timing skews |
US6281042B1 (en) | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
US6122187A (en) | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
US6255852B1 (en) | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
EP1171912B1 (de) * | 1999-05-27 | 2003-09-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung |
US7554829B2 (en) * | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
US6291858B1 (en) | 2000-01-03 | 2001-09-18 | International Business Machines Corporation | Multistack 3-dimensional high density semiconductor device and method for fabrication |
EP1148546A1 (de) | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat |
ITTO20010050A1 (it) * | 2001-01-23 | 2002-07-23 | St Microelectronics Srl | Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione. |
US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
US6759282B2 (en) * | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
US7101770B2 (en) | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
US7497827B2 (en) * | 2004-07-13 | 2009-03-03 | Dexcom, Inc. | Transcutaneous analyte sensor |
US7235457B2 (en) * | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
TW594972B (en) * | 2002-03-19 | 2004-06-21 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board and electronic machine |
JP4110390B2 (ja) * | 2002-03-19 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6908845B2 (en) | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US7354798B2 (en) * | 2002-12-20 | 2008-04-08 | International Business Machines Corporation | Three-dimensional device fabrication method |
JP2004342990A (ja) * | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4340517B2 (ja) * | 2003-10-30 | 2009-10-07 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US20050104171A1 (en) * | 2003-11-13 | 2005-05-19 | Benson Peter A. | Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures |
US7176128B2 (en) * | 2004-01-12 | 2007-02-13 | Infineon Technologies Ag | Method for fabrication of a contact structure |
JP4307284B2 (ja) | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
TWI293499B (en) | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
TWI287273B (en) * | 2006-01-25 | 2007-09-21 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
US7510928B2 (en) * | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US20080136038A1 (en) * | 2006-12-06 | 2008-06-12 | Sergey Savastiouk | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
EP2186134A2 (de) | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
US8227902B2 (en) * | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
US7588993B2 (en) | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
US8853830B2 (en) | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
EP2308087B1 (de) * | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stapelung von kapselungen auf chipmassstab auf waferebene mit randkontakten |
US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
US8399273B2 (en) * | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
US8399354B2 (en) * | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
US8168529B2 (en) | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
US8314483B2 (en) * | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
US8531565B2 (en) | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
US8487444B2 (en) | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
US8344513B2 (en) | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
US8329578B2 (en) | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
US8232140B2 (en) | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
US8432038B2 (en) * | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
US8264066B2 (en) | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8859424B2 (en) | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8283745B2 (en) * | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
US8405201B2 (en) | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
US8859390B2 (en) * | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
US8410580B2 (en) * | 2011-01-12 | 2013-04-02 | Freescale Semiconductor Inc. | Device having conductive substrate via with catch-pad etch-stop |
US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
US20130241057A1 (en) * | 2012-03-14 | 2013-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Direct Connections to Through Vias |
US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
EP2905611B1 (de) | 2014-02-06 | 2018-01-17 | ams AG | Herstellungsverfahren einer Halbleitervorrichtung mit herausragenden Kontakten |
CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
US4939568A (en) * | 1986-03-20 | 1990-07-03 | Fujitsu Limited | Three-dimensional integrated circuit and manufacturing method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
US5034347A (en) * | 1987-10-05 | 1991-07-23 | Menlo Industries | Process for producing an integrated circuit device with substrate via hole and metallized backplane |
GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
US5447871A (en) * | 1993-03-05 | 1995-09-05 | Goldstein; Edward F. | Electrically conductive interconnection through a body of semiconductor material |
US5455445A (en) * | 1994-01-21 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Multi-level semiconductor structures having environmentally isolated elements |
US5627106A (en) * | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
-
1993
- 1993-05-05 DE DE4314907A patent/DE4314907C1/de not_active Expired - Fee Related
-
1994
- 1994-05-02 DE DE59406621T patent/DE59406621D1/de not_active Expired - Lifetime
- 1994-05-02 EP EP94913486A patent/EP0698288B1/de not_active Expired - Lifetime
- 1994-05-02 WO PCT/DE1994/000486 patent/WO1994025981A1/de active IP Right Grant
- 1994-05-02 KR KR1019950704861A patent/KR100294747B1/ko not_active IP Right Cessation
- 1994-05-02 US US08/545,650 patent/US5767001A/en not_active Expired - Lifetime
- 1994-05-02 JP JP6523749A patent/JPH08510360A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
US4939568A (en) * | 1986-03-20 | 1990-07-03 | Fujitsu Limited | Three-dimensional integrated circuit and manufacturing method thereof |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0714131A1 (de) * | 1994-11-15 | 1996-05-29 | Siemens Aktiengesellschaft | Anordnung zur induktiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung |
EP0714130A1 (de) * | 1994-11-15 | 1996-05-29 | Siemens Aktiengesellschaft | Anordnung zur kapazitiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung |
DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
US6146992A (en) * | 1995-11-22 | 2000-11-14 | Siemens Aktiengesellschaft | Vertically integrated semiconductor component and method of producing the same |
US6313517B1 (en) | 1995-11-22 | 2001-11-06 | Siemens Aktiengesellshaft | Vertically integrated semiconductor component |
EP2270845A3 (de) * | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrierte Schaltungen und Verfahren zu ihrer Herstellung |
DE19702121C1 (de) * | 1997-01-22 | 1998-06-18 | Siemens Ag | Verfahren zur Herstellung von vertikalen Chipverbindungen |
EP0926726A1 (de) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Herstellungsverfahren und elektronische Anordnung mit einem Durchkontakt, der von der Vorder- auf die Rückseite reicht, für die Verbindung zu einer Unterlage |
DE19853703A1 (de) * | 1998-11-20 | 2000-05-25 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises |
DE19956903B4 (de) * | 1999-11-26 | 2009-04-09 | United Monolithic Semiconductors Gmbh | HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden |
DE19956903A1 (de) * | 1999-11-26 | 2001-05-31 | Daimler Chrysler Ag | HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden |
WO2003001597A2 (de) * | 2001-06-21 | 2003-01-03 | Giesecke & Devrient Gmbh | Vertikal kontaktierte, übereinander gestapelte chips |
WO2003001597A3 (de) * | 2001-06-21 | 2003-12-18 | Giesecke & Devrient Gmbh | Vertikal kontaktierte, übereinander gestapelte chips |
DE10141571A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung |
DE10141571B4 (de) * | 2001-08-24 | 2005-01-27 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
DE10141571B8 (de) * | 2001-08-24 | 2005-05-25 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
US8349707B2 (en) | 2001-08-24 | 2013-01-08 | Wafer-Level Packaging Portfolio Llc | Process for making contact with and housing integrated circuits |
US7880179B2 (en) | 2001-08-24 | 2011-02-01 | Wafer-Level Packaging Portfolio Llc | Process for making contact with and housing integrated circuits |
US7821106B2 (en) | 2001-08-24 | 2010-10-26 | Schott Ag | Process for making contact with and housing integrated circuits |
US7700957B2 (en) | 2001-08-24 | 2010-04-20 | Schott Ag | Process for making contact with and housing integrated circuits |
DE20208866U1 (de) | 2001-08-24 | 2003-01-09 | Schott Glas | Kontaktierte und gehäuste integrierte Schaltung |
US7564118B2 (en) | 2001-12-19 | 2009-07-21 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
US7388277B2 (en) | 2001-12-19 | 2008-06-17 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
DE10222959B4 (de) * | 2002-05-23 | 2007-12-13 | Schott Ag | Mikro-elektromechanisches Bauelement und Verfahren zur Herstellung von mikro-elektromechanischen Bauelementen |
DE10303643B3 (de) * | 2003-01-30 | 2004-09-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen |
DE10323394B4 (de) * | 2003-05-20 | 2006-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
DE102004056970B4 (de) * | 2004-11-25 | 2008-07-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
DE102004056970A1 (de) * | 2004-11-25 | 2006-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
Also Published As
Publication number | Publication date |
---|---|
DE59406621D1 (de) | 1998-09-10 |
US5767001A (en) | 1998-06-16 |
KR960702172A (ko) | 1996-03-28 |
WO1994025981A1 (de) | 1994-11-10 |
EP0698288A1 (de) | 1996-02-28 |
JPH08510360A (ja) | 1996-10-29 |
EP0698288B1 (de) | 1998-08-05 |
KR100294747B1 (ko) | 2001-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4314907C1 (de) | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen | |
DE102019105763B4 (de) | Integriertes photonisches package undverfahren zu dessen herstellung | |
DE102011053161B4 (de) | Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips | |
DE4490400C2 (de) | Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält | |
DE69915299T2 (de) | Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen | |
DE10205026C1 (de) | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration | |
EP1171912B1 (de) | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung | |
DE60314677T2 (de) | Hermetisch dichtes Gehäuse für ein elektronisches Bauelement | |
DE4400985C1 (de) | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung | |
DE3886329T2 (de) | Halbleiteranordnung mit Luftbrücken-Verbindungen. | |
DE4314913C1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen | |
DE4317570C2 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE19720300B4 (de) | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung | |
WO1996001497A1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE102004012595A1 (de) | Interposer, Interposer-Package und diese verwendende Vorrichtung | |
EP0698293B1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte | |
EP0644589B1 (de) | Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau | |
WO2019233568A1 (de) | Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung | |
WO2010083922A1 (de) | Halbleiterbauelement mit durchkontaktierung und verfahren zu dessen herstellung | |
DE10105351A1 (de) | Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben | |
DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
DE10029269B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten | |
DE19702121C1 (de) | Verfahren zur Herstellung von vertikalen Chipverbindungen | |
DE102009036033B4 (de) | Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren | |
DE10300711B4 (de) | Verfahren zur Passivierung eines Halbleiterchipstapels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |