DE4031288C1

DE4031288C1 - Incorrect polarity protection CCT - has drain-source connected into minus or positive line between DC source

Info

Publication number: DE4031288C1
Application number: DE19904031288
Authority: DE
Inventors: Hans Dipl.-Ing. Reustle (Fh), 7150 Aspach, De
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Ericsson AB
Priority date: 1990-10-04
Filing date: 1990-10-04
Publication date: 1991-11-28
Anticipated expiration: 2010-10-05

Description

Die Erfindung geht aus von einer Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruches 1 bzw. 2. Eine solche Anordnung ist bekannt aus DE 35 35 788 A1.

Die Schutzschaltung gemäß DE 35 35 788 A1 besteht aus einem Feldeffekttransistor, der entweder in der Plus- oder Minusleitung zwischen Gleichspannungsquelle und Verbraucher angeordnet ist. Sein Gate ist jeweils mit dem Gegenpol verbunden. Diese Anordnung ermöglicht die Ableitung von Rückströmen bei Falschpolung und weist nur eine geringe Verlustleitung im Normalbetrieb auf. Über Spannungsteilerwiderstände zwischen Gate und der Plus- und Minusleitung ist diese Schutzschaltung auch für höhere Betriebsspannungen geeignet.

Aus Electronic Design, 14. Juni 1990, Seite 77 ist ebenfalls eine Schaltung zum Schutz gegen Falschpolung eines an einer Gleichspannungsquelle betriebenen Verbrauchers unter Verwendung eines Feldeffekttransistors bekannt. Die Drain- Source-Strecke des Feldeffekttransistors ist in die Minus- oder Plusleitung zwischen Gleichspannungsquelle und Verbraucher geschaltet. Sein Gate ist mit dem Gegenpol der Gleichspannungsquelle über einen hochohmigen Widerstand verbunden. Zwischen Gate und der zum Verbraucher weisenden Hauptelektrode des Feldeffekttransistors ist eine Zenerdiode angeordnet, die Überspannungen am Gate dann verhindert, wenn eine Gleichspannungsquelle mit höherer Spannung, beispielsweise größer 15 V, verwendet wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Schutzschaltung ausgehend vom Oberbegriff des Patentanspruchs 1 aufzuzeigen, mit der ein schnell wirksamer Schutz gegen Falschpolung, insbesondere bei Betriebsspannungen, die höher als die zulässige Gatespannung des Feldeffekttransistors sind, erreichbar ist. Diese Aufgabe wird durch die Maßnahmen des Patentanspruchs 1 oder 2 gelöst. Der Anspruch 3 enthält eine vorteilhafte Ausgestaltung.

Die Erfindung beruht auf der Erkenntnis, daß Spannungsteilerwiderstände zwischen Gate und der Plus- bzw. Minusleitung wie bei der Realisierung gemäß DE 35 35 788 A1 zusammen mit der Gatekapazität des Feldeffekttransistors Verzögerungsglieder bilden. Dies führt dazu, daß der Feldeffekttransistor bei Falschpolung nicht sofort sperrt und so Schäden beim Verbraucher auftreten können. Mit den Maßnahmen der Erfindung wird der Feldeffekttransistor bei Falschpolung unverzögert gesperrt. Die auftretende Verlustleistung ist sehr gering. Die Realisierung gemäß Anspruch 2 hat den zusätzlichen Vorteil, daß für die Ansteuerung des Feldeffekttransistors keine zusätzliche Hilfsspannungsquelle vorhanden sein muß.

Anhand der Zeichnungen wird die Erfindung näher erläutert. Es zeigen

Fig. 1 eine Schutzschaltung mit Steuerung eines N-Kanal Feldeffekttransistors über eine Hilfsspannungsquelle,

Fig. 2 eine Schutzschaltung mit Steuerung eines P-Kanal Feldeffekttransistors über eine Hilfsspannungsquelle,

Fig. 3 eine Schutzschaltung mit Steuerung des Feldeffekttransistors über das Potential der Versorgungsgleichspannungsquelle,

Fig. 4 eine Ausgestaltung der Erfindung gemäß dem Ausführungsbeispiel nach Fig. 1.

In Fig. 1 ist ein N-Kanal Feldeffekttransistor FET mit seiner Drain-Source-Strecke in die Minusleitung zwischen einer Gleichspannungsquelle Q, an der die Versorgungsspannung UV ansteht, und einem Verbraucher V geschaltet. Das Gate G des Feldeffekttransistors FET ist über die Diode D1 mit dem Gegenpol - hier Plusleitung - der Gleichspannungsquelle Q verbunden. Die Anode der Diode D1 ist in diesem Ausführungsbeispiel an das Gate G und die Katode an die Plusleitung angeschlossen. Zwischen Gate G und der zum Verbraucher V weisenden Elektrode des Feldeffekttransistors FET - hier Source S - ist eine Hilfsspannungsquelle HQ über ein Entkopplungselement - Widerstand R1 - angeschlossen. Bei richtiger Polung der Gleichspannungsquelle Q fließt der Verbraucherstrom IV über den leitenden FET, der als niederohmiger Widerstand mit kleiner Verlustleistung wirkt. Der Feldeffekttransistor FET ist leitend, weil seine Gatekapazität (Gate-Source-Kapazität) zuvor von der Hilfsspannungsquelle HQ über den Widerstand R1 geladen wurde. Bei Falschpolung der Gleichspannungsquelle Q - Potentiale in Klammer - wird die Gatekapazität (Gate-Source-Kapazität) über die Diode D1 schnell entladen und der Feldeffekttransistor FET damit schnell gesperrt. Es fließt der Ausräumstrom IA (gestrichelt). Wenn die Gleichspannungsquelle wieder richtig gepolt ist, kann sich die Gate-Source-Kapazität des Feldeffekttransistors FET wieder aufladen, da die Diode D1 nun in Sperrichtung ist. Die Schutzschaltung ist für höhere Betriebsspannungen geeignet, z. B. UV=100 V an der Gleichspannungsquelle Q. Bei einem Drain-Source-Widerstand R_{DS on} von 0,1 Ohm bei Normalbetrieb - Richtigpolung - entsteht bei einem maximalen Laststrom von 2 A eine maximale Verlustleistung von nur 0,4 W. Zum Schutz des Feldeffekttransistors kann eine Gate-Source-Schutzdiode D2 vorgesehen werden. Die Spannung am Verbraucher V ist mit der Realisierung gemäß der Erfindung frei wählbar und keinen Dimensionierungszwängen wie bei der Realisierung gemäß DE 35 35 788 A1 unterworfen. Bei Falschpolung ist im Gegensatz zur Realisierung gemäß DE 35 35 788 A1 ein praktisch unverzögertes Sperren des Feldeffekttransistors FET möglich.

Fig. 2 zeigt eine Variante der Erfindung mit einem P-Kanal- Feldeffekttransistor FET in der Plusleitung. Die Funktionsweise ist entsprechend zum Ausführungsbeispiel gemäß Fig. 1. Bei Richtigpolung ist der Feldeffekttransistor FET vollständig leitend und wirkt als niederohmiger Widerstand. Bei Falschpolung wird die Gate-Source-Kapazität über die Diode D1 schnell entladen und der Feldeffekttransistor FET praktisch unverzögert gesperrt.

Beim Ausführungsbeispiel gemäß Fig. 3 ist der Feldeffekttransistor FET über den Widerstand R2, der zwischen dem Gegenpol - hier Plusleitung - und dem Gate des Feldeffekttransistors FET parallel zur Diode D1 angeordnet ist, steuerbar. Bei Richtigpolung fließt im ersten Moment ein Strom IG von der Plusleitung über den Widerstand R2 und die Gatekapazität des Feldeffekttransistors FET zur Minusleitung. Sobald diese Gatekapazität aufgeladen ist, ist der Feldeffekttransistor FET leitend und es fließt der Verbraucherstrom IV über den als niederohmigen Widerstand wirkenden Feldeffekttransistor FET. Bei Falschpolung entlädt sich die Gatekapazität wie zuvor sehr schnell über die Diode D1. Es fließt der Ausräumstrom IA, nach dessen Beendigung der Feldeffekttransistor FET sperrt. Zum Schutz des Feldeffekttransistors FET ist zwischen Gate G und Source S eine Zenerdiode ZD1 angeordnet, deren Zenerspannung geringer ist als die zwischen Gate G und Source S maximal zulässige Spannung U_{GS max}. Durch diese Maßnahme wird die Spannung zwischen Gate und Source des Feldeffekttransistors FET auf einen Wert begrenzt, der die Zerstörung des Feldeffekttransistors FET verhindert unabhängig davon, wie hoch die Versorgungsspannung UV ist. In letzterem Ausführungsbeispiel ist ein N-Kanal Feldeffekttransistor in der Minusleitung vorgesehen (entsprechend zum Ausführungsbeispiel gemäß Fig. 1). Natürlich kann die Variante nach Fig. 3 auch mit einem P-Kanal Feldeffekttransistor in der Plusleitung entsprechend realisiert werden.

Die Hilfsspannungsquelle HQ kann durch die in Fig. 4 dargestellte Ausgestaltung der Erfindung realisiert werden. Diese Ausgestaltung ist dann vorteilhaft, wenn in der Stromversorgungseinheit nicht sowieso schon eine Hilfsspannungsquelle etwa zur Versorgung von Steuereinheiten bei Verbrauchern, die über einen Schaltregler betrieben werden, vorhanden ist. Die Hilfsspannungsquelle gemäß Fig. 4 besteht aus einer Zenerdiode ZD2 mit einem Parallelkondensator C1. Diese Zenerdioden-Kondensatoranordnung ist über den Widerstand R1 mit dem Gate des Feldeffekttransistors FET verbunden. Eine Serienschaltung, bestehend aus der Diode D3, die anodenseitig mit der Plusleitung verbunden ist, und dem Widerstand R3 ist an die Katode der Zenerdiode ZD2 angeschlossen. Die Funktionsweise ist entsprechend dem Ausführungsbeispiel gemäß Fig. 1 mit dem Unterschied, daß die Hilfsspannungsquelle HQ erst dann wirksam werden kann, wenn der Kondensator C1 über die Diode D3 und den Widerstand R3 aufgeladen ist. Natürlich läßt sich diese Ausgestaltung entsprechend auf das Ausführungsbeispiel mit einem P-Kanal Feldeffekttransistor FET in der Plusleitung übertragen. Die Diode D3 ist übrigens normalerweise nicht erforderlich, kann also überbrückt sein. In Fig. 4 ist sie zum Schutz bei defektem Feldeffekttransistor und Falschpolung für den Fall vorgesehen, daß parallel zur Zenerdiode ZD2 ein zusätzlicher Verbraucher angeschlossen ist.

Zum zusätzlichen Schutz des Feldeffekttransistors FET vor zu hohen Spitzenströmen I oder zu schnellen Stromänderungen di/dt kann er eingangsseitig mit einer Siebschaltung S, beispielsweise bestehend aus einer Längsinduktivität L und einem Querkondensator C (Fig. 1), beschaltet sein.

Claims

1. Schaltungsanordnung zum Schutz gegen Falschpolung eines an einer Gleichspannungsquelle (Q) betriebenen Verbrauchers (V) unter Verwendung eines Feldeffekttransistors (FET), dessen Drain-Source-Strecke in die Minus- oder Plusleitung zwischen Gleichspannungsquelle (Q) und Verbraucher (V) geschaltet ist, und dessen Gate mit dem Gegenpol der Gleichspannungsquelle verbunden ist, dadurch gekennzeichnet, daß eine Hilfsspannungsquelle (HQ) vorgesehen ist, die über ein Entkopplungselement (R1) mit dem Gate des Feldeffekttransistors (FET) verbunden ist und daß in die Verbindung zwischen Gate und Gegenpol eine Diode (D1) geschaltet ist, die derart gepolt ist, daß bei Falschpolung der Gleichspannungsquelle (Q) die Gatekapazität des Feldeffekttransistors (FET) über diese Diode (D1) entladen werden kann.

2. Schaltungsanordnung zum Schutz gegen Falschpolung eines an einer Gleichspannungsquelle (Q) betriebenen Verbrauchers (V) unter Verwendung eines Feldeffekttransistors (FET), dessen Drain-Source-Strecke in die Minus- oder Plusleitung zwischen Gleichspannungsquelle (Q) und Verbraucher (V) geschaltet ist, und dessen Gate mit dem Gegenpol der Gleichspannungsquelle verbunden ist, dadurch gekennzeichnet, daß zwischen dem Gateanschluß des Feldeffekttransistors (FET) und jener Hauptelektrode (S) des Feldeffekttransistors (FET), die zum Verbraucher (V) weist, eine Zenerdiode (ZD1) angeordnet ist, deren Zenerspannung geringer ist als die zwischen dem Gateanschluß und dieser Hauptelektrode maximal zulässige Spannung, daß in die Verbindung zwischen Gate und Gegenpol eine Diode (D1) geschaltet ist, die derart gepolt ist, daß bei Falschpolung der Gleichspannungsquelle (Q) die Gatekapazität des Feldeffekttransistors (FET) über diese Diode (D1) entladen werden kann, und daß parallel zur Diode (D1) ein Widerstand (R2) vorgesehen ist.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Hilfsspannungsquelle (HQ) durch eine Zenerdiode (ZD2) mit einem Parallelkondensator (C1) realisiert ist und daß diese Zenerdioden-Kondensatoranordnung (ZD2, C1) über einen Widerstand (R3) mit dem Gegenpol in Verbindung steht.