DE3884039T2 - Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen. - Google Patents

Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen.

Info

Publication number
DE3884039T2
DE3884039T2 DE88400875T DE3884039T DE3884039T2 DE 3884039 T2 DE3884039 T2 DE 3884039T2 DE 88400875 T DE88400875 T DE 88400875T DE 3884039 T DE3884039 T DE 3884039T DE 3884039 T2 DE3884039 T2 DE 3884039T2
Authority
DE
Germany
Prior art keywords
component
substrate
connection
connection areas
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88400875T
Other languages
English (en)
Other versions
DE3884039D1 (de
Inventor
Parquier Guy Le
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE3884039D1 publication Critical patent/DE3884039D1/de
Application granted granted Critical
Publication of DE3884039T2 publication Critical patent/DE3884039T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung hat ein Verfahren zum Anschluß eines elektronischen Bauteils zu Testzwecken und zur Montage auf einem Substrat (Schaltkreis oder Gehäuse), sowie auf eine Vorrichtung zur Durchführung dieses Verfahrens zum Gegenstand.
  • Bekanntlich ist es für einen hohen Wirkungsgrad bei der Montage elektronischer Bauteile notwendig, diese Bauteile vor ihrer Montage zu testen und durchzumessen, insbesondere wenn es sich um komplexe integrierte Schaltkreise handelt. Aus Gründen einfacherer Darstellung wird nachfolgend nur von einem Test gesprochen, wobei unterstellt wird, daß dies auch das Durchmessen einschließt. Diese Bauteile werden vorzugsweise in den ganzen Bereichen der Nutztemperatur, der Spannung und ggf. der Taktfrequenz des integrierten Kreises überprüft.
  • Um ein Bauteil auf einem Substrat (Schaltkreis oder Gehäuse) zu montieren, besteht das übliche Anschlußverfahren bekanntlich darin, mit Hilfe von Leiterdrähten jeden der Anschlußbereiche des Bauteils mit einem Anschlußfeld des Substrats in Verbindung zu bringen. In diesem Fall verwendet man für den Test des Bauteils vor seiner Montage leitende Spitzen, die an die Testgeräte angeschlossen sind und die mechanisch und elektrisch mit den Anschlußbereichen der Bauteile verbunden werden. Diese Technik besitzt Mängel und Fehler. Diese Spitzen erlauben nämlich nicht einen in aller Regel befriedigenden Test, insbesondere aufgrund der von ihnen eingeführten Störsignale. Sie erlauben insbesondere keine Hochfrequenztests (z.B. bei einigen zehn MHz); außerdem hinterlassen sie eine Prägespur auf den Anschlußbereichen, auf die sie aufgesetzt wurden, wodurch diese Anschlußbereiche beschädigt und geschwächt werden können. Daher kommt es, daß man oft gezwungen ist, mindestens teilweise das Bauteil nach seiner Montage zu testen, was zu Reparaturen führt, die zahlreich und damit lang und teuer werden, wenn die Komplexität des Bauteils zunimmt.
  • Eine andere Lösung besteht in der unter dem Namen TAB bekannten Technik (Transfert Automatique sur Bande). Diese Technik wird nachfolgend im einzelnen beschrieben und besteht hauptsächlich darin, das Bauteil auf einem Band anzuordnen, das so ausgebildet ist, daß ein Test des Bauteils vor seiner Montage möglich ist. Die TAB-Technik besitzt jedoch Nachteile: Die Montage des Bauteils auf dem Band erfordert Verdickungen, die auf den Anschlußbereichen des Bauteils ausgebildet sein müssen, um die auf dem Band liegenden Leiter anzulöten. Diese Operation ist recht lang und teuer. Außerdem verbleibt ein Teil des Bandes im allgemeinen nach dem Test in der Nähe des Bauteils, was den Platzbedarf des Bauteils erhöht.
  • Die Druckschrift EP-A-213.575 beschreibt eine Technik, die mit der soeben beschriebenen Ähnlichkeiten aufweist und darin besteht, das Bauteil an ein Band gemäß der TAB-Technik anzuschließen, vom Band zu trennen, indem ein Teil davon erhalten bleibt (der die leitenden Spuren tragende Zwischenrahmen), die Einheit an ein Testsubstrat anzuschließen, die Tests durchzuführen und dann das Bauteil mit seinen Leitspuren von der Einheit zu trennen.
  • Gegenstand der vorliegenden Erfindung ist ein Verfahren, das einen vollständigen Test eines Bauteils vor dessen Montage erlaubt und keine besonderen Vorkehrungen am zu testenden Bauteil erfordert, wie z.B. Verdickungen, sowie Elemente für den Test verwendet, die danach entfernt werden, so daß der Platzbedarf verringert wird.
  • Das erfindungsgemäße Verfahren ist im einzelnen im Anspruch 1 definiert.
  • Andere Merkmale, Einzelheiten und Ergebnisse der Erfindung gehen aus der nachfolgenden, nicht begrenzend zu verstehenden Beschreibung anhand der beigefügten Zeichnungen hervor.
  • Figur 1 zeigt von oben das unter dem Namen TAB bekannte Verfahren.
  • Figur 2 zeigt einen Schnitt entlang der Achse YY der vorhergehenden Figur.
  • Figur 3 zeigt im Schnitt die Montage des getesteten Bauteils auf einem Substrat.
  • Figur 4 zeigt von oben das erfindungsgemäße Verfahren und Anschlußmittel.
  • Figur 5 zeigt einen Schnitt entlang der Achse XX in der vorhergehenden Figur.
  • Figur 6 zeigt im Schnitt den Verfahrensschritt der Montage des getesteten Bauteils auf einem Substrat.
  • In den verschiedenen Figuren wurde einerseits aus Gründen der klareren Darstellung der tatsächliche Maßstab nicht eingehalten und andererseits wurden gleiche Bezugszeichen für gleiche Elemente verwendet.
  • Figur 1 zeigt von oben die beim Verfahren TAB verwendete Struktur.
  • Diese Struktur besteht aus einem Band 4 aus Isoliermaterial, welches eine Reihe von zentralen Öffnungen 7 besitzt, in denen je ein zu testendes und anzuschließendes Bauteil angebracht werden kann. In der Figur wurde nur eine einzige Öffnung 7 dargestellt, in der ein IC-Bauteil CI angeordnet ist. Dieses Bauteil CI besitzt an seinem Rand Anschlußbereiche P. Das Band 4 trägt an den Rändern seiner Unterseite metallisierte Zonen 5 oder Testanschlußbereiche, die die Anschlüsse der Testgeräte für das Bauteil CI aufnehmen sollen. Die Vorrichtung gemäß Figur 1 enthält weiter einen Zwischenrahmen 3 zwischen dem Band 4 und dem Bauteil CI.
  • Schließlich enthält das Band 4 in der Nähe seines Rands positionierlöcher, die nicht dargestellt sind.
  • Figur 2 zeigt die Vorrichtung gemäß der vorhergehenden Figur im Teilquerschnitt gemäß einer Achse YY. In diesem Schnitt sieht man wieder teilweise das Bauteil CI und das Band 4 sowie eine Seite des Zwischenrahmens 3.
  • Dieser Schnitt zeigt deutlich den elektrischen Anschluß eines Anschlußbereichs P des Bauteils CI an einen Testanschlußbereich 5 des Bandes 4. Dieser elektrische Anschluß erfolgt mit Hilfe eines leitenden Bands 2 oder einer leitenden Spur, die auf der Unterseite des Bands 4 liegt und von den Anschlußbereichen 5 ausgeht. Dieses Band 2 wird vom Zwischenrahmen 3 gehalten und ist auf den Anschlußbereich P über eine Verdickung 1 aufgeschweißt. Gemäß diesem Verfahren erfolgt nämlich das Aufschweißen der verschiedenen leitenden Spuren 2 auf die verschiedenen Anschlußbereiche p global, so daß eine Verdickung wie z.B. 1 notwendig ist, einerseits, um die relativen Unebenheiten der verschiedenen Anschlußbereiche P zu kompensieren, und andererseits, um dem für das Anschweißen erforderlichen Druck zu widerstehen (die sehr dünnen Anschluß bereiche P besitzen einen Widerstand, der unzureichend sein könnte).
  • Die Notwendigkeit dieser Verdickungen bildet aber einen Nachteil des TAB-Verfahrens. Die Bauteile müssen nämlich zusätzliche metallurgische Operationen durchlaufen, um diese Verdickungen herzustellen, was an sich bereits ein Nachteil ist. Außerdem sind die Herstellungsschritte für diese Verdikkungen relativ komplex (sie erfordern meist mehr als sechs verschiedene Einzelschritte). Ein solches Verfahren kann also nur angewandt werden auf vorher mit Verdickungen versehene Bauteile, was ihren Preis erhöht.
  • Wenn das Bauteil CI so an die Testanschlußbereiche 5 angeschlossen ist, dann sind die Testgeräte ebenfalls an diese Anschlußbereiche 5 angeschlossen und die Testoperationen werden durchgeführt. Sind diese beendet, dann bringt man das Band 4 mit dem Bauteil CI auf ein Substrat, auf dem das Bauteil dann montiert werden soll, nämlich auf das Substrat eines Druckschaltungskreises oder den Sockel eines Gehäuses, wie dies im Teilschnitt in Figur 3 gezeigt ist.
  • Das Bauteil CI ist auf dem Substrat S beispielsweise über eine leitende Schicht M befestigt. Das Substrat S enthält Anschlußbereiche Ps, an die die Anschlußbereiche P angeschlossen werden müssen. Hierzu verwendet man die leitenden Spuren 2, die für den Test verwendet wurden und an das Bauteil CI angelötet sind. Man schneidet all diese leitenden Spuren 2 gemäß einer Schnittachse 6 ab, die zwischen dem Zwischenrahmen 3 und dem Rest des Bandes liegt. Dann bringt man die leitenden Spuren 2, die noch durch den Zwischenrahmen 3 in Stellung gehalten werden, in Kontakt mit den Anschlußbereichen Ps des Substrats S und schweißt sie dann dort fest.
  • Hier wird ein anderer Nachteil des TAB-Verfahrens offenbar: Der Zwischenrahmen 3 umgibt definitiv das Bauteil CI und erhöht damit seinen Raumbedarf.
  • Figur 4 zeigt einen Blick von oben auf die im erfindungsgemäßen Verfahren verwendete Struktur.
  • In Figur 4 wurde das Bauteil CI mit seinen Anschlußbereichen P dargestellt. Dieses Bauteil CI liegt in einem Rahmen C aus einem isolierenden Material. Der Rahmen C enthält die Metallbeläge Z, die Testzonen genannt werden. Genauer betrachtet werden diese Metallbeläge je vorzugsweise gebildet aus:
  • - einem Anschlußbereich Z&sub1;, wobei diese Bereiche Z&sub1; in der Nähe des Randes des Rahmens C liegen und für den Anschluß der Testgeräte des Bauteils CI bestimmt sind,
  • - einer leitenden Spur Z&sub2;, die auf den Rahmen C aufgebracht ist und den Anschlußbereich Z&sub1; mit dem inneren Rand des Rahmens C verbindet, an dem ein zweiter Anschlußbereich Z&sub3; ausgebildet ist. Die Anschlußbereiche P des Bauteils CI sind an die Anschlußbereiche Z&sub3; über leitende Drähte F angeschlossen.
  • Es ist festzustellen, daß die Anschlußbereiche Z&sub3; den Anschlußbereichen P gegenüber liegen können, aber nicht müssen.
  • Die Rahmen, wie z.B. der Rahmen C, können in Form kontinuierlicher Bänder von fluchtenden Rahmen, in Form von auf einige Einheiten begrenzten Bändern oder als Einzelrahmen vorliegen, wobei der Rahmen C in einen Träger nach Art von Diapositivträgern eingelassen ist.
  • Der Rahmen C enthält außerdem an seinem Rand Positioniermittel bezüglich eines Bauteils, wie z.B. Löcher (nicht dargestellt).
  • Figur 5 zeigt die Vorrichtung gemäß der vorhergehenden Figur im Teilquerschnitt gemäß einer Achse XX.
  • In dieser Schnittdarstellung erkennt man teilweise das Bauteil CI und eine Seite des Rahmens C. Dieser Schnitt zeigt klar den elektrischen Anschluß eines Anschlußbereichs P des Bauteils CI an den Anschlußbereich Z&sub3; über den Draht F, wobei der Anschlußbereich Z&sub3; durch eine leitende Spur Z&sub2; und weiter durch den Anschlußbereich Z&sub1; verlängert ist.
  • Wenn das Bauteil CI so mit dem Anschlußbereich Z&sub1; verbunden ist, dann sind die Testgeräte ebenfalls mit dem Anschlußbereich Z&sub1; verbunden und die Testoperationen werden durchgeführt.
  • Wenn letztere beendet sind, dann bringt man das Bauteil CI und seinen Rahmen C auf ein Substrat, auf dem das Bauteil montiert werden soll, wie dies im Teilschnitt in Figur 6 gezeigt ist.
  • Das Bauteil CI ist beispielsweise auf dem Substrat S über eine leitende Schicht M, durch Schweißen oder Kleben befestigt. Das Substrat S enthält Anschlußbereiche Ps, an die die Anschlußbereiche P angeschlossen werden müssen. Hierzu biegt man den Draht F so, daß er mit dem Anschlußbereich Ps in Berührung kommt, schweißt ihn auf diesem Anschlußbereich an und schneidet den Rest des Drahts F (Abschnitt F&sub1;) entlang einer Schnittachse D ab, die hinter den Anschlußbereichen Ps liegt, so daß der Rahmen freigegeben wird und entfernt werden kann. Der Schnitt E ist in Figur 6 dargestellt.
  • Es wird also klar, daß die Erfindung einen vollständigen Test des Bauteils vor seiner Montage, und zwar ohne besondere Behandlung des Bauteils (wie z.B. verdickungen), und anschließend die Montage des Bauteils auf einem Substrat erlaubt, ohne daß dies auf Kosten des Raumbedarfs geht, da der für den Test verwendete Rahmen später entfernt wird.

Claims (2)

1. Verfahren zum Anschluß eines mit Anschlußbereichen versehenen elektronischen Bauteils zuerst zu Testzwecken und anschließend zu Montagezwecken, das folgende Verfahrensschritte aufweist:
- um das elektronische Bauteil (CI) wird ein Rahmen (C) angeordnet, der leitende Zonen (Z) enthält, welche den Test des Bauteils (CI) durch Anschluß an Testgeräte erlauben,
- die Anschlußbereiche (P) des Bauteils werden an die leitenden Zonen (Z) elektrisch angeschlossen, und zwar durch Verdrahtung mittels leitender Drähte (F), die die Anschlußbereiche (P) des Bauteils mit den leitenden Zonen (Z) verbinden,
- nach dem Test werden das elektronische Bauteil (CI) und der Rahmen (C) auf ein Substrat (S) gelegt, das Anschlußbereiche (Ps) enthält,
- das elektronische Bauteil (CI) wird auf dem Substrat (S) befestigt,
- jeder der Drähte (F) wird an einem Zwischenpunkt seiner Länge mit einem der Anschlußbereiche (Ps) des Substrats verbunden,
- jeder der Drähte (F) wird an einem Punkt seiner Länge zerschnitten, der zwischen dem Anschlußpunkt des Substrats, mit dem der Draht verbunden ist, und derjenigen der leitenden Zonen (Z) liegt, mit der dieser Draht verbunden ist,
- der Rahmen (C) wird entfernt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während des Vefahrensschritts des Anschlusses jedes der Drähte an einen der Anschlußbereiche (Ps) des Substrats jeder der Drähte mit einem Anschlußbereich (Ps) des Substrats durch Verformung in Kontakt gebracht wird, worauf er dort angeschweißt wird.
DE88400875T 1987-04-17 1988-04-12 Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen. Expired - Fee Related DE3884039T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8705486A FR2614134B1 (fr) 1987-04-17 1987-04-17 Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede

Publications (2)

Publication Number Publication Date
DE3884039D1 DE3884039D1 (de) 1993-10-21
DE3884039T2 true DE3884039T2 (de) 1994-01-20

Family

ID=9350241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88400875T Expired - Fee Related DE3884039T2 (de) 1987-04-17 1988-04-12 Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen.

Country Status (4)

Country Link
US (1) US5002895A (de)
EP (1) EP0287451B1 (de)
DE (1) DE3884039T2 (de)
FR (1) FR2614134B1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5148003A (en) * 1990-11-28 1992-09-15 International Business Machines Corporation Modular test oven
US5237269A (en) * 1991-03-27 1993-08-17 International Business Machines Corporation Connections between circuit chips and a temporary carrier for use in burn-in tests
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies
US5336649A (en) * 1991-06-04 1994-08-09 Micron Technology, Inc. Removable adhesives for attachment of semiconductor dies
US5342807A (en) * 1991-06-04 1994-08-30 Micron Technology, Inc. Soft bond for semiconductor dies
FR2684804B1 (fr) * 1991-12-06 1994-01-28 Thomson Csf Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande.
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5436197A (en) * 1993-09-07 1995-07-25 Motorola, Inc. Method of manufacturing a bonding pad structure
US5886362A (en) * 1993-12-03 1999-03-23 Motorola, Inc. Method of reflowing solder bumps after probe test
US5677203A (en) * 1993-12-15 1997-10-14 Chip Supply, Inc. Method for providing known good bare semiconductor die
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module
AU2293095A (en) 1994-04-18 1995-11-10 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5598096A (en) * 1994-12-02 1997-01-28 Ford Motor Company Method and apparatus for testing an integrated circuit using controlled wirebonding and wirebonding removal
RU2133522C1 (ru) 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Способ изготовления и контроля электронных компонентов
US6787708B1 (en) 2000-11-21 2004-09-07 Unisys Corporation Printed circuit board debug technique
US6908843B2 (en) * 2001-12-28 2005-06-21 Texas Instruments Incorporated Method and system of wire bonding using interposer pads
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
RU2498449C1 (ru) * 2012-05-12 2013-11-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана" (МГТУ им. Н.Э. Баумана) Контактирующее устройство

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2151765C2 (de) * 1970-11-05 1983-06-16 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
US4027383A (en) * 1974-01-24 1977-06-07 Massachusetts Institute Of Technology Integrated circuit packaging
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
US4102039A (en) * 1977-02-14 1978-07-25 Motorola, Inc. Method of packaging electronic components
JPS5546578A (en) * 1978-09-30 1980-04-01 Toshiba Corp Method of mounting integrated circuit
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
DE2938567C2 (de) * 1979-09-24 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Gehäuse für hochintegrierte Schaltkreise
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPS62150728A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd テ−プキヤリアおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
DE3884039D1 (de) 1993-10-21
FR2614134A1 (fr) 1988-10-21
US5002895A (en) 1991-03-26
EP0287451B1 (de) 1993-09-15
EP0287451A1 (de) 1988-10-19
FR2614134B1 (fr) 1990-01-26

Similar Documents

Publication Publication Date Title
DE3884039T2 (de) Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen.
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE4133769C2 (de) Montagesystem zur Ankopplung von Testplatten für die Aufnahme zu testender elektronischer Bauelemente an ein Halbleitertestsystem
DE68911958T2 (de) Wählbare Erdungsvorrichtung für elektronische Anlagen.
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE19646441A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE68908222T2 (de) Vorrichtung für die selektive Verzinnungen der Leiterbahnen eines Trägers einer integrierten Schaltung mit hoher Dichte und ein eine derartige Vorrichtung verwendendes Verzinnungsverfahren.
DE3626151A1 (de) Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE3545527A1 (de) Flexible elektrische verbindungsvorrichtung und verfahren zu ihrer herstellung
DE10317355A1 (de) Elektrisch leitfähige Struktur und Verfahren zum Implementieren von Schaltungsänderungen auf gedruckten Schaltungsplatinen
DE2528119A1 (de) Elektrisch leitendes band
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
EP0484756A2 (de) Widerstandsanordnung in SMD-Bauweise
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien
DE10228152A1 (de) Selbsthaftende flexible Reparaturschaltung
DE2633175A1 (de) Verfahren zur durchfuehrung von arbeitsschritten an mehreren schaltkreistraegern und vorrichtung zur durchfuehrung dieses verfahrens
DE3636361C1 (en) Adapter for testing the performance of electrical components intended for surface mounting
DE1766688B1 (de) Anordnung mehrerer Plaettchen,welche integrierte Halbleiterschaltungen enthalten,auf einer gemeinsamen Isolatorplatte sowie Verfahren zur Herstellung der Anordnung
DE19749663A1 (de) Halbleiterbauelement-Testgerät
DE102009039377B4 (de) Leiterplattenmodul und zugehöriges Herstellungsverfahren
DE1466310A1 (de) Abgeschirmte Baugruppe fuer die elektrischen Nachrichten und Messtechnik
DE2929612C2 (de) Schaltungsanordnung in Microstrip-Bauweise für mit Leistungstransistoren bestückte Schaltungen der Höchstfrequenztechnik
DE10126568B4 (de) Elektronisches Bauelement sowie Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee