DE3854481T2 - Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem. - Google Patents
Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem.Info
- Publication number
- DE3854481T2 DE3854481T2 DE3854481T DE3854481T DE3854481T2 DE 3854481 T2 DE3854481 T2 DE 3854481T2 DE 3854481 T DE3854481 T DE 3854481T DE 3854481 T DE3854481 T DE 3854481T DE 3854481 T2 DE3854481 T2 DE 3854481T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- processor
- stored
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 27
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 40
- 238000007726 management method Methods 0.000 description 36
- 238000013500 data storage Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 18
- 239000000872 buffer Substances 0.000 description 16
- 230000008707 rearrangement Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Description
- Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verarbeiten von Onlinedaten in einem dezentralisierten Verarbeitungssystem, das aus mehreren über ein Übertragungsmedium miteinander verbundenen Prozessoren besteht.
- Betreffend ein System zum Verarbeiten von Onlinedaten in einem dezentralisierten Verarbeitungssystem schlägt das Dokument JP-A-57-146361 ein System vor, bei dem ein mit einem Prozessor verbundener Übertragungssteuerungsprozessor die vom Prozessor erforderlichen Daten an die Daten auf einem Übertragungsmedium zusammen mit einem Inhaltscode derselben, der als Schlüssel dient, sendet. Das Programm im Prozessor speichert die gesendeten Daten in einen Datenbereich ein. Bisher wurden jedoch die Größe und die Kopfadresse des Datenbereichs ausschließlich zum Zeitpunkt der Programmerstellung festgelegt.
- Wenn Daten mit erhöhtem Umfang direkt durch das Programm eingespeichert werden, werden daher unmittelbar hinter den vorstehend genannten Daten liegende Bereiche zerstört, wenn nicht die folgenden Vorgänge ausgeführt werden:
- (1) Die Korrektur von Datenbereichen ist nur dann ausreichend, wenn durch eine Kopfadresse des Programms direkt auf die Daten Bezug genommen wird. Daher muß ein Prozessor zum Entwickeln des Programms erneut den Datenbereich und das Programm, das auf die Daten Bezug nimmt, verknüpfen, und er muß sie gleichzeitig in einem Offlinezustand in den Prozessor laden, der sie benötigt.
- (2) Um die vorstehend genannte Verbindung zu bewirken, verwaltet der Prozessor zum Entwickeln des Programms die für den das Programm empfangende Prozessor spezifische Speicherinformation, und er verwaltet ferner das Programm und die Daten.
- (3) Der Prozessor zum Entwickeln des Programms spezifiziert eine Ladeadresse, damit die Adresse zum Verbindungszeitpunkt in Übereinstimmung mit der Adresse zum Ladezeitpunkt kommt.
- Gemäß dem vorstehend genannten Stand der Technik ist jedoch nicht darauf geachtet, mit Daten variabler Länge auf dem Übertragungsmedium fertig zu werden, und es treten Schwierigkeiten auf, wie sie nachfolgend beschrieben sind.
- (1) Wenn Daten mit erhöhtem Umfang direkt durch das Programm abgespeichert werden, werden unmittelbar hinter den Daten angeordnete Bereiche zerstört und es wird nicht auf sie Bezug genommen.
- (2) Die daten werden nicht im Onlinezustand abgespeichert und das Programm muß korrigiert werden.
- (3) Der Prozessor zum Entwickeln des Programms muß die dem Prozessor spezifische Speicherinformation verwalten, er muß das Programm und die Information, die mit den Daten in Beziehung steht, wie zum Entwickeln und Korrigieren des Programms erforderlich, verwalten, und er muß ferner die Ladeadressen zum Spezifizieren der Prozessoren verwalten.
- Aus diesen Gründen sollten die Prozessoren zum Ausführen der Verarbeitung nicht autonom sein, wobei sie sich lediglich auf ihre eigene, interne Information stützen, ohne eine Anweisung an andere Prozessoren zu geben oder ohne durch andere Prozessoren angewiesen zu werden, was es erschwert, Flexibilität bei der Wartung und Erweiterung aufrecht zu erhalten.
- Das Dokument IBM Technical Disclosure Bulletin, Vol. 27, No. 3, August 1984, New York, USA, Seiten 1769 - 1770 ist auf "Flexible buffer pooling with an SNA receiving Station" gerichtet. Der Datenfluß-Dosiermechanismus bei SNA (system network architecture) steuert den Empfang von Datenrahmen und signalisiert Bereitschaft zum Aufnehmen der nächsten Gruppe von Datenraten, sobald die erforderliche Anzahl von Puffern verfügbar ist. Er verringert die Anzahl übertragener Datenrahmen so, daß Anpassung an die vorhandenen Pufferhilfsmittel erzielt wird, wie sie in der Empfangsstation zur Verfügung stehen, und er wird daher mit der Anzahl von Puffern versorgt, die pro Programm zu verwenden sind. Wenn nicht gebrauchter Speicherbereich zur Verfügung steht, wird aus der aktuellen Gruppe von N Puffern zuzüglich verfügbarer Puffer ein Pufferpool von x Puffern erzeugt, wobei x kleiner als N ist.
- Im Hinblick auf die vorliegende Anmeldung ist ein Verfahren zum Betreiben eines dezentralisierten Verarbeitungssystems mit mehreren Prozessoren bekannt. Die Prozessoren werden über eine variable Anzahl von Datenrahmen miteinander verknüpft.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Verarbeiten von Daten zu schaffen, bei denen Daten variabler Länge, die auf dem Übertragungsmedium umgeordnet werden können, auf Onlineweise automatisch dadurch abgespeichert werden, daß geeignete Leerbereiche gesucht und geschützt werden, um die oben genannten Schwierigkeiten auszuschließen, wie sie dem existierenden Online-Datenverarbeitungssystem eigen sind.
- Um die vorstehend angegebene Aufgabe zu lösen, beschäftigt sich die Erfindung mit einem Verfahren zum Verarbeiten von Daten, bei dem die einzelnen Prozessoren Daten variabler Länge verarbeiten, die in einem Datenfeld in einem dezentralisierten Verarbeitungssystem umgeordnet werden können, das aus mehreren über ein Übertragungsmedium verbundenen Prozessoren besteht, wobei die Verbesserung darin besteht, daß jeder der einzelnen Prozessoren Information enthält, die die Anordnung der in seinem eigenen Speicher abgespeicherten Daten kennzeichnet, er nachdem zum Einspeichern der Daten in den Speicher erforderlichen Bereich sucht und er die vom Übertragungsmedium empfangenen Daten auf Onlineweise in Form für indirekte Bezugnahme in Leerbereiche in seinem eigenen Speicher einspeichert, indem er nur die Information verwendet, die die Anordnung in diesem Prozessor selbst eingespeicherten Daten repräsentiert.
- Fig. 1 ist ein Flußdiagramm, das den Prozeßablauf eines Prozessors in einem dezentralisierten Verarbeitungssystem gemäß einem Ausführungsbeispiel der Erfindung veranschaulicht;
- Fig. 2 ist ein Blockdiagramm, das den allgemeinen Aufbau des dezentralisierten Verarbeitungssystems veranschaulicht, auf das sich die Erfindung bezieht;
- Fig. 3 ist ein Blockdiagramm, das den Aufbau des Prozessors in Fig. 2 veranschaulicht;
- Fig. 4 ist ein Diagramm, das das Format einer Speicherinformation-Abspeichereinheit in Fig. 3 veranschaulicht;
- Fig. 5 ist ein Diagramm, das ein Format eines Speicherplans veranschaulicht;
- Fig. 6 ist ein Diagramm, das den Aufbau des Prozessors gemäß einem anderen Ausführungsbeispiel der Erfindung veranschaulicht;
- Fig. 7 ist ein Diagramm, das ein Format des Speicherplans veranschaulicht;
- Fig. 8 ist ein Flußdiagramm, das den Prozeßablauf des Prozessors beim dezentralisierten Verarbeitungssystem gemäß einem anderen Ausführungsbeispiel der Erfindung veranschaulicht;
- Fig. 9 ist ein Diagramm, das den Aufbau veranschaulicht, wie er in einem die Erfindung verwendenden Datensteuerungssystem verwendet wird;
- Fig. 10 ist ein Flußdiagramm zum Veranschaulichen des Prozeßablaufs des Datensteuerungssystems; und
- Fig. 11 ist ein Diagramm, das ein Format der Verbindungsinformation-Abspeicherungseinheit von Fig. 9 veranschaulicht.
- Es wird nun das Prinzip der Erfindung beschrieben.
- Gemäß der Erfindung besteht ein dezentralisiertes System aus mehreren Prozessoren, die über einen Übertragungssteuerungsprozessor miteinander verbunden sind, wobei die durch ein Übertragungsmedium laufenden Daten aus einem Inhaltscode, der den Inhalt angibt, einein Identifizierungscode zum Identifizieren des Datenteils und der Größe desselben sowie aus dem Datenteil besteht. Was die für die Prozessoren erforderlichen Daten betrifft, ist der Inhaltscode bereits vorab in den Übertragungssteuerungsprozessor eingespeichert.
- Jeder Prozessor verfügt über einen Puffer zum Zwischenspeichern der Eingangsdaten, eine Datenspeichereinheit zum Einspeichern des Datenteils und eine Speicherverwaltungseinheit, die eine Speicherinformation-Abspeicherungseinheit verwaltet, die Identifizierungscodes, die Größe des Datenbereichs und die Kopfadresse für die in der Datenspeichereinheit eingespeicherten Daten speichert, die den Speicher im Prozessor verwaltet und die nach einem geeigneten Leerbereich sucht und diesen sichert.
- Die durch jeden der Prozessoren erzeugten Daten laufen mit der oben angegebenen Form auf dem Übertragungsmedium. Der Übertragungssteuerungsprozessor sendet diejenigen Daten an einen Prozessor, wie sie von der Speicherverwaltungseinheit im Prozessor erforderlich sind, wobei der Inhaltscode als Schlüssel dient. Der Prozessor steuert die Speicherverwaltungseinheit gestützt auf die Dateneingabe im Puffer. Die Speicherverwaltungseinheit berechnet zunächst die Kopf/Ende- Adressen der Datenbereiche aus der in der Speicherinformation-Abspeicherungseinheit abgespeicherten Information. Die Speicherverwaltungseinheit erstellt dann auf Grundlage derselben sowie der oberen/unteren Grenzadresse (interne Daten), wie sie in der Datenspeichereinheit abgespeichert sind, einen Speicherplan für die Datenspeichereinheit.
- Danach sucht die Speicherverwaltungseinheit im erstellten Speicherplan nach einem Leerbereich, der größer als der Umfang der empfangenen Daten ist. Wenn ein geeigneter Leerbereich besteht, wird Information betreffend die empfangenen Daten in einen Leerbereich in der Speicherinformation-Abspeicherungseinheit eingespeichert. Dann speichert die Speicherverwaltungseinheit den Datenteil in die Datenspeichereinheit ein, wobei sie die Kopfadresse des Leerbereichs in der Datenspeichereinheit als Ladeadresse verwendet. D.h., daß, da der Prozessor die Speicherverwaltung ausführt und nach einem geeigneten Leerbereich sucht und diesen sichert, andere Bereiche selbst dann nicht zerstört, wenn der Umfang der Eingangsdaten geändert wird. Außerdem ist es möglich, die Daten auf Onlineweise einzuspeichern, da es nicht erforderlich ist, das Programm zum Abspeichern der Daten zu korrigieren. Darüber hinaus müssen die einzelnen Prozessoren keine für andere Prozessoren spezifische Information erkennen und sie können die Verarbeitung autonom ausführen.
- In Verbindung mit den beigefügten Zeichnungen werden nun Ausführungsbeispiele der Erfindung im einzelnen beschrieben.
- Fig. 2 ist ein Blockdiagramm, das den allgemeinen Aufbau eines dezentralisierten Verarbeitungssystems zum verarbeiten von Daten gemäß einem Ausführungsbeispiel der Erfindung veranschaulicht. Das dezentralisierte Verarbeitungssystem besteht aus mehreren Prozessoren 14A, die über ein gemeinsames Übertragungsmedium (nachfolgend als Datenfeld bezeichnet) 11 über Übertragungssteuerungsprozessoren (NCP) 13 miteinander verbunden sind. Das gemeinsame Übertragungsmedium, auf das hier Bezug genommen wird, steht für ein Medium, das Daten der Prozessoren führt, wie ein leitungsgebundender Übertragungspfad, ein Speicher oder ein drahtloser Pfad.
- Der von den Prozessoren ausgeführte Prozeß wird nun unter Bezugnahme auf Fig. 3 beschrieben. Die Daten 12 laufen auf die oben angegebene Weise im Datenfeld 11. Hierbei besteht der Datenteil aus Daten mit variabler Länge, die umgeordnet werden können, wie aus gewöhnlichen Daten, einem einfachen Programm, einem Objektprogramm sowie Lademodulen, die umgeordnet werden können.
- Ein Verfahren, das einen als Inhaltscode bezeichneten Code verwendet, um den Dateninhalt zu kennzeichnen, wird nun als Verfahren (Protokoll) zum Senden und Empfangen von Daten zwischen den Prozessoren 14a über das Datenfeld 11 beschrieben. Selbstverständlich ist es möglich, ein anderes Protokoll als Verfahren zum Senden und Empfangen von Daten zu verwenden.
- Die Daten 12 im Datenfeld 11 werden über die mit den Prozessoren 14a verbundenen NCPs 13 empfangen. Was die von den Prozessoren 14a empfangenen Daten betrifft, sind, wie oben beschrieben, die Inhaltscodes bereits in die NCPs 13 eingespeichert. Die NCPs 13 ermitteln die empfangenen Daten mit den Inhaltscodes als Schlüssel und senden sie nach Bedarf an die Prozessoren 14A.
- Das Programm im Prozessor 14A ist so aufgebaut, daß es einen Prozeß mit den Daten als Eingangsgrößen ausführt, wenn alle Daten mit vorgegebenen Inhaltscodes erstellt sind. Diese wurde im oben genannten Dokument JP-A-57-146361 näher beschrieben.
- Der Prozessor 14a betreibt die Speicherverwaltungseinheit 15A auf die in den Puffer 18A eingegebenen Daten 12 hin. Auf Grundlage der in Fig. 4 dargestellten Information in der Speicherinformation-Abspeicherungseinheit 16a hin sucht die Speicherverwaltungseinheit 15A mittels eines später beschriebenen Prozesses nach einem geeigneten Leerbereich und sichert diesen und speichert die Eingangsdaten 12 in die Datenspeichereinheit 17A ein. Die Speicherverwaltungseinheit 15A besteht aus einer Speicherplan-Erstellungseinheit 15a, einer Leerbereich-Sucheinheit 15b, einer Speicherinformation-Erstellungseinheit 15c und einer Dateneinschreibeinheit 15d.
- Fig. 1 ist ein Flußdiagramm, gemäß dem der Prozeß durch die Speicherverwaltungseinheit 15A ausgeführt wird. Der Prozeß der Speicherverwaltungseinheit 15A wird nun unter Bezugnahme auf das Flußdiagramm von Fig. 1 beschrieben.
- Die Speicherverwaltungseinheit 15A betreibt zunächst die Speicherplan-Erstellungseinheit 15a, die einen Speicherplan 41A erstellt, um nach einem Leerbereich in der Datenspeichereinheit 17a zu suchen. Fig. 5 zeigt ein Format für den Speicherplan 41A. In der Speicherinformation-Abspeicherungseinheit 16A ist Information abgespeichert, die Daten betrifft, die in Form des in Fig. 4 dargestellten Formats in die Datenspeichereinheit 17A eingespeichert wurden.
- Beim Erstellen des Speicherplans 41a wird daher überprüft, ob die Speicherinformation zu verwenden ist oder nicht. D.h., daß dann, wenn der Identifizierungscode ID der Eingangsdaten 12 mit dem der Daten übereinstimmt, die durch die Speicherinformation-Abspeicherungseinheit 16A spezifiziert sind, können die durch die Speicherinformation-Abspeicherungseinheit 16A spezifizierten Daten durch Überschreiben oder dergleichen auf die Eingangsdaten 12 hin in einem Schritt 58 erneuert werden. In diesem Fall geht daher der Ablauf zu einem Schritt 53 weiter, ohne daß die Speicherinformation verwendet wird (Schritt 51).
- Wenn die Identifizierungscodes nicht übereinstimmen, wird der Speicherplan 41A auf Grundlage der Speicherinformation in Übereinstimmung mit dem Format von Fig. 5 erstellt. Hierbei wird die Endadresse dadurch erhalten, daß der Umfang zur Kopfadresse addiert wird. Aus Identifizierungscodes, Kopf adressen und Endadressen bestehende Sätze werden ausgehend von der zweiten Zeile des Speicherplans 41a dicht aufeinanderfolgend eingespeichert (Schritt 52). Die Prozesse der Schritte 51 und 52 werden für alle durch die Speicherinformation-Abspeicherungseinheit 16a spezifizierten Daten ausgeführt (Schritt 53).
- Die erste Zeile des Speicherplans 41A und die n-te Zeile anschließend an diejenige Zeile, in der die Abschlußdaten eingespeichert werden, entsprechen der oberen/unteren Grenzadresse (niedrig/hoch) der Datenspeichereinheit 17a. Daher wird z.B. der Wert -1 als Identifizierungscode abgespeichert und derselbe Wert wird in der Kopf/End-Adresse abgespeichert, wie es in Fig. 5 dargestellt ist. Danach werden die erste Zeile bis zur n-ten Zeile des Speicherplans 41A mit absteigender Ordnung mit der Kopfadresse als Schlüssel sortiert. Die Größen von Leerbereichen finden sich für die erste Zeile bis zur (n-1)-ten Zeile im Speicherplan 41A. Hierbei sind der Identifizierungscode, die Kopfadresse, die Endadresse und der Umfang eines Leerbereichs in der i-ten Zeile durch fci, si, ei bzw. di bezeichnet. Der Umfang di eines Leerbereichs unmittelbar hinter dem Datenbereich mit dem Identifizierungscode fci ist di = si+1 - ei. Die Größe des Leerbereichs der n-ten Zeile ist im Beispiel als -1 angenommen (Schritt 54).
- Dann betreibt die Speicherverwaltungseinheit 15A die Leerbereich-Sucheinheit 15b, die nach einem Leerbereich mit einem Umfang größer als dem der Eingangsdaten 12 auf Grundlage des Umfangs der Eingangsdaten 12 und des Speicherplans 41A sucht. Wenn ein derartiger Leerbereich existiert, wird dessen Kopfadresse erhalten, d.h. die Endadresse des Datenbereichs unmittelbar vor dem Leerbereich. Dann betreibt die Speicherverwaltungseinheit 15A die Speicherinformation-Erstellungseinheit 15c. Wenn kein derartiger Leerbereich existiert, wird die Verarbeitung abgeschlossen (Schritt 55).
- Die Speicherinformation-Erstellungseinheit 15c überprüft zunächst, ob in der Speicherinformation-Abspeicherungseinheit 16A ein Leerbereich vorhanden ist, durch den Speicherinformation betreffend die Eingangsdaten 12 aufgezeichnet werden kann. Abgespeicherte Daten, deren Identifizierungscode in Übereinstimmung mit dem der Eingangsdaten 12 stehen, werden gelöscht und der Bereich in der Speicherinformation-Abspeicherungseinheit 16A wird zum Leerbereich hinzugefügt (Schrit 56). Wenn ein derartiger Leerbereich existiert, werden der Identifizierungscode der Umfang des Datenbereichs und die Kopfadresse für die Eingangsdaten 12 in die Speicherinformation-Abspeicherungseinheit 16A eingespeichert. Die Speicherverwaltungseinheit 15A betreibt die Dateneinschreibeinheit 15d (Schritt 57).
- Die Dateneinschreibeinheit 15d speichert den Datenteil der Eingangsdaten 12 in den Leerbereich der Datenspeichereinheit 17A, wobei sie die Kopfadresse als Ladeadresse verwendet.
- Bei einem modifizierten Ausführungsbeispiel kann ferner der Inhaltscode in Übereinstimmung mit dem Identifizierungscode gebracht werden und unter Verwendung des Inhaltscodes kann der Prozeß auf Grundlage des Identifizierungscodes ausgeführt werden.
- Gemäß dem vorstehend angegebenen Ausführungsbeispiel verwaltet der Prozessor den Speicher und er sucht ferner nach einem geeigneten Leerbereich und sichert diesen. Daher werden selbst dann, wenn sich der Umfang der Eingangsdaten dynamisch ändert, andere Bereiche in der Datenspeichereinheit nicht zerstört. Außerdem ist es möglich, Daten auf Onlineweise einzuspeichern, da es nicht erforderlich ist, das Programm zum Einspeichern von Eingangsdaten zu korrigieren. Darüber hinaus muß keiner der Prozessoren Information erkennen, die für andere Prozessoren spezifisch ist, und er kann die Verarbeitung autonom ausführen.
- Daher können die Prozessoren die Daten autonom auf Onlineweise einspeichern, während sie nach einem geeigneten Leerbereich suchen und diesen sichern, wodurch das System verbesserte Onlinewartung und Erweiterbarkeit zeigt.
- Fig. 6 veranschaulicht ein anderes Ausführungsbeispiel der Erfindung, bei dem der Prozeß durch Prozessoren ausgeführt wird. In Fig. 6 bezeichnen die Bezugszahlen 11, 12 und 13 dieselben Aufbauelemente wie beim oben angegebenen Ausführungsbeispiel, und die Bezugszahlen 14B bis 18B bezeichnen Aufbauelemente, die den Aufbauelementen 14A bis 18A entsprechen. D.h., daß die Bezugszahl 14B einen Prozessor bezeichnet. Die Bezugszahlen 15B, 16B, 17B und 18B bezeichnen eine Speicherverwaltungseinheit, eine Speicherinformations-Abspeicherungseinheit, eine Datenspeichereinheit bzw. einen Puffer, die den Prozessor 14B aufbauen. Das Programm im Prozessor 14B ist so beschaffen, daß es die Verarbeitung mit den Daten als Eingangsgrößen ausführt, wenn die Daten mit vorgegebenen Inhaltscodes insgesamt erstellt sind, Dies stimmt mit dem vorstehend angegebenen Ausführungsbeispiel überein.
- Der Prozessor 14B betreibt die Speicherverwaltungseinheit 15B auf in den Puffer 18B eingegebene Daten 12 hin. Auf Grundlage von Information in der Speicherinformation-Abspeicherungseinheit 16B, wie in Fig. 4 dargestellt, sichert die Speicherverwaltungseinheit 15B mittels eines später beschriebenen Ablaufs einen geeigneten Leerbereich und speichert die Eingangsdaten 12 in die Datenspeichereinheit 17B ein. Die Speicherverwaltungseinheit 15B besteht aus einer Speicherplan-Erstellungseinheit 15a, einer Leerbereich-Sucheinheit 15b, einer Speicherinformation-Erstellungseinheit 15c, einer Dateneinschreibeinheit 15d und einer Umordnungseinheit 15e.
- Fig. 8 ist ein Flußdiagramm, das den von der Speicherverwaltungseinheit 15b ausgeführten Prozeß veranschaulicht. In Verbindung mit dem Flußdiagramm von Fig. 8 wird nun der von der Speicherverwaltungseinheit 15B gemäß diesem Ausführungsbeispiel ausgeführte Prozeß beschrieben.
- Die Speicherverwaltungseinheit 15B betreibt zunächst die Speicherplan-Erstellungseinheit 15a, die einen Speicherplan 41B zum Suchen nach einem Leerbereich in der Datenspeichereinheit 17B erstellt, wie es beim vorstehenden Ausführungsbeispiel beschrieben ist. Fig. 7 zeigt ein Format für den Speicherplan. In der Speicherinformation-Abspeicherungseinheit 16B wird Information betreffend die in die Datenspeichereinheit 17B eingespeicherten Daten in Form des in Fig. 4 dargestellten Formats eingespeichert.
- Beim Erstellen des Speicherplans 41B wird daher überprüft, ob die Speicherinformation verwendet wird oder nicht. D.h., daß dann, wenn der Identifizierungscode der Eingangsdaten 12 mit dem der durch die Speicherinformation-Abspeicherungseinheit 16B spezifizierten Daten übereinstimmt, können die durch die Speicherinformation-Abspeicherungseinheit 16B spezifizierten Daten in einem Schritt 70 durch doppeltes Einschreiben oder dergleichen auf die Eingangsdaten 12 hin erneuert werden. In diesem Fall geht der Ablauf zu einem Schritt 63 weiter, ohne daß die Speicherinformation verwendet wird (Schritt 61).
- Wenn die Identifizierungscodes nicht übereinstimmen, wird der Speicherplan 41B auf Grundlage der Speicherinformation in Übereinstimmung mit dem Format von Fig. 7 erstellt,
- Die Abläufe in den Schritten 64 und 65 sind dieselben wie diejenigen in den Schritten 54 und 55 beim vorstehend angegebenen Ausführungsbeispiel. Wenn kein Leerbereich existiert, betreibt die Speicherverwaltungseinheit 15B die Umordnungseinheit 15e, um die abgespeicherten Daten umzuordnen, um zu überprüfen, ob der erforderliche Leerbereich erhalten wird oder nicht.
- Die Umordnungseinheit 15e nimmt eine Umordnung der abgespeicherten Daten vor, um den erforderlichen Leerbereich zu erzielen. Zunächst werden im Speicherplan 41B für den Fall, daß die abgespeicherten Daten mit ansteigender Reihenfolge in der Datenspeichereinheit 17B abgespeichert sind, für jeden der Bereiche mit der Kopfadresse als Schlüssel Daten aufgefunden. Im Speicherplan 41B werden die Kopfadresse der i-ten Zeile, die Endadresse, der Umfang eines Leerbereichs und die Kopfadresse vor der Umordnung mit si, ei, di und osi bezeichnet, und sie werden wie folgt umgeordnet:
- osi = si
- si = ei - 1
- ei = ei - di-1
- (mit di-1 ≠ 0; i = 2, 3, ..., n-1).
- Es wird angenommen, daß der Anfangswert der Kopfadresse osi vor der Umordnung beim Erstellen des Speicherplans beispielsweise -1 ist.
- Demgemäß überprüfen die Speicherinformation-Erstellungseinheit 15, die später beschrieben wird, und die Dateneinschreibeinheit 15d bei Erneuerung der Kopfadresse osi mit dem Wert vor der Umordnung, ob es sich um einen Anfangswert handelt oder nicht, wodurch erkannt wird, ob die Daten eine Umordnung benötigen oder nicht, und es wird die Anfangskopfadresse erkannt.
- Anschließend wird der Umfang eines Leerbereichs aufgefunden und der Speicherplan 41B wird erneut auf dieselbe Weise durch die Speicherplan-Erstellungseinheit 15a erstellt (Schritt 66). Auf Grundlage des umgestellten Plans 41B wird durch die Leerbereich-Sucheinheit 15b auf dieselbe Weise nach einem Leerbereich gesucht. Wenn ein Leerbereich existiert, betreibt die Speicherverwaltungseinheit 15B die Speicherinformation-Erstellungseinheit 15c auf solche Weise, daß Information betreffend die Eingangsdaten 12 und abgespeicherte Information, die Umordnung benötigen, in die Speicherinformation-Abspeicherungseinheit 16B eingeschrieben wird. Wenn kein derartiger Leerbereich existiert, wird der Prozeß abgeschlossen (Schritt 67).
- Der Betrieb der Speicherinformation-Erstellungseinheit 15c ist derselbe wie der beim vorstehenden Ausführungsbeispiel genannte Betrieb (Schritt 68). Hierbei werden, wenn ein Leerbereich existiert, der Identifizierungscode, der Umfang des Datenbereichs und die Kopfadresse für die Eingangsdaten 12 in die Speicherinformation-Abspeicherungseinheit 16B eingespeichert. Die obige Kopfadresse ist diejenige eines Leerbereichs, wie durch die Leerbereich-Sucheinheit 15b oder die Umordnungseinheit 15e erhalten. Ferner wird, wenn abgespeicherte Daten existieren, die Umordnung benötigen, der Inhalt der Speicherinformation-Abspeicherungseinheit 16B mit dem Identifizierungscode als Schlüssel durchsucht. Die Kopfadresse des Bereichs wird durch die Kopfadresse im umgebautem Speicherplan 41B erneuert. Dann betreibt die Speicherverwaltungseinheit 15B die Dateneinschreibeinheit 15d (Schritt 69).
- Die Dateneinschreibeinheit 15d schreibt die Eingangsdaten 12 in die Datenspeichereinheit 17B ein und nimmt eine Umordnung der eingespeicherten Daten vor, wenn Umordnung erforderlich ist. D.h., daß die Daten in der Datenspeichereinheit 17B dann, wenn die abgespeicherten Daten Umordnung benötigen, auf Grundlage der Information im Speicherplan 41B umgeordnet werden.
- Danach wird der Datenteil der Eingangsdaten 12 auf Grundlage der Kopfadresse des Leerbereichs in der Datenspeichereinheit 17B abgespeichert (Schritt 70).
- Das vorstehend angegebene Ausführungsbeispiel kann auf die unten angegebene Weise modifiziert werden:
- (1) Der Identifizierungscode im Speicherplan 41B kann als Zeilennummer in der Speicherinformation-Abspeicherungseinheit 16B verwendet werden, so daß abgespeicherte Daten, die Umordnung erforderlich machen, mit hoher Geschwindigkeit durch die Speicherinformation-Erstellungseinheit 15c verarbeitet werden können. Hierbei sind jedoch die erste Zeile und die n-te Zeile des Speicherplans 41B ausgeschlossen. Dies ermöglicht es, den Ablauf zum Durchsuchen des Inhalts der Speicherinformation-Abspeicherungseinheit 16B unter Verwendung von Identifizierungscodes als Schlüssel zu vereinfachen.
- (2) Der Inhaltscode kann in Übereinstimmung mit dem Identifizierungscode gebracht werden, um die Verarbeitung auf Grundlage des Identifizierungscodes unter Verwendung des Inhaltscodes auszuführen.
- Gemäß dem vorstehend angegebenen Ausführungsbeispiel verwaltet der Prozessor den Speicher, er sucht nach einem geeigneten Leerbereich und sichert diesen, und er nimmt, falls erforderlich, eine Umordnung der abgespeicherten Daten vor. Daher wird verhindert, daß der Leerbereich weiter in kleine Bereiche unterteilt wird, und es werden unnütze Leerbereiche beseitigt, was es ermöglicht, mehr Daten abzuspeichern, zusätzlich zu den Wirkungen, die durch das oben angegebene Ausführungsbeispiel erzielt werden.
- Daher speichert der Prozessor die Daten autonom auf Onlineweise ein, während er einen geeigneten Leerbereich sichert, so daß der Speicher wirkungsvoll verwendet werden kann, was zur Verbesserung der Onlinewartung und der Erweiterbarkeit des Systems beiträgt.
- Nachfolgend wird der Betrieb für den Fall beschrieben, daß die durch das vorstehend genannte System abgespeicherten Daten gestützt auf ein System mit indirekter Bezugnahme verarbeitet werden.
- Das Merkmal dieses Datensteuerungssystems liegt darin, daß der Prozessor mit der vorstehend angegebenen Dateneinschreibeinrichtung für Daten variabler Länge versehen ist, die voneinander unabhängig sind und einander nicht stören und umgeordnet werden können, wobei der Prozessor über Information verfügt, die die Kopfadresse der abgespeicherten Daten anzeigt, und der Prozessor die Verarbeitung unter Bezugnahme auf die abgespeicherten Daten mittels des Systems mit indirekter Bezugnahme ausführt, wobei er die obige Information verwendet.
- Dies wird nachfolgend konkreter beschrieben.
- Fig. 9 veranschaulicht konkret den Fall, daß das Datensteuerungssystem an das dezentralisierte Verarbeitungssystem von Fig. 2 angepaßt ist, wobei die Bezugszahlen 11, 12 und 13 dieselben Aufbauelemente angeben, wie sie zuvor genannt sind, und die Bezugszahlen 14C bis 18C Aufbauelemente bezeichnen, die den mit 14A bis 18A bezeichneten entsprechen. D.h., daß die Bezugszahl 14C einen Prozessor bezeichnet und die Bezugszahlen 15C, 16C, 17C und 18C eine Speicherverwaltungseinheit, eine Speicherinformation-Abspeicherungseinheit, eine Datenspeichereinheit und einen Puffer bezeichnen, die den Prozessor aufbauen.
- Der Prozessor 14C ist ferner mit einer Onlineladeeinrichtung 21, einer Verbindungsinformation-Abspeicherungseinheit 22 und einer Ausführungsverwaltungseinheit 23 versehen. Die Onlineladeeinrichtung besteht aus der Speicherverwaltungseinheit 15c und einer Onlineverbindungseinrichtung 21a. Ferner kann die Speicherverwaltungseinheit 15c entweder aus der Speicherverwaltungseinheit 15A oder der Speicherverwaltungseinheit 15B, wie beim vorstehend angegebenen Ausführungsbeispiel beschrieben, bestehen, und in diesem Fall besteht sie aus der letzteren.
- Der Prozessor 14c sucht nach einem geeigneten Leerbereich, er speichert die Eingangsdaten 12 ein, er nimmt auf die eingespeicherten Daten Bezug und er führt den Prozeß aus. Hierbei werden die abgespeicherten Daten jedoch dann ausgeführt, wenn sie aus einem Lademodul bestehen, der umgeordnet werden kann, und wenn die oben angegebenen erforderlichen Daten eingegeben werden.
- Fig. 10 ist ein Flußdiagramm für den vom Prozessor 14c ausgeführten Prozeß. Der vom Prozessor 14c ausgeführte Prozeß wird nun in Verbindung mit den Fig. 9 und 10 beschrieben.
- Der Prozessor 14c betreibt die Onlineladeeinrichtung 21 auf in den Puffer 18c eingegebene Daten 12 hin.
- Die Onlineladeeinrichtung 21 betreibt die Speicherverwaltungseinheit 15c, die den Speicherplan, wie den in Fig. 4 dargestellten, auf Grundlage von Information in der Speicherinformation-Abspeicherungseinheit 16c und der oberen/unteren Grenzadresse (interne Daten) in der Datenspeichereinheit 17C erstellt (Schritt 71), um nach einem Leerbereich in der Datenspeichereinheit 17C zu suchen. Dann wird auf Grundlage des Speicherplans nach einem Leerbereich mit einem Umfang größer als dem der Eingangsdaten 12 gesucht, und dieser wird gesichert. Dabei können die abgespeicherten Daten nach Bedarf umgeordnet werden, um unnützen Leerbereich zu beseitigen und um nach einem Leerbereich zu suchen und diesen zu sichern (Schritt 72).
- Danach wird, wenn Eingangsdaten 12 und um Umordnung erfordernde abgespeicherte Daten existieren, diese betreffende Information in die Speicherinformation-Abspeicherungseinheit 16c eingeschrieben oder erneuert. Dann werden die abgespeicherten Daten, die Umordnung benötigen, umgeordnet und die Eingangsdaten 12 werden in die Datenspeichereinheit 17c eingespeichert (Schritt 73).
- Danach betreibt die Onlineladeeinrichtung 21 die Onlineverbindungseinrichtung 21a, die die Verbindungsinformation-Abspeicherungseinheit 22 in solcher Weise verwaltet, daß der Prozessor 14c durch das System mit indirekter Bezugnahme auf die abgespeicherten Daten Bezug nimmt und diese ausführt. Fig. 11 zeigt ein Format für die Verbindungsinformation-Abspeicherungseinheit 22. Die Zeilenanzahl in der Verbindungsinformation-Abspeicherungseinheit 22 steht in Übereinstimmung mit derjenigen in der Speicherinformation-Abspeicherungseinheit 16c. Die Onlineverbindungseinrichtung 21a findet Kopfadressen und Inhaltscodes in der Speicherinformation-Abspeicherungseinheit 16c aufeinanderfolgend für alle in die Datenspeichereinheit 17c eingespeicherten Daten auf und frischt die Verbindungsinformation-Abspeicherungseinheit 22 auf (Schritt 74).
- Die Ausführungsverwaltungseinheit 23 durchsucht die Verbindungsinformation-Abspeicherungseinheit 22 nach erforderlichen Eingangsdaten, die auf Grundlage des Systems mit indirekter Bezugnahme eingespeichert wurden, wobei der Inhaltscode als Schlüssel verwendet wird, sie liest die Kopfadresse aus, sie nimmt auf die abgespeicherten Daten Bezug und sie führt eine Steuerung mit diesen aus (Schritt 75). Die abgespeicherten Daten, mit denen die Steuerung ausgeführt wird, verarbeiten die Eingangsdaten im Puffer 18c, sie addieren den Inhaltscode zum Ergebnis und sie erzeugen sie im Datenfeld 11.
- Die vorstehend angegebene Struktur kann wie folgt modifiziert werden:
- (1) Um Abläufe betreffend die Auffrischung der Verbindungsinformation-Abspeicherungseinheit 22 einzusparen, kann sie in der Speicherinformation-Abspeicherungseinheit 16c enthalten sein. Dies trägt dazu bei, überflüssige Tabellen zu beseitigen und die Verarbeitungsgeschwindigkeit der Onlineladeeinrichtung 21 zu erhöhen.
- (2) Der Inhaltscode kann in Übereinstimmung mit dem Identifizierungscode gebracht werden und der Prozeß auf Grundlage des Identifizierungscodes kann unterverwendung des Inhaltscodes ausgeführt werden.
- (3) Die Speicherverwaltungseinheit 15C kann keine Umordnungsfunktion aufweisen (wie die imersten Ausführungsbeispiel angegebene).
- Gemäß dem vorstehend angegebenen Datensteuerungssystem ist der Prozessor mit einer Speichersteuerungsfunktion, die umgeordnet werden kann, Verbindungsfunktion und Ausführungsverwaltungsfunktion versehen, und er sucht nach einem geeigneten Leerbereich, er speichert die Eingangsdaten ein, er nimmt auf die eingespeicherten Daten Bezug und er führt sie aus, was zu einer Verbesserung der Onlinewartbarkeit und der Erweiterbarkeit des Systems beiträgt.
- Gemäß der vorstehend beschriebenen Erfindung speichert jeder Prozessor die vom Übertragungsmedium empfangenen Daten in einen Leerbereich in seinem eigenen Speicher unter Verwendung von Information ein, die die Lage von in seinem eigenen Speicher abgespeicherten Daten angibt. Daher ist es möglich, ein Datenverarbeitungssystem zu realisieren, bei dem ein Prozessor Daten variabler Länge einspeichert, die auf Onlineweise autonom auf dem Übertragungsmedium umgeordnet werden können, während nach einem geeigneten Leerbereich gesucht wird und dieser gesichert wird.
- Ferner hat jeder Prozessor eine Funktion zum Umordnen von im Speicher abgespeicherten Daten und zum Einspeichern von vom Übertragungsmedium empfangenen Daten in einem Leerbereich im eigenen Speicher, während die Daten nach Bedarf mittels der Umordnungsfunktion unter Verwendung von Information umgeordnet werden, die die Umordnung der im Prozessor abgespeicherten Daten angibt. In diesem Fall kann daher der Speicher wirkungsvoll genutzt werden, zusätzlich zu den oben angegebenen Wirkungen.
Claims (7)
1. Verfahren zum Betrieb eines dezentralisierten
Verarbeitungssystems mit mehreren Prozessoren (14A), die über ein
Eingangsdaten (12) variierender Länge führendes Datenfeld
(11) miteinander gekoppelt sind, wobei jeder Prozessor (14A)
einen Speicher (17A) aufweist,
dadurch gekennzeichnet,
daß die Eingangsdaten (12) jeweils einen Datenteil und
einen dessen Größe angebenden Größencode aufweisen, und
daß das Verfahren folgende Schritte aufweist:
(a) die in dem Datenfeld (11) geführten Eingangsdaten
(12) werden empfangen;
(b) zur Ermittlung der Größe des Datenteils der
empfangenen Eingangsdaten (12) wird deren Größencode
erfäßt;
(c) innerhalb des zugehörigen Speichers (17A) wird
aufgrund der ermittelten Größe des Datenteils und der
örtlichen Anordnung der in dem Speicher (17A)
bereits gespeicherten Datenteile ein Leerbereich mit
einer Größe angeordnet, die zur Speicherung des
Datenteils der empfangenen Eingangsdaten (12)
ausreicht; und
(d) in den angeordneten Leerbereich des Speichers (17A)
wird der empfangene Datenteil eingespeichert.
2. Verfahren nach Anspruch 1, wobei mindestens einer der
Datenteile ein in einem Prozessor (14A) auszuführendes
Programm variabler Länge enthält.
3. Verfahren nach Anspruch 1 oder 2, wobei jeder Prozessor
(14A) bereits in dem Speicher (17A) gespeicherte Datenteile
in andere Bereiche innerhalb des Speichers (14A) umordnet, um
den besagten Leerbereich zur Verfügung zu stellen.
4. Verfahren nach Anspruch 1 oder 2, wobei zu der örtlichen
Anordnung die Bestimmung einer Kopf- und einer Endadresse der
in dem Speicher (17A) gespeicherten Datenteile gehört.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der
Speicher (17A) einen Speicherplan mit Codes zur
Identifizierung von bereits gespeicherten Datenteilen sowie einer Größe
mindestens eines Leerbereichs aufweist.
6. Verfahren nach Anspruch 5, wobei zu den
Identifizierungscodes ein den Inhalt der bereits gespeicherten Datenteile
angebenden Inhaltscode gehört.
7. Verfahren nach Anspruch 1 oder 2, wobei
die Eingangsdaten (12) jeweils einen den Inhalts ihrer
Datenteile angebenden Inhaltscode aufweisen,
zu dem Verfahren ferner die Erfassung der Inhaltscodes
der in dem Datenfeld (11) geführten Eingangsdaten (12) in
jedem Prozessor gehört, und
in dem Schritt (a) Eingangsdaten (12) empfangen werden,
die Inhaltscodes aufweisen, die für den Prozessor bestimmte
Eingangsdaten (12) angeben.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060847A JPS63226762A (ja) | 1987-03-16 | 1987-03-16 | デ−タ処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3854481D1 DE3854481D1 (de) | 1995-10-26 |
DE3854481T2 true DE3854481T2 (de) | 1996-05-15 |
Family
ID=13154172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3854481T Expired - Fee Related DE3854481T2 (de) | 1987-03-16 | 1988-02-02 | Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5003469A (de) |
EP (1) | EP0282711B1 (de) |
JP (1) | JPS63226762A (de) |
CN (1) | CN1029048C (de) |
DE (1) | DE3854481T2 (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0285927A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Vlsi Eng Corp | 記憶装置 |
DE69031936T2 (de) * | 1989-11-17 | 1998-06-10 | Digital Equipment Corp | System und Verfahren zur Speicherung von Firmware in einem adressunabhängigen Format |
DE69111633T2 (de) * | 1990-01-30 | 1996-04-04 | Philips Electronics Nv | Vorrichtungen zur variablen Längen-Kodierung und Dekodierung von digitalen Daten. |
IT1239596B (it) * | 1990-02-16 | 1993-11-10 | Sincon Spa Sistemi Imformativi | Rete di collegamento per la gestione di dati in elaborazioni parallele. |
JP3057460B2 (ja) * | 1991-08-22 | 2000-06-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム、およびそのマルチプロセッサ・システムを用いたグラフィックス表示装置 |
JP3073284B2 (ja) * | 1991-10-08 | 2000-08-07 | 三菱重工業株式会社 | データ通信方式 |
US5452201A (en) * | 1993-08-24 | 1995-09-19 | Allen-Bradley Company, Inc. | Industrial controller with highly distributed processing |
US5974516A (en) * | 1996-10-18 | 1999-10-26 | Samsung Electronics Co., Ltd. | Byte-writable two-dimensional FIFO buffer having storage locations with fields indicating storage location availability and data ordering |
US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
DE602004030236D1 (de) | 2003-06-02 | 2011-01-05 | Qualcomm Inc | Erzeugen und implementieren eines signalprotokolls und einer schnittstelle für höhere datenraten |
AU2004300958A1 (en) | 2003-08-13 | 2005-02-24 | Qualcomm, Incorporated | A signal interface for higher data rates |
CA2538308C (en) | 2003-09-10 | 2013-05-14 | Qualcomm Incorporated | High data rate interface |
KR20080052699A (ko) | 2003-10-15 | 2008-06-11 | 퀄컴 인코포레이티드 | 높은 데이터 레이트 인터페이스 |
KR100827573B1 (ko) | 2003-10-29 | 2008-05-07 | 퀄컴 인코포레이티드 | 높은 데이터 레이트 인터페이스 |
TWI381686B (zh) | 2003-11-12 | 2013-01-01 | Qualcomm Inc | 具有改良的鏈路控制之高資料速率介面 |
KR20060096161A (ko) | 2003-11-25 | 2006-09-07 | 콸콤 인코포레이티드 | 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스 |
KR100906319B1 (ko) | 2003-12-08 | 2009-07-06 | 퀄컴 인코포레이티드 | 링크 동기화를 갖는 고 데이터 레이트 인터페이스 |
CA2775734C (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
RU2355121C2 (ru) | 2004-03-17 | 2009-05-10 | Квэлкомм Инкорпорейтед | Устройство и способ интерфейса с высокой скоростью передачи данных |
WO2005096594A1 (en) | 2004-03-24 | 2005-10-13 | Qualcomm Incorporated | High data rate interface apparatus and method |
ATE518343T1 (de) | 2004-06-04 | 2011-08-15 | Qualcomm Inc | Schnittstellenvorrichtung und -verfahren für hohe datenraten |
US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US7742833B1 (en) | 2006-09-28 | 2010-06-22 | Rockwell Automation Technologies, Inc. | Auto discovery of embedded historians in network |
US7711440B1 (en) | 2006-09-28 | 2010-05-04 | Rockwell Automation Technologies, Inc. | Browser based embedded historian |
US7672740B1 (en) | 2006-09-28 | 2010-03-02 | Rockwell Automation Technologies, Inc. | Conditional download of data from embedded historians |
US7913228B2 (en) | 2006-09-29 | 2011-03-22 | Rockwell Automation Technologies, Inc. | Translation viewer for project documentation and editing |
US8181157B2 (en) | 2006-09-29 | 2012-05-15 | Rockwell Automation Technologies, Inc. | Custom language support for project documentation and editing |
US7933666B2 (en) * | 2006-11-10 | 2011-04-26 | Rockwell Automation Technologies, Inc. | Adjustable data collection rate for embedded historians |
US7974937B2 (en) * | 2007-05-17 | 2011-07-05 | Rockwell Automation Technologies, Inc. | Adaptive embedded historians with aggregator component |
US7930261B2 (en) | 2007-09-26 | 2011-04-19 | Rockwell Automation Technologies, Inc. | Historians embedded in industrial units |
US7917857B2 (en) | 2007-09-26 | 2011-03-29 | Rockwell Automation Technologies, Inc. | Direct subscription to intelligent I/O module |
US7930639B2 (en) | 2007-09-26 | 2011-04-19 | Rockwell Automation Technologies, Inc. | Contextualization for historians in industrial systems |
US7809656B2 (en) | 2007-09-27 | 2010-10-05 | Rockwell Automation Technologies, Inc. | Microhistorians as proxies for data transfer |
US7882218B2 (en) | 2007-09-27 | 2011-02-01 | Rockwell Automation Technologies, Inc. | Platform independent historian |
US7962440B2 (en) | 2007-09-27 | 2011-06-14 | Rockwell Automation Technologies, Inc. | Adaptive industrial systems via embedded historian data |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3754218A (en) * | 1970-05-29 | 1973-08-21 | Nippon Electric Co | Data handling system with relocation capability comprising operand registers adapted therefor |
US3678462A (en) * | 1970-06-22 | 1972-07-18 | Novar Corp | Memory for storing plurality of variable length records |
DE2218839C3 (de) * | 1972-04-19 | 1980-12-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Zuteilung von Speicheradressen zu einer Gruppe von Datenelementen |
US3810109A (en) * | 1972-07-21 | 1974-05-07 | Ultronic Syst | Storage and space availability apparatus for a data processing printout system |
SE387763B (sv) * | 1975-10-23 | 1976-09-13 | Ellemtel Utvecklings Ab | Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt |
JPS54129942A (en) * | 1978-03-31 | 1979-10-08 | Fujitsu Ltd | Direct transfer system between sub-systems |
US4325120A (en) * | 1978-12-21 | 1982-04-13 | Intel Corporation | Data processing system |
US4280176A (en) * | 1978-12-26 | 1981-07-21 | International Business Machines Corporation | Memory configuration, address interleaving, relocation and access control system |
JPS5652454A (en) * | 1979-10-05 | 1981-05-11 | Hitachi Ltd | Input/output control method of variable word length memory |
JPS5759233A (en) * | 1980-09-29 | 1982-04-09 | Hitachi Ltd | Signal transmitting circuit |
JPS58195956A (ja) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | デ−タ・バツフアの系列別可変メモリエリア管理方式 |
US4499539A (en) * | 1982-12-20 | 1985-02-12 | International Business Machines Corporation | Method and apparatus for limiting allocated data-storage space in a data-storage unit |
JPS60118937A (ja) * | 1983-11-30 | 1985-06-26 | Sharp Corp | マルチ・タスク制御用デバイス |
-
1987
- 1987-03-16 JP JP62060847A patent/JPS63226762A/ja active Pending
-
1988
- 1988-02-02 EP EP88101483A patent/EP0282711B1/de not_active Expired - Lifetime
- 1988-02-02 DE DE3854481T patent/DE3854481T2/de not_active Expired - Fee Related
- 1988-02-08 US US07/152,996 patent/US5003469A/en not_active Expired - Lifetime
- 1988-03-15 CN CN88101302A patent/CN1029048C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0282711A3 (de) | 1991-01-30 |
EP0282711B1 (de) | 1995-09-20 |
US5003469A (en) | 1991-03-26 |
DE3854481D1 (de) | 1995-10-26 |
CN88101302A (zh) | 1988-10-05 |
JPS63226762A (ja) | 1988-09-21 |
EP0282711A2 (de) | 1988-09-21 |
CN1029048C (zh) | 1995-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3854481T2 (de) | Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem. | |
DE3222390C2 (de) | ||
DE2415900C3 (de) | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen | |
DE3853274T2 (de) | Verfahren und Vorrichtung zur Aufteilung von Datenverarbeitungsfunktionen zwischen mehreren Prozessoren. | |
DE69329630T2 (de) | Vorrichtung zur Vektorverarbeitung | |
DE69127101T2 (de) | System für verteilte mehrfachrechnerkommunikation | |
DE19607531C2 (de) | Zeitoptimierte Übertragungseinrichtung für Rundsendedaten in Multicluster-Computersystemen mit Crossbarnetz | |
DE3650233T2 (de) | Verfahren zur Wiedergewinnung verteilter Dateien und System zur Anwendung des Verfahrens. | |
DE3151745C2 (de) | ||
DE69027806T2 (de) | Multifunktionskoppler zwischen einer zentralen Verarbeitungseinheit eines Rechners und verschiedenen Peripheriegeräten dieses Rechners | |
DE2944419C2 (de) | ||
EP0013737A1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE69026764T2 (de) | Verfahren zur Datenübertragung mit hoher Geschwindigkeit | |
DE3301628A1 (de) | Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern | |
DE3439302A1 (de) | Speichersteuerungsvorrichtung | |
DE3688738T2 (de) | Musteradressierbarer speicher. | |
DE3126363A1 (de) | Verfahren und vorrichtung zur steuerung einer datenuebertragung mit direktem speicherzugriff | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE4207158A1 (de) | Speicher-zugriffssteuerung | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE3752239T2 (de) | Vorrichtung zur Anzeigebestimmung in einer Anzeigeeinrichtung eines Computerterminals | |
DE2912073A1 (de) | Stapelspeicheranordnung zur kurzzeitigen speicherung von informationen bei nichtabsetzbarkeit dieser informationen in einem datenverarbeitungssystem | |
DE69031361T2 (de) | Taktsignalgeneratorsystem | |
DE69418545T2 (de) | Mehrkanal-Datenempfängersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |