DE3784407T2 - Flipflop-schaltung. - Google Patents
Flipflop-schaltung.Info
- Publication number
- DE3784407T2 DE3784407T2 DE8787307174T DE3784407T DE3784407T2 DE 3784407 T2 DE3784407 T2 DE 3784407T2 DE 8787307174 T DE8787307174 T DE 8787307174T DE 3784407 T DE3784407 T DE 3784407T DE 3784407 T2 DE3784407 T2 DE 3784407T2
- Authority
- DE
- Germany
- Prior art keywords
- pair
- input terminals
- input
- output terminal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
- Die vorliegende Erfindung betrifft eine Flipflop- Schaltung und insbesonders eine Flipflop-Schaltung, die eine kurze Verzögerungszeit für den Signaldurchlauf aufweist.
- Konventionelle Flipflop-Schaltungen werden jetzt mit Bezug auf die Fig. 1 bis 3 der zugehörigen Zeichnungen beschrieben; es zeigen:
- Fig. 1 ein Schaltbild, das ein konventionelle Flipflop- Schaltung darstellt;
- Fig. 2 ein Zeitdiagramm zur Erklärung der Arbeitsweise der Schaltung in Fig.1; und
- Fig. 3 ein Schaltbild, das eine andere konventionelle Flipflop-Schaltung darstellt.
- Fig. 1 zeigt eine statische Flipflop-Schaltung in einer konventionellen Technik. In Fig.1 besteht die Flipflop- Schaltung aus zwei Invertern 21 und 22 und zwei Schaltern 23 und 24. In dieser Flipflop-Schaltung wird der Schalter 23 in Reaktion auf ein Eingangssignal an einem Übernahmeeingangsanschluß 26 aktiviert, um ein Signal an einem Dateneingangsanschluß 25 einzulesen, und der Schalter 24 wird in Reaktion auf ein Eingangssignal an einen Halteeingangsanschluß 27 aktiviert, um die Daten zu halten.
- Fig. 2 zeigt die Arbeitsweise der in Fig.1 dargestellten Schaltung. Da die Flipflop-Schaltung in Fig. 1 mit dem Halten der Daten unter Verwendung der zwei Inverter 21 und 22 eine statische Operation ausführt, werden die Verzögerungszeiten TD1 und TD2 der zwei Inverter zur Zeit der Schaltoperation addiert, wobei sie eine Gesamtverzögerungszeit, wie in einem Zeitdiagramm in Fig. 2 dargestellt, vergrößern.
- Fig. 3 zeigt als anderes koventionelles Beispiel eine dynamische Flipflop-Schaltung. Gemäß Fig. 3 besteht die Flipflop-Schaltung aus einem Inverter 31 und einem Schalter 32. In der Flipflop-Schaltung wird der Schalter 32 in Reaktion auf ein Eingangssignal an einem Übernahmeeingangsanschluß 35 aktiviert, um ein Signal an einem Dateneingangsanschluß 34 einzulesen, und die Information wird durch einen an den Eingang des Inverters 31 angeschlossenen Kondensator 37 gehalten. Die gehaltene Information wird dann durch die nächste Flipflop-Schaltung durch einen Schalter 33 gehalten, der in Reaktion auf ein Eingangssignal an einem Eingangsanschluß 36 aktiviert wird.
- Eine Gesamtverzögerungszeit der Flipflop-Schaltung mit obiger Anordnung wird durch die Verzögerungszeit des Inverters 31 bestimmt. Bei einer niedrigen Frequenz kann jedoch ein Informationsverlust auftreten, da die durch den Kondensator 37 gehaltene Information bei der niedrigen Frequenz entladen wird. Demzufolge kann bei einer niedrigen Frequenz nicht gearbeitet werden.
- In der U.S Patentbeschreibung Nr. 4,506,167, die am 19. März 1985 erteilt wurde, ist eine Hochgeschwindigkeits- Speicherlogikschaltung vorgeschlagen, die aus einem Paar von Invertern und Rückkopplungsschaltern zum Sperren der Inverter besteht. Ein Paar von Eingangsschaltvorrichtungen erlaubt Daten den Zugang zu dem Speicher wenn der Speicher deaktiviert ist.
- Es ist eine Aufgabe der vorliegenden Erfindung, eine statische Flipflop-Schaltung zu schaffen, in der die oben beschriebenen konventionellen Nachteile eliminiert sind und in der die Arbeitsgeschwindigkeit durch die Verkürzung der Verzögerungszeit erhöht ist.
- In einer Ausführungsform der zu beschreibenden Erfindung wird eine Flipflop-Schaltung bereitgestellt, die umfaßt:
- ein erstes Paar von Eingangsanschlüssen, um ein entsprechendes erstes Paar von Eingangsdatensignalen zu empfangen;
- ein zweites Paar von Eingangsanschlüssen, um ein entsprechendes zweites Paar von Eingangsdatensignalen zu empfangen, wobei dieses Paar das Komplement zu dem ersten Paar der Eingangsdatensignale ist;
- erste und zweite Ausgangsanschlüsse;
- ein NOR-Gatter dessen Ausgangsanschluß mit dem ersten Ausgangsanschluß verbunden ist, ein NAND-Gatter dessen Ausgangsanschluß mit dem zweiten Ausgangsanschluß verbunden ist, zwei Paare von Übernahmeschaltern, die entsprechend zwischen dem ersten Paar von Eingangsanschlüssen und zwei Eingangsanschlüssen des NOR-Gatters eingefügt sind, und zwischen dem zweiten Paar von Eingangsanschlüssen des NAND- Gatters, wobei die zwei Paare von Übernahmeschaltern durch ein ein- und auszuschaltendes Übernahmesignal gesteuert werden, und zwei Paare von Halteschaltern, die entsprechend zwischen den zwei Eingangsanschlüssen des NOR-Gatters und dem Ausgangsanschluß des NAND-Gatters und zwischen den zwei Eingangsanschlüssen des NAND-Gatters und dem Ausgangsanschluß des NOR-Gatters eingefügt sind, wobei die zwei Paare von Halteschaltern durch ein synchron ein- und auszuschaltendes Haltesignal gesteuert werden.
- Eine Ausführungsform der Erfindung wird jetzt beispielhaft mit Bezug auf Fig. 4 der anliegenden Zeichnungen beschrieben, in denen
- Fig. 4 ein Schaltbild einer grundlegenden Anordnung einer Flipflop-Schaltung zeigt.
- Die Flipflop-Schaltung in Fig.4 empfängt ein Paar von Eingangsdatensignalen SIN-a und SIN-b und ein Paar komplementärer Eingangsdatensignale -a und , und gibt Ausgangsdaten Q und aus.
- In Fig. 4 dienen Eingangsanschllüsse 7a und 7b dem Empfang der entsprechendem Eingangsdatensignale SIN-a und SIN-b, und sind über die Schalter 3a und 3b mit den zwei Eingangsanschlüssen eines NOR-Gatters 13 verbunden. Eingangsanschlüsse 8a und 8b dienen dem Empfang der entsprechenden Eingangsdatensignale und , und sind über die Schalter 4a und 4b mit den zwei Eingangsanschlüssen eines NAND-Gatters 14 verbunden. Die Schalter 3a, 3b, 4a und 4b werden durch ein synchron ein-und auszuschaltendes Übernahmesignal SL gesteuert. Die zwei Eingangsanschlüsse des NOR-Gatters 13 sind gemeinsam über die Schalter 5a und 5b mit dem Ausgangsanschluß des NAND-Gatters 14 verbunden. Die zwei Eingangsanschlüsse des NAND-Gatters 14 sind gemeinsam über die Schalter 6a und 6b mit dem Ausgangsanschluß des NOR- Gatters 13 verbunden. Die Schalter 5a, 5b, 6a und 6b werden durch ein synchron ein-und auszuschaltendes Haltesignal SH gesteuert.
- Gemäß der Flipflop-Schaltung können durch Anlegen der entsprechenden Eingangsdatensignale SIN-a und SIN-b an die Eingangsanschlüsse 7a und 7b und durch Anlegen der Eingangsdatensignale , an die entsprechenden Eingangsanschlüsse 8a und 8b, die entsprechenden NAND und NOR Ausgangssignale an den AuSgangssanschlüssen 11 und 12 erhalten werden.
- Eine Verzögerungszeit der Flipflop-Schaltung gemäß der vorliegenden Erfindung ist durch die eines einzelnen Inverters trotz seiner statischen Betriebsweise bestimmt. Damit können Probleme, wie der Verlust von Information gelöst werden, und der Betrieb bei einer niedrigen Frequenz kann ausgeführt werden, während ein zuverlässiger Betrieb bei hoher Geschwindigkeit realisiert ist.
Claims (1)
1. Flipflop-Schaltung mit:
einem ersten Paar von Eingangsanschlüssen, um ein
entsprechendes erstes Paar von Eingangsdatensignalen zu
empfangen;
einem zweiten Paar von Eingangsanschlüssen, um ein
entsprechendes zweites Paar von Eingangsdatensignalen zu
empfangen, wobei dieses Paar das Komplement zu dem ersten
Paar der Eingangsdatensignale ist;
ersten und zweiten Ausgangsanschlüssen;
einem NOR-Gatter, dessen Ausgangsanschluß mit dem ersten
Ausgangsanschluß verbunden ist;
einem NAND-Gatter, dessen Ausgangsanschluß mit dem
zweiten Ausgangsanschluß verbunden ist;
zwei Paaren von Übernahmeschaltern, die entsprechend
zwischen dem ersten Paar von Eingangsanschlüssen und zwei
Eingangsanschlüssen des NOR-Gatters eingefügt sind, und
zwischen dem zweiten Paar von Eingangsanschlüssen und zwei
Eingangsanschlüssen des NAND-Gatters, wobei die zwei Paare
von Übernahmeschaltern durch ein ein- und auszuschaltendes
Übernahmesignal gesteuert werden; und
zwei Paaren von Halteschaltern, die entsprechend zwischen
den zwei Eingangsanschlüssen des NOR-Gatters und dem
Ausgangsanschluß des NAND-Gatters und zwischen den zwei
Eingangsanschlüssen des NAND-Gatters und dem Ausgangsanschluß
des NOR-Gatters eingefügt sind, wobei die zwei Paare von
Halteschaltern durch ein synchron ein- und auszuschaltendes
Haltesignal gesteuert werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61191616A JP2689416B2 (ja) | 1986-08-18 | 1986-08-18 | フリツプフロツプ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3784407D1 DE3784407D1 (de) | 1993-04-08 |
DE3784407T2 true DE3784407T2 (de) | 1993-06-09 |
Family
ID=16277597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8787307174T Expired - Fee Related DE3784407T2 (de) | 1986-08-18 | 1987-08-13 | Flipflop-schaltung. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4797576A (de) |
EP (1) | EP0256861B1 (de) |
JP (1) | JP2689416B2 (de) |
AU (1) | AU586396B2 (de) |
CA (1) | CA1266517C (de) |
DE (1) | DE3784407T2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0312142B1 (de) * | 1987-10-12 | 1992-09-02 | Koninklijke Philips Electronics N.V. | Ausleseschaltung einer Verzögerungsschaltung |
JPH0234018A (ja) * | 1988-07-25 | 1990-02-05 | Oki Electric Ind Co Ltd | フリップフロップ回路 |
DE3919053A1 (de) * | 1989-06-10 | 1990-12-13 | Licentia Gmbh | D-flip-flop in cmos-technologie |
DE69123725T2 (de) * | 1991-04-30 | 1997-06-12 | Ibm | Elektrischer Schaltkreis zum Generieren von Impulsreihen |
JP3036910B2 (ja) * | 1991-08-20 | 2000-04-24 | 沖電気工業株式会社 | Cmosデコード回路 |
JP4954639B2 (ja) * | 2006-08-25 | 2012-06-20 | パナソニック株式会社 | ラッチ回路及びこれを備えた半導体集積回路 |
EP2510541A4 (de) * | 2009-12-11 | 2016-04-13 | Semiconductor Energy Lab | Nichtflüchtige sperrschaltung und logikschaltung sowie halbleitervorrichtung damit |
KR20220145923A (ko) * | 2009-12-25 | 2022-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 장치, 반도체 장치, 및 전자 장치 |
US8508276B2 (en) | 2010-08-25 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including latch circuit |
TWI621121B (zh) | 2011-01-05 | 2018-04-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
JP5879165B2 (ja) | 2011-03-30 | 2016-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI567735B (zh) | 2011-03-31 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體電路,記憶體單元,及訊號處理電路 |
JP5886128B2 (ja) | 2011-05-13 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102093909B1 (ko) | 2011-05-19 | 2020-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 및 회로의 구동 방법 |
KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
US9336845B2 (en) | 2011-05-20 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Register circuit including a volatile memory and a nonvolatile memory |
US9058892B2 (en) | 2012-03-14 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and shift register |
US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
WO2014073374A1 (en) | 2012-11-06 | 2014-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
KR102112367B1 (ko) | 2013-02-12 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2014199709A (ja) | 2013-03-14 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 記憶装置、半導体装置 |
WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6329843B2 (ja) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6442321B2 (ja) | 2014-03-07 | 2018-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法、並びに電子機器 |
TWI646782B (zh) | 2014-04-11 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置 |
CN106797213B (zh) | 2014-10-10 | 2021-02-02 | 株式会社半导体能源研究所 | 逻辑电路、处理单元、电子构件以及电子设备 |
US10177142B2 (en) | 2015-12-25 | 2019-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit, logic circuit, processor, electronic component, and electronic device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4911050A (de) * | 1972-05-25 | 1974-01-31 | ||
JPS50126140U (de) * | 1974-03-30 | 1975-10-16 | ||
DE2833211C2 (de) * | 1978-07-28 | 1982-06-09 | Siemens AG, 1000 Berlin und 8000 München | Asynchroner binärer Vorwärts-Rückwärtszähler |
JPS55100734A (en) * | 1979-01-26 | 1980-07-31 | Hitachi Ltd | Output buffer circuit with latch function |
US4506167A (en) * | 1982-05-26 | 1985-03-19 | Motorola, Inc. | High speed logic flip-flop latching arrangements including input and feedback pairs of transmission gates |
US4477738A (en) * | 1982-06-14 | 1984-10-16 | Ibm Corporation | LSSD Compatible clock driver |
US4638183A (en) * | 1984-09-20 | 1987-01-20 | International Business Machines Corporation | Dynamically selectable polarity latch |
-
1986
- 1986-08-18 JP JP61191616A patent/JP2689416B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-05 US US07/081,877 patent/US4797576A/en not_active Expired - Fee Related
- 1987-08-11 AU AU76761/87A patent/AU586396B2/en not_active Ceased
- 1987-08-12 CA CA544300A patent/CA1266517C/en not_active Expired - Lifetime
- 1987-08-13 EP EP87307174A patent/EP0256861B1/de not_active Expired - Lifetime
- 1987-08-13 DE DE8787307174T patent/DE3784407T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0256861A2 (de) | 1988-02-24 |
AU586396B2 (en) | 1989-07-06 |
JPS6348007A (ja) | 1988-02-29 |
JP2689416B2 (ja) | 1997-12-10 |
EP0256861B1 (de) | 1993-03-03 |
CA1266517A (en) | 1990-03-06 |
AU7676187A (en) | 1988-02-25 |
EP0256861A3 (en) | 1989-07-19 |
CA1266517C (en) | 1990-03-06 |
US4797576A (en) | 1989-01-10 |
DE3784407D1 (de) | 1993-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3784407T2 (de) | Flipflop-schaltung. | |
DE19603469C2 (de) | Taktsignal-Modellierungsschaltung | |
DE69120586T2 (de) | Rechnersystem mit synchronem Bus | |
DE3543911C2 (de) | ||
DE3688933T2 (de) | Speichervorrichtung. | |
DE69122189T2 (de) | Flip-Flop-Schaltung vom "Master-Slave"-Typ | |
DE69029390T2 (de) | Programmierbare Schaltung für eine neurale Logik | |
DE69227608T2 (de) | Veränderliche Taktteilerschaltung | |
DE213971T1 (de) | Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung. | |
DE3851514T2 (de) | Verfahren und Vorrichtung zur überprüfung der Zustände einer Maschine. | |
DE69424523T2 (de) | Inneres Taktsteuerungsverfahren und Schaltung für programmierbare Speichern | |
DE68926518T2 (de) | Flipflop-Schaltung | |
DE2723707A1 (de) | Taktgeberschaltung | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
DE3786973T2 (de) | Semaphorschaltung für gemeinsam genutzte Speicherzellen. | |
DE3751083T2 (de) | Schnittstelle für seriellen Bus, fähig für den Datentransfer in verschiedenen Formaten. | |
DE3146721C2 (de) | ||
DE3743586C2 (de) | ||
DE3850547T2 (de) | Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen. | |
DE69403028T2 (de) | Verfahren und Vorrichtung zur Steuerung der Auf-dem-Chip-Taktverschiebung | |
EP0778673A1 (de) | Integrierte Schaltung mit programmierbarem Pad-Treiber | |
DE3314139C2 (de) | ||
DE69024913T2 (de) | Programmierbare Steuerungsvorrichtung mit Unterbrechungssteuerungsgerät zur Prioritätsbestimmung von Unterbrechungsanforderungen von einer Vielzahl von Ein-/Ausgabeeinrichtungen und zur Unterbrechungsvektorerzeugung | |
EP0186040A1 (de) | Integrierter Halbleiterspeicher | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |