DE3732973A1 - Schaltungsanordnung zur fehlerueberwachung zweier rechenergebnisse eines mikroprozessors - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für Fehlerüberwa­ chung zweier Rechenergebnisse in Form mehrerer von einem Mikropro­ zessor ausgegebener digitaler Signale mit mindestens einem Kompa­ rator.

Aus der Technik der datenverabeitenden Anlagen ist bekannt, zur Überwachung elektrischer Signale, die zugleich einer Informations­ übertragung dienen und einer Bearbeitung, z. B. mehreren Rechen­ vorgängen unterzogen werden, die für diese Aufgabe gewählten Hilfsmittel in zweifacher, konstruktiv übereinstimmender Ausfüh­ rung vorzusehen, damit die von dem Informationsgeber abgeleiteten Signale parallel zueinander übertragen und bearbeitet werden kön­ nen. Das am Schluß der Bearbeitung ausgegebene Rechenergebnis, das in Form zweier parallel abnehmbarer Signalgruppen erscheint, die im Falle der Fehlerfreiheit nahezu übereinstimmen, wird zu einem Komparator hin abgezweigt. Bei einer mangelnden Überein­ stimmung spricht der Komparator an und kann ein Fehlersignal über eine einzige oder auch über eine von mehreren Fehlersignal­ leitungen ausgeben.

Zur Vereinfachung des Schaltungsaufbaus und zur Einsparung der zweifachen Hilfsmittel für die Informationsbearbeitung wird in ver­ bindung mit Mikroprozessoren eine unter dem Namen "Watchdog" be­ kannte Schaltung benutzt, von der beim Auftreten eines Fehlers ein Fehlersignal geliefert wird. Im einzelnen werden bei einer Auslösung, der sog. "Triggerung" aus einer Speicherzelle mehrere digitale Prüfimpulse als feststehendes Datenwort parallel in das Rechenwerk eingegeben, in diesem bearbeitet und schließlich zwecks Fehlerprüfung an eine Fehlimpuls-Detektorschaltung als Auswerte-Einrichtung ausgegeben, die mehrere monostabile Kippstu­ fen enthält und bei der Wahrnehmung eines Fehlers ein zugehöriges Signal erzeugt.

Das Rechenwerk eines Mikroprozessors steht normalerweise unter einer Programmsteuerung, bei der in mehreren aufeinanderfolgenden Schritten zumindest ein Datenwort der Ausführung von Befehlen un­ terliegt und dabei durch Rechenoperationen in einer vorgeschrie­ benen Weise abgeändert wird. Zur Überprüfung, ob ein solcher Pro­ grammablauf fehlerfrei bleibt, wird der Mikroprozessor veranlaßt, in zeitlich konstanten Abständen wiederholt jeweils zwei aufein­ anderfolgende Rechenergebnisse in Form von Paaren erwarteter Da­ tenworte auszugeben, deren Abgriff an vorherbestimmten Punkten des Programmablaufes erfolgt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, von deren Hilfsmittel jeweils zwei in festem zeitlichem Abstand wiederholt von einem Mikroprozessor ausgegebene Datenworte auf Fehler überprüfbar sind.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwei an den Ausgang des Mikroprozessors parallel angeschlossene Komparatoren bei fehlerfreiem Empfang des ihnen zugeordneten Datenwortes je ein Signal an einen Impulsbildner ausgeben, der aus der Zeit­ differenz zwischen dem Auftreten der beiden Signale einen Nadelim­ puls entwickelt, und daß dem Impulsbildner ein Digitalzähler mit einem Hilfsmittel nachgeschaltet ist, das beim Ausbleiben ei­ nes Nadelimpulses ein Fehlersignal ausgibt.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung darge­ stellt und wird im folgenden ausführlich erläutert. Es stellt dar

Fig. 1 ein Schaltbild mit den wesentlichen Bestandteilen der Schaltungsanordnung gemäß der Erfindung,

Fig. 2 den Verlauf in der Schaltungsanordnung der Fig. 1 auftretender Signale,

Fig. 3 an den Ausgang des Zählers der Fig. 1 angeschlossene Hilfsmittel, die bei einer Unterbrechung der Folge von Nadelimpulsen ein Fehlersignal erzeugen, und

Fig. 4 den Verlauf von Signalen, um das Zusammenwirken von Bi­ närzähler und nachgeschaltetem Flipflop zu veranschau­ lichen.

Auf zahlreichen Gebieten der Technik werden als Gerätebestandtei­ le Mikroprozessoren eingesetzt, deren Speicher und Rechenwerke gewissen Fehlleistungen unterliegen. Im vorliegenden Fall soll insbesondere der Programmablauf, also die Ausführung der aufein­ anderfolgenden Befehle durch das Rechenwerk auf eventuell auftre­ tende Fehler überwacht werden. Zu diesem Zweck wird die in regel­ mäßigen Zeitabständen gebildete Checksumme eines löschbaren Pro­ grammierbaren, nur dem Lesen dienenden Speichers, abgekürzt EPROM, als konstantes Testmuster in das Rechenwerk eingeschleust, und an zwei Punkten des Programmablaufes werden vom Mikroprozessor wie­ derholt zwei Datenworte an einen Ausgangsport (nicht gezeigt) aus­ gegeben. Solange die Fehlerfreiheit gegeben ist, erscheinen wie­ derholt in konstanten Zeitabständen diese beiden Datenworte als einwandfreie Prüf- und Rechenergebnisse als Ausgangssignale des Ausgangsports, die zugleich die Eingangssignale der hauptsächlich in der Fig. 1 dargestellten Schaltungsanordnung gemäß der Erfin­ dung sind.

Das einzelne Datenwort wird in Form von vier nahezu gleichzeitig auftretenden digitalen Signalen vom Mikroprozessor auf vier par­ allelen Leitungen 20, 21, 22 und 23 in die Schaltungsanordnung eingeschleust und dabei Eingangsklemmen 2, 7, 10 und 15 zweier Komparatoren 24 und 25 zugeleitet. Weiteren Eingangsklemmen 1, 9, 11 und 14 der Komparatoren 24 und 25 werden ständig konstant eingestellte Bezugsspannungen zugeführt, deren Größen dem jeweils zu erkennenden Datenwort in der Weise zugeordnet sind, daß in dem Augenblick, in dem die vom Mikroprozessor kommenden Signale das erste Datenwort wiedergeben, das also fehlerfrei ist, der Kompa­ rator 24 anspricht und einen Schaltimpuls an ein an seinem Aus­ gang angeschlossenes Flipflop FF ₁ eines Impulsbildners 26 ab­ gibt. In ähnlicher Weise spricht der Komparator 25 in dem Augen­ blick an, in dem die vier auf den Leitungen 20, 21, 22 und 23 ein­ gehenden Signale das zweite Datenwort einwandfrei wiedergeben, und gibt einen Schaltimpuls an ein weiteres Flipflop FF ₂ des Diffe­ renzbildners 26 ab.

Wie man insbesondere aus dem Signalverlauf der Fig. 2 erkennt, sind die Flipflops FF ₁ und FF ₂ des Impulsbildners 26 derart miteinander verbunden, daß beim Eintritt des Schaltimpulses aus dem Komparator 25 das Flipflop FF ₂ zwar geschaltet, somit ein Si­ gnal an seiner Ausgangsklemme O ₂ also auf das hohe Niveau gebracht wird, aber vom selben Signal das Flipflop FF ₁ zugleich zurückge­ stellt und über die Ausgangsklemme ₁ des Flipflop FF ₁ unmittel­ bar das Flipflop FF ₂ ebenfalls zurückgestellt wird. Folglich fällt das Signal an der Ausgangsklemme O ₂ des Flipflop FF ₂ unmit­ telbar vom hohen Niveau auf das tiefe Niveau zurück, so da vom Impulsbildner 26 lediglich Nadelimpulse 27 in regelmäßiger Fol­ ge über eine Ausgangsleitung 29 an einen 14stufigen Binärzähler 30 ausgegeben werden. Der Binärzähler 30 ist Bestandteil eines Zählerbausteines 28, der zusätzliche in bekannter Weise derart verdrahtet ist, daß beim Ausbleiben eines Nadelimpulses 27 in der Folge der Nadelimpulse 27 das Ausgangssignal einer Stufe O ₁₃ des Binärzählers 30 vom tiefen Niveau auf das hohe Niveau umge­ schaltet wird, wie in der Fig. 4 dargestellt ist. Bei einem Blick auf die Fig. 1 und 3 ist zu erkennen, daß eine Eingangs­ klemme eines Flipflops 32 an seiner Ausgangsleitung 31 der Stufe O ₁₃ des Binärzählers 30 angelegt ist, während zur Erregung des Flipflop 32 bei der Inbetriebnahme des Mikroprozessors ein Schalt­ signal einer Schaltklemme R _ES zugeführt werden muß.

Sobald beim Ausbleiben eines Nadelimpulses 27 innerhalb der Folge der Nadelimpulse 27 das Flipflop 32 vom Ausgangssignal der Stufe O ₁₃ des Binärzählers 30 über deren Ausgangsleitung 31 geschaltet wird, gibt es vornehmlich zur Abschaltung des Mikroprozessors über seine Ausgangsleitung 33 ein Fehlersignal aus.

Obgleich hier vorausgesetzt wurde, daß der Mikroprozessor zwecks Fehlerüberwachung mit Hilfe eines Testmusters von Ausgabesignalen eines EPROM wiederholt dasselbe Datenwortpaar erzeugt, könnte er auch wiederholt drei verschiedene Datenworte ausgeben. Die Schal­ tungsanordnung zur Überwachung von drei Rechenergebnissen wäre dann in ihrem Aufbau erheblich komplizierter gestaltet. da der Mikroprozessor hauptsächlich als Bestandteil eines Mikrocontrol­ lers in einer sog. E-Gasanlage verwendet werden soll, erscheint ein komplizierter Aufbau der hier zur Rede stehenden Schal­ tungsanordnung wegen des damit verknüpften Aufwandes nicht ge­ rechtfertigt. Eine sog. E-Gasanlage ist in der eigenen Firmen­ schrift mit dem Titel: "Querschnitt" 4, (März 1981), Seite 6 in einem Blockschaltbild wiedergegeben und dazu kurz erläutert. Der Mikroprozessor bildet dort einen Bestandteil eines Mikrocon­ trollers, der über ein Stellglied eine Drosselklappe in der Brenn­ stoffzufuhr zum Motor eines Kraftfahrzeuges betätigt. Mit der Ab­ schaltung des Mikroprozessors unterbleibt die Ausgabe falscher Rechenergebnisse an den Mikrocontroller und das nachgeschaltete Stellglied.

Claims (5)

1. Schaltungsanordnung zur Fehlerüberwachung zweier Re­ chenergebnisse in Form mehrerer von einem Mikroprozessor ausge­ bener digitaler Signale mit mindestens einem Komparator, da­ durch gekennzeichnet, daß zwei an den Ausgang (20 bis 23) des Mi­ kroprozessors parallel angeschlossene Komparatoren (24, 25) bei fehlerfreiem Empfang des ihnen zugeordneten Datenwortes je ein Signal (A; B) an einen Impulsbildner (26) ausgeben, der aus der Zeitdifferenz zwischen dem Auftreten der beiden Signale (A; B) einen Nadelimpuls (27) entwickelt, und daß dem Impulsbild­ ner (26) ein Digitalzähler (30) mit einem Hilfsmittel (32) nach­ geschaltet ist, das beim Ausbleiben eins Nadelimpulses (27) ein Fehlersignal ausgibt.

2. Schaltungsanordnung nach dem Anspruch 1, dadurch ge­ kennzeichnet, daß das Fehlersignal zum Mikroprozessor rückgelei­ tet wird, um die Ausgabe falscher Rechenergebnisse zu verhindern.

3. Schaltungsanordnung nach dem Anspruch 1 oder 2, da­ durch gekennzeichnet, daß das Hilfsmittel (32) ein gemeinsam mit dem Mikroprozessor einschaltbarer Flipflop enthält.

4. Schaltungsanordnung nach dem Anspruch 1, dadurch ge­ kennzeichnet, daß der Impulsbildner (26) zur Entwicklung zumindest eines Nadelimpulses (27) zwei passend verdrahtete Flipflops (Ff ₁, FF ₂) enthält.

5. Schaltungsanordnung nach dem Anspruch 3, dadurch ge­ kennzeichnet, daß der Digitalzähler (30) einen mehrstufigen Bi­ närzähler enthält, an dessen höchstrangiger Stufe (O ₁₃) die Ein­ gangsklemme der Erfindung (32) angeschlossen ist.