DE3720879A1 - Einrichtung zur fehlertoleranten ein/ausgabe von daten - Google Patents
Einrichtung zur fehlertoleranten ein/ausgabe von datenInfo
- Publication number
- DE3720879A1 DE3720879A1 DE19873720879 DE3720879A DE3720879A1 DE 3720879 A1 DE3720879 A1 DE 3720879A1 DE 19873720879 DE19873720879 DE 19873720879 DE 3720879 A DE3720879 A DE 3720879A DE 3720879 A1 DE3720879 A1 DE 3720879A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- inputs
- parallel
- output
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
Die Erfindung bezieht sich auf eine Einrichtung nach dem Ober
begriff des Patentanspruches 1.
Aus der DE-OS 35 24 647 ist eine Einrichtung zur fehlertoleran
ten Ein/Ausgabe von Daten bekannt, bei der die Daten vor bzw.
nach ihrer Übertragung an einen Rechner bzw. aus einem Rechner
in Parallel/Serien- bzw. Serien/Parallel-Wandlern abgelegt
sind. Diese Daten werden unter Steuerung eines Rechners in
rechnerinterne Register eingeschrieben bzw. aus diesen ausge
lesen und vor ihrer rechnerinternen Bewertung bzw. vor der
Ausgabe an die Serien/Parallel-Wandler in definierter Weise so
umgesetzt, daß der zuvor bzw. anschließend beim Ein- bzw. Aus
geben der Daten über die Register eintretende Datenumordnungs
prozeß rückgängig gemacht bzw. aufgehoben wird. Der besondere
Vorteil dieser bekannten Einrichtung liegt darin, daß die
Adressierung der externen Ein/Ausgabeeinrichtung zum Einlesen
bzw. Ausgeben von Daten unterbleiben kann und daß diese Ein-
und Ausgabeeinrichtungen bereichsweise durch Adressierung eines
rechnerinternen Registers abgefragt bzw. mit Daten belegt
werden können.
Aufgabe der vorliegenden Erfindung ist es, die bekannte Ein
richtung zur fehlertoleranten Ein/Ausgabe von Daten an einem (m
von n)-Rechnersystem zu betreiben. Dabei soll gewährleistet
sein, daß etwaige Störungen, egal wo sie auftreten, in ihrer
Auswirkung auf den Prozeß möglichst gering gehalten werden und
nur zum Ausfall der durch die Störung direkt betroffenen
Schaltmittel führen.
Die Erfindung löst diese Aufgabe durch die kennzeichnenden
Merkmale des Patentanspruches.
Eine vorteilhafte Ausbildung der erfindungsgemäßen Einrichtung
ist im Patentanspruch 2 beschrieben. Die dort angegebenen
Mittel sorgen für eine ständige Entkopplung der Rechnerein- und
Rechnerausgänge.
Die Erfindung ist nachstehend anhand von in der Zeichnung
dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt schematisch den Aufbau der erfindungsgemäßen
Einrichtung für die Dateneingabe.
Fig. 2 die Ausbildung der erfindungsgemäßen Einrichtung
für die Datenausgabe.
Das in Fig. 1 dargestellte (m von n)-Rechnersystem besteht aus
drei Rechnern R 1 bis R 3, die nach dem (2 von 3)-Prinzip arbei
ten. An die Rechner angeschlossen sind Datenleitungen D 11 bis
D 18, D 21 bis D 28 und D 31 bis D 38 sowie je zwei Steuerleitungen
S 11 und S 12, S 21 und S 22 bzw. S 31 und S 32. Über die Datenlei
tungen werden die von Eingabeeinrichtungen anstehenden Daten,
z. B. Meldungen über bestimmte Schaltzustände in die Rechner
eingelesen; die Steuerleitungen dienen zur Steuerung von Paral
lel/Serien-Wandlern P/S 1 bis P/S 8, deren Eingängen die Daten
zugeführt werden. Die Eingabeeinrichtungen sind also Optokoppler
OK 01 bis OK 88 ausgeführt. An die seriellen Ausgänge der Paral
lel/Serien-Wandler sind Dateneingabeleitungen D 1 E bis D 8 E an
geschlossen. Diese Dateneingabeleitungen verzweigen sich über
die Datenleitungen D 11, D 21 und D 31 bzw. D 18, D 28 und D 38 a
zugehörigen Dateneingänge der Rechner R 1 bis R 3. Dort wird
aus den übermittelten Daten in bekannter Weise die Transpo
nierte abgeleitet und der rechnerinternen Bewertung der Daten
zugeführt. In die Datenleitungen der D 11 bis D 31 und D 18 bis
D 38 sind Widerstände R geschaltet, die eine Entkopplung der
Rechnereingänge bewirken.
Für die Steuerung der Parallel/Serien-Wandler werden zwei Takt-
und Steuersignale benötigt. Diese werden jeweils an den
einander entsprechenden Takt- und Steuerausgängen der Rechner
abgegriffen und über die Steuerleitungen S 11 und S 21, S 31 und
S 12 bzw. S 22 und S 32 den Parallel/Serien-Wandlern P/S 1 bis P/S 8
zugeführt. Den entsprechenden Steuereingängen der Parallel/
Serien-Wandler sind Majoritätsglieder M 1 und M 2 vorgeschaltet,
welche die Steuersignale einer (2 von 3)-Prüfung unterziehen.
So ist sichergestellt, daß die Steuerung der Parallel/Serien-
Wandler jeweils vom Vorhandensein zweier übereinstimmender
Steuersignale abhängig gemacht ist. In die Eingangskreise der
Majoritätsglieder sind wiederum Widerstände R geschaltet,
welche die Takt- und Steuerleitungen der Rechner entkoppeln.
In der Zeichnung nicht dargestellt sind die rechnerinternen
Register zum Aufnehmen der von den Parallel/Serienwandlern
kommenden Eingabedaten sowie die Mittel zum Transponieren der
Daten.
Das Ausführungsbeispiel nach Fig. 2 bezieht sich auf die
Ausgabe von Daten durch das Rechnersystem. Die Daten sollen
Treibern T 01 bis T 88 über vorgeschaltete Serien/Parallel-
Wandler S/P 1 bis S/P 8 zugeführt werden. Hierzu sind die Daten
vom Rechnersystem her per Adresse auf die Datenleitungen D 101
bis D 108, D 201 bis D 208 und D 301 bis D 308 zu legen. Diese Daten
gelangen über Widerstände R auf zugehörige Majoritätsglieder
M 104 bis M 804 und von dort über Datenausgabeleitungen D 1 A bis
D 8 A auf die seriellen Eingänge der Serien/Parallel-Wandler. Die
Majoritätsglieder M 104 bis M 804 stellen sicher, daß die
Serien/Parallel-Wandler ausschließlich mit Daten belegt werden,
die von einem funktionsfähigen Rechnersystem stammen.
Für die Steuerung von Serien/Parallel-Wandlern werden drei
Takt- und Steuersignale benötigt. Diese Signale werden von den
Rechnern auf zugehörige Takt- und Steuerleitungen S 101 bis
S 103, S 201 bis S 203 und S 301 bis S 303 gelegt. Über diese Takt-
und Steuerleitungen werden die von allen Rechnern kommenden
Takt- und Steuersignale zugehörigen Majoritätsgliedern M 101 bis
M 103 bzw. M 801 bis M 803 zugeführt. Die Ausgänge dieser Majori
tätsglieder sind an die zugehörigen Takt- und Steuereingänge
der Serien/Parallel-Wandler angeschlossen. Die Verwendung von
Majoritätsgliedern im Takt- und Steuerkreis der Serien/Paral
lel-Wandler hat den Zweck, diese Wandler nur dann für die Über
tragung der Daten an die Ausgabeeinrichtungen zu aktivieren,
wenn mindestens zwei der drei Rechner übereinstimmende Takt-
und Steuersignale führen. Auch hier sind zur Entkopplung der
Steuerleitungen in die Eingabekreise der Majoritätsglieder
Widerstände geschaltet.
Fällt einer der Parallel/Serien- oder Serien/Parallel-Wandler
aus, über die die Daten in das Rechnersystem eingegeben oder
ausgegeben werden, so führt dies schlimmstenfalls zum Ausfall
des von dieser Störung direkt betroffenen Wandlers; damit
können dann aus dem von der Störung direkt betroffenen Bereich
der zugehörigen Ein/Ausgabeeinrichtungen keine Daten mehr ein-
bzw. ausgelesen werden. Die Ein/Ausgabeeinrichtungen, die über
die übrigen Parallel/Serien- bzw. Serien/Parallel-Wandler abge
fragt bzw. mit Daten versorgt werden, sind nach wie vor steuer
bar, weil die eingetretene Störung auf den direkt betroffenen
Wandler beschränkt ist. Das gleiche gilt für Störungen an einem
der den Wandlern zugeordneten Majoritätsglieder. Bei Ausfall
eines derartigen Majoritätsgliedes fällt der zugehörige Wandler
für die Datenübertragung aus, während alle übrigen Wandler nach
wie vor funktionsfähig sind. Kurzschlüsse im Eingang der Majo
ritätsglieder können sich wegen der in ihren Eingangskreis ge
schalteten Widerstände nicht auf das Funktionsverhalten anderer
Majoritätsglieder auswirken, so daß auch hier die Störung
beschränkt bleibt auf die an einen Wandler direkt angeschlosse
nen Ein- bzw. Ausgabeeinrichtungen.
Claims (2)
1. Einrichtung zur fehlertoleranten Ein/Ausgabe von Daten in
ein bzw. aus einem (m von n)-Rechnersystem (R 1 bis R 3) unter
Verwendung von Parallel/Serien- bzw. Serien/Parallel-Wandlern
(P/S 1 bis P/S 8, S/P 1 bis S/P 8), deren Ein- bzw. Ausgänge
jeweils an mehrere nacheinander abfragbare Ein- bzw. mehrere
nacheinander mit Daten zu belegende Ausgabeeinrichtungen (OK 01
bis Ok 88, T 01 bis T 88) angeschlossen sind und deren serielle
Aus- bzw. Eingänge über gesonderte Datenleitungen (D 1 E bis D 8 E,
D 1 A bis D 8 A) auf die Ein- bzw. Ausgänge von Registern geführt
sind, die vom Rechnersystem byteweise gelesen bzw. geschrieben
werden, wobei das Rechnersystem aus den byteweise nacheinander
eingelesenen Daten bzw. den byteweise nacheinander zur Ausgabe
anstehenden Daten jeweils die Transponierte bildet und die so
umgesetzten Daten rechnerintern bewertet bzw. über die Serien/
Parallel-Wandler (S/P 1 bis S/P 8) an die Ausgabeeinrichtungen
(T 1 bis T 88) überträgt,
dadurch gekennzeichnet,
daß die zum Steuern der Wandler (P/S 1 bis P/S 8, S/P 1 bis S/P 8) erforderlichen Takt- und Steuersignale den entsprechenden Takt- und Steuereingängen der einzelnen Wandler über vorgeschaltete (m von n)-Majoritätsglieder (M 1, M 2 bis M 81, M 82; M 101, M 102, M 103 bis M 801, M 802, M 803) zugeführt werden, die eingangsseitig an die entsprechenden Takt- und Steuereingänge der Rechner (R 1 bis R 3) angeschlossen sind,
daß die Eingabe von Daten über die Parallel/Serien-Wandler (P/S 1 bis P/S 8) mittels an die seriellen Ausgänge der einzelnen Wandler angeschlossene n-Datenleitungen (D 1 E bis D 8 E) erfolgt, die an die Dateneingänge der Rechner angeschlossen sind und/ oder
daß die Ausgabe von Daten an die Serien/Parallel-Wandler (S/P 1 bis S/P 8) über den einzelnen Wandlern zugeordnete (m von n)-Majoritätsglieder (M 104 bis M 804) erfolgt, die eingangssei tig an die Datenausgänge der Rechner angeschlossen sind.
daß die zum Steuern der Wandler (P/S 1 bis P/S 8, S/P 1 bis S/P 8) erforderlichen Takt- und Steuersignale den entsprechenden Takt- und Steuereingängen der einzelnen Wandler über vorgeschaltete (m von n)-Majoritätsglieder (M 1, M 2 bis M 81, M 82; M 101, M 102, M 103 bis M 801, M 802, M 803) zugeführt werden, die eingangsseitig an die entsprechenden Takt- und Steuereingänge der Rechner (R 1 bis R 3) angeschlossen sind,
daß die Eingabe von Daten über die Parallel/Serien-Wandler (P/S 1 bis P/S 8) mittels an die seriellen Ausgänge der einzelnen Wandler angeschlossene n-Datenleitungen (D 1 E bis D 8 E) erfolgt, die an die Dateneingänge der Rechner angeschlossen sind und/ oder
daß die Ausgabe von Daten an die Serien/Parallel-Wandler (S/P 1 bis S/P 8) über den einzelnen Wandlern zugeordnete (m von n)-Majoritätsglieder (M 104 bis M 804) erfolgt, die eingangssei tig an die Datenausgänge der Rechner angeschlossen sind.
2. Einrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß in die Verbindungsleitungen
zwischen den Majoritätsgliedern (M 1, M 2 bis M 81, M 82; M 101,
M 102, M 103 bis M 801, M 802, M 803) und den Takt- und Steueraus
gängen der Rechner (R 1 bis R 3) sowie zwischen dem seriellen
Ausgang der Parallel/Serienwandler (P/S 1 bis P/S 8) und den
Dateneingängen der Rechner und/oder zwischen den der Daten
ausgabe dienenden Majoritätsgliedern (M 104 bis M 804) und den
Rechnern Widerstände (R) geschaltet sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873720879 DE3720879A1 (de) | 1987-06-24 | 1987-06-24 | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
AT129788A AT394461B (de) | 1987-06-24 | 1988-05-18 | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
FI883028A FI883028A (fi) | 1987-06-24 | 1988-06-23 | Anordning foer defektopaoverkad in-/utmatning av data. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873720879 DE3720879A1 (de) | 1987-06-24 | 1987-06-24 | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3720879A1 true DE3720879A1 (de) | 1989-01-05 |
DE3720879C2 DE3720879C2 (de) | 1989-11-30 |
Family
ID=6330209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873720879 Granted DE3720879A1 (de) | 1987-06-24 | 1987-06-24 | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
Country Status (3)
Country | Link |
---|---|
AT (1) | AT394461B (de) |
DE (1) | DE3720879A1 (de) |
FI (1) | FI883028A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992003787A1 (de) * | 1990-08-14 | 1992-03-05 | Siemens Aktiengesellschaft | Mehrrechnersystem hoher sicherheit mit drei rechnern |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2880364B2 (ja) * | 1993-02-25 | 1999-04-05 | 株式会社日立製作所 | 自動車用エンジン制御装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3524647A1 (de) * | 1985-07-10 | 1987-01-15 | Siemens Ag | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
-
1987
- 1987-06-24 DE DE19873720879 patent/DE3720879A1/de active Granted
-
1988
- 1988-05-18 AT AT129788A patent/AT394461B/de not_active IP Right Cessation
- 1988-06-23 FI FI883028A patent/FI883028A/fi not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3524647A1 (de) * | 1985-07-10 | 1987-01-15 | Siemens Ag | Einrichtung zur fehlertoleranten ein/ausgabe von daten |
Non-Patent Citations (2)
Title |
---|
Wensley, John H. Industrial-control system does things in threes for safety in: Electronics, 27. Januar 1983, S. 98-102 * |
WOBIG, Karl-Heinz und andere, Prozeßrechner- systeme mit Fail-Safe-Verhalten in: Signal + Draht H. 11, 1974, S. 211-218 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992003787A1 (de) * | 1990-08-14 | 1992-03-05 | Siemens Aktiengesellschaft | Mehrrechnersystem hoher sicherheit mit drei rechnern |
Also Published As
Publication number | Publication date |
---|---|
DE3720879C2 (de) | 1989-11-30 |
FI883028A (fi) | 1988-12-25 |
AT394461B (de) | 1992-04-10 |
ATA129788A (de) | 1991-09-15 |
FI883028A0 (fi) | 1988-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2741886A1 (de) | Datenuebertragungseinrichtung | |
DE2364253A1 (de) | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
EP0846290B1 (de) | Einrichtung zur einkanaligen übertragung von aus zwei datenquellen stammenden daten | |
DE2651314B1 (de) | Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage | |
DE2647367C3 (de) | Redundante Prozeßsteueranordnung | |
DE3720879C2 (de) | ||
EP0009600B1 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
DE3104903C2 (de) | Anordnung zum Datenaustausch zwischen parallel arbeitenden Mikrorechnern | |
DE3928998C2 (de) | Speicherprogrammierbare Steuerung | |
DE3531901C2 (de) | ||
DE3602582C2 (de) | ||
DE2756948A1 (de) | Schaltungsanordnung zur fehlersymtomverdichtung | |
DE2812241C2 (de) | Einrichtung zur Dateneingabe und Datenausgabe in bzw. aus einem Mikroprozessor | |
DE3501997C2 (de) | Digitale Recheneinrichtung zur Datenverarbeitung mit direktem Speicherzugriff durch Eingangs-/Ausgangsgeräte | |
DE2739664C3 (de) | Verfahren und Schaltungsanordnung zum Steuern des Betriebs der Signalgeber von Kreuzungsgeräten einer Straßenverkehrssignalanlage | |
DE19531923B4 (de) | Einrichtung zur Realisierung von safe-life-Funktionen | |
EP0546647B1 (de) | Verfahren und Einrichtung zur signaltechnisch sicheren Eingabe binärer Signale in ein signaltechnisch sicheres Rechnersystem | |
AT396195B (de) | Schaltungsanordnung zur eingabe von information in einen rechner | |
EP0246556A1 (de) | Schaltungsanordnung zum Überwachen einer Steuereinheit | |
DD278044A3 (de) | Diagnoseanordnung fuer die baugruppen der prozessankopplung einer aus leitrechner und slaverechner bestehenden steuerung | |
DE2953829C1 (de) | UEberwachungseinrichtung bei einer rechnergefuehrten Steuerung von Werkzeugmaschinen | |
DE1287636C2 (de) | Dynamisches rueckgekoppeltes schieberegister | |
DD270985A1 (de) | Ansteuerschaltung fuer rechnergefuehrte koppelfelder | |
DD301303A7 (de) | Schaltungsanordnung zur kopplung von computern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |