DE3619371A1 - Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale - Google Patents
Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignaleInfo
- Publication number
- DE3619371A1 DE3619371A1 DE19863619371 DE3619371A DE3619371A1 DE 3619371 A1 DE3619371 A1 DE 3619371A1 DE 19863619371 DE19863619371 DE 19863619371 DE 3619371 A DE3619371 A DE 3619371A DE 3619371 A1 DE3619371 A1 DE 3619371A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- bit
- output
- input
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/65—Arrangements characterised by transmission systems for broadcast
- H04H20/76—Wired systems
- H04H20/77—Wired systems using carrier waves
- H04H20/81—Wired systems using carrier waves combined with telephone network over which the broadcast is continuously available
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren und eine
Anordnung zum Multiplexen plesiochroner Digitalsignale
in einem Pulsrahmen mit einer Länge von 1536 bit, begin
nend mit einem 12 bit-Rahmenkennungs- und Meldewort, für
ein 34 368-kbit/s-Signal und zum Demultiplexen der Digi
talsignale jeweils unter Anwendung eines Stopfverfah
rens.
Ein derartiger Pulsrahmen ist aus der Zeitschrift "tel
com report", 2 (1979) Beiheft Digital-Übertragungstech
nik, Seiten 59 bis 64 bekannt. Dort dient er zum Zusam
menfassen von vier 8448-kbit/s-Signalen zu einem 34 368
kbit/s-Signal. Diese Signale werden auch als DS8- und
DS34-Signale bezeichnet. Ein 2048-kbit/s-Signal wird
DS2-Signal genannt.
In der gleichen Zeitschrift wird ein für diesen Pulsrah
men geeignetes Digitalsignal-Multiplexgerät sowie das
Positiv-Stopfverfahren für die Zusammenfassung plesio
chroner Signale beschrieben.
Für Digitalsignale aus dem Bereich des ISDN (Integrated
Services Digital Network) wurden in der CCITT-Empfehlung
I. 431 im Rotbuch, Volume III, Fascicle III.5, Genf,
1985, Seiten 178-184 weiter ein H0-Kanal für eine Bit
rate von 384 kbit/s, ein H11-Kanal für eine Bitrate von
1536 kbit/s und ein H12-Kanal für eine Bitrate von
1920 kbit/s festgelegt. Nach den Vorstellungen der CCITT
Study Group XVIII, Kyoto, 2-13. 12. 85, Part V, Report of
Sub-Working Party I/3: Task Group on Broadband Aspects
of ISDN soll sich ein H2-Kanal einer Bitrate zwischen 30
und 34 Mbit/s anschließen. Ein Vorschlag nennt eine Bit
rate von 31 744 kbit/s.
Aus der Zeitschrift "Der Fernmeldeingenieur",
32 (1978) 11, Seiten 23-28 sind schließlich noch Verfahren
zur Unterdrückung des Einflusses von Bitfehlern bekannt.
Aufgabe der Erfindung ist es, einen Pulsrahmen und ein
Digitalsignal-Multiplexgerät für diesen anzugeben, mit
dem wenigstens ein H2-Kanal bei einer hohen Sicherheit
der Stopftechnik gegen Bitfehler übertragen werden kann.
Ausgehend von einem Verfahren der einleitend geschilder
ten Art wird diese Aufgabe erfindungsgemäß dadurch ge
löst, daß das 13. bis 1536. bit in vier Blöcke zu je 381
bit unterteilt wird, daß für Daten eines H2-Kanals im
ersten und dritten Block das 1. bis 355. bit und im
zweiten und vierten Block das 1. bis 354. bit vorgesehen
wird, daß für drei Stopfkennungsbits und ein stopfbares
Bit für den H2-Kanal in allen Blöcken das 356. bit vor
gesehen wird, daß für Daten eines DS2-Signals einer Bit
rate von 2048 kbit/s im ersten, zweiten und dritten
Block das 357. bis 379. bit und im vierten Block das
357. bis 378. bit vorgesehen wird, daß für drei Stopf
kennungsbits und ein stopfbares Bit für das DS2-Signal
in allen Blöcken das 380. bit vorgesehen wird und daß
die restlichen Bits als Leerbits vorgesehen werden.
Vorteilhaft ist es, wenn auch in den Leerbits ein weite
res Signal übertragen wird.
Eine sendeseitige Anordnung zur Durchführung des erfin
dungsgemäßen Verfahrens ist vorteilhafterweise dadurch
gekennzeichnet, daß ein erster Multiplexer vorgesehen
ist, dessen erstem Eingang ein Bildsignal über einen
Bild-Codierer, dessen zweitem Eingang ein Stereotonsi
gnal über einen Ton-Codierer und dessen drittem Eingang
programmbegleitende Daten zugeführt werden, und daß ein
zweiter Multiplexer vorgesehen ist, dessen erster Ein
gang mit dem Ausgang des ersten Multiplexers für das
H2-Signal, dessen zweiter Eingang mit einem Eingang für
das DS2-Signal und dessen Ausgang für ein DS34-Signal
mit einem Streckeneingang verbunden ist.
Von Vorteil ist es dabei auch, wenn im Bild-Codierer und
im Ton-Codierer eine Fehlersicherung vorgesehen ist.
Eine empfangsseitige Anordnung zur Durchführung des er
findungsgemäßen Verfahrens ist vorteilhafterweise da
durch gekennzeichnet, daß ein erster Demultiplexer vor
gesehen ist, dessen Eingang für ein DS34-Signal mit
einem Streckenausgang, dessen erster Ausgang mit dem
Eingang für das H2-Signal eines zweiten Demultiplexers
und dessen zweiter Ausgang mit einem Ausgang für das
DS2-Signal verbunden ist, und daß der erste Ausgang des
zweiten Demultiplexers über einen Bild-Decodierer mit
einem Bildsignalausgang, daß der zweite Ausgang des
zweiten Demultiplexers über einen Ton-Decodierer mit
einem Ausgang für das Stereotonsignal und daß der dritte
Ausgang mit einem Ausgang für programmbegleitende Daten
verbunden ist.
Bei dieser Anordnung ist es weiterhin von Vorteil, wenn
im Bild-Decodierer eine Fehlerkorrektur und im Ton-Deco
dierer eine Fehlerverdeckung vorgesehen sind.
Anhand eines Ausführungsbeispiels wird die Erfindung
nachstehend näher erläutert.
Fig. 1 zeigt einen erfindungsgemäßen Pulsrahmen,
Fig. 2 zeigt eine sendeseitige Anordnung für diesen
Pulsrahmen, und
Fig. 3 zeigt eine empfangsseitige Anordnung für
diesen Pulsrahmen.
Fig. 1 zeigt einen erfindungsgemäßen Pulsrahmen P, der
anfangs ein 12 bit-Rahmenkennungs- und Meldewort RKW und
anschließend vier Blöcke I bis IV mit jeweils 381 bit
enthält. In diesen vier Blöcken werden Daten H 2 eines
H2-Kanals, eine Stopfinformation Ha und ein stopfbares
Bit Hb für den H2-Kanal, Daten DS 2 für einen DS2-Kanal,
eine Stopfinformation Da und ein stopfbares Bit Db für
den DS2-Kanal und Leerbits L übertragen. Die für diese
Daten jeweils verwendete Bitzahl ist im unteren Teil der
Figur dargestellt.
Die gleichmäßige Verteilung der H- und D-Bits über den
Pulsrahmen P gewährt Sicherheit gegen Störungen.
Im Pulsrahmen P sind demnach für den H2-Kanal 1418 bit
zuzüglich 4 bit für Stopfinformation und stopfbares Bit
und für den DS2-Kanal 91 bit zuzüglich 4 bit für Stopf
information und stopfbares Bit vorgesehen. Es verbleiben
7 Leerbit, die noch anderweitig verwendet werden
könnten.
Fig. 2 zeigt eine sendeseitige Anordnung mit einem
Bild-Codierer 5, einem Ton-Codierer 6, sowie Multiplexern
7 und 8.
Ein am Eingang 1 anliegendes Bildsignal wird im Bild-Co
dierer 5 in ein digitales Bildsignal einer Bitrate von
30 800 kbit/s und ein am Eingang 2 anliegendes analoges
Tonsignal wird im Ton-Codierer 6 in ein digitales Tonsi
gnal einer Bitrate von 768 kbit/s umgesetzt. An den Ein
gang 3 können programmbegleitende Daten einer Bitrate
von 16 kbit/s angelegt werden. Alle drei Digitalsignale
werden im Multiplexer 7 zu einem H2-Signal einer Bitrate
von 31 744 kbit/s umgesetzt. Über den Eingang 4 gelangt
ein DS2-Signal einer Bitrate von 2048 kbit/s ebenfalls
an einen Eingang des Multiplexers 8, der beide anliegen
den Signale zu einem DS34-Signal einer Bitrate von
34 368 kbit/s bündelt, das über den Streckeneingang 9
ausgesendet wird.
Bild-Codierer 5 und Ton-Codierer 6 können eine bekannte
Fehlerkorrektur enthalten.
Fig. 3 zeigt eine empfangsseitige Anordnung mit Demul
tiplexer 11 und 12, einem Bild-Decodierer 13 und einem
Ton-Decodierer 14.
Ein am Streckenausgang 10 anliegendes DS34-Signal wird
im Demultiplexer 11 in ein H2-Signal und ein DS2-Signal
aufgeteilt. Während letzteres über den Ausgang 18 ausge
geben wird, gelangt ersteres an den Eingang des Demulti
plexers 12, der das H2-Signal in ein digitales Bildsi
gnal einer Bitrate von 30 800 kbit/s, ein digitales Ton
signal einer Bitrate von 768 kbit/s und programmbeglei
tende Daten einer Bitrate von 16 kbit/s aufteilt, von
denen letztere an den Ausgang 17 gelangen. Das digitale
Bildsignal wird im Bild-Decodierer 13 in ein analoges
Bildsignal umgesetzt, das an den Ausgang 15 gelangt. Der
Ton-Decodierer 14 setzt das digitale Tonsignal in ein
analoges Tonsignal um, das am Ausgang 16 erscheint.
Der Bild-Decodierer 13 kann eine bekannte Fehlerkorrek
tur und der Ton-Decodierer 14 eine bekannte Fehlerver
deckung enthalten.
Claims (6)
1. Verfahren zum Multiplexen plesiochroner Digitalsignale
in einem Pulsrahmen (P) mit einer Länge von 1536 bit, be
ginnend mit einem 12 bit-Rahmenkennungs- und Meldewort
(RKW), für ein 34 368-kbit/s-Signal und zum Demultiplexen
der Digitalsignale jeweils unter Anwendung eines Stopf
verfahrens,
dadurch gekennzeichnet,
daß das 13. bis 1536. bit in vier Blöcke (I-IV) zu je 381 bit unterteilt wird,
daß für Daten (H 2) eines H2-Kanals im ersten und dritten Block (I, III) das 1. bis 355. bit und im zweiten und vierten Block (II, IV) das 1. bis 354. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Ha) und ein stopfbares Bit (Hb) für den H2-Kanal in allen Blöcken (I-IV) das 356. bit (H) vorgesehen wird,
daß für Daten eines DS2-Signals einer Bitrate von 2048 kbit/s im ersten, zweiten und dritten Block (I-III) das 357. bis 379. bit und im vierten Block (IV) das 357. bis 378. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Da) und ein stopfbares Bit (Db) für das DS2-Signal in allen Blöcken (I-IV) das 380. bit vorgesehen wird, und daß die restlichen Bits als Leerbits (L) vorgesehen werden.
daß das 13. bis 1536. bit in vier Blöcke (I-IV) zu je 381 bit unterteilt wird,
daß für Daten (H 2) eines H2-Kanals im ersten und dritten Block (I, III) das 1. bis 355. bit und im zweiten und vierten Block (II, IV) das 1. bis 354. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Ha) und ein stopfbares Bit (Hb) für den H2-Kanal in allen Blöcken (I-IV) das 356. bit (H) vorgesehen wird,
daß für Daten eines DS2-Signals einer Bitrate von 2048 kbit/s im ersten, zweiten und dritten Block (I-III) das 357. bis 379. bit und im vierten Block (IV) das 357. bis 378. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Da) und ein stopfbares Bit (Db) für das DS2-Signal in allen Blöcken (I-IV) das 380. bit vorgesehen wird, und daß die restlichen Bits als Leerbits (L) vorgesehen werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß in den Leerbits (L) ein weiteres Signal übertragen
wird.
3. Sendeseitige Anordnung zur Durchführung des Verfahrens
nach Anspruch 1,
dadurch gekennzeichnet,
daß ein erster Multiplexer (7) vorgesehen ist, dessen
erstem Eingang (1) ein Bildsignal über einen Bild-Codie
rer (5), dessen zweitem Eingang (2) ein Stereotonsignal
über einen Ton-Codierer (6) und dessen drittem Eingang
(3) programmbegleitende Daten zugeführt werden, und daß
ein zweiter Multiplexer (8) vorgesehen ist, dessen erster
Eingang mit dem Ausgang des ersten Multiplexers (7) für
das H2-Signal, dessen zweiter Eingang mit einem Eingang
(4) für das DS2-Signal und dessen Ausgang für ein
DS34-Signal mit einem Streckeneingang (9) verbunden ist.
4. Sendeseitige Anordnung nach Anspruch 3,
dadurch gekennzeichnet,
daß im Bild-Codierer (5) und im Ton-Codierer (6) eine
Fehlersicherung vorgesehen ist.
5. Empfangsseitige Anordnung zur Durchführung des Verfah
rens nach Anspruch 1,
dadurch gekennzeichnet,
daß ein erster Demultiplexer (11) vorgesehen ist, dessen Eingang für ein DS34-Signal mit einem Streckenausgang (10), dessen erster Ausgang mit dem Eingang für das H2- Signal eines zweiten Demultiplexers (12) und dessen zwei ter Ausgang mit einem Ausgang (18) für das DS2-Signal verbunden ist, und
daß der erste Ausgang des zweiten Demultiplexers (12) über ein Bild-Decodierer (13) mit einem Bildsignalaus gang (15), daß der zweite Ausgang des zweiten Demulti plexers (12) über einen Ton-Decodierer (14) mit einem Ausgang (16) für das Stereotonsignal und daß der dritte Ausgang mit einem Ausgang (17) für programmbegleitende Daten verbunden ist.
daß ein erster Demultiplexer (11) vorgesehen ist, dessen Eingang für ein DS34-Signal mit einem Streckenausgang (10), dessen erster Ausgang mit dem Eingang für das H2- Signal eines zweiten Demultiplexers (12) und dessen zwei ter Ausgang mit einem Ausgang (18) für das DS2-Signal verbunden ist, und
daß der erste Ausgang des zweiten Demultiplexers (12) über ein Bild-Decodierer (13) mit einem Bildsignalaus gang (15), daß der zweite Ausgang des zweiten Demulti plexers (12) über einen Ton-Decodierer (14) mit einem Ausgang (16) für das Stereotonsignal und daß der dritte Ausgang mit einem Ausgang (17) für programmbegleitende Daten verbunden ist.
6. Empfangsseitige Anordnung nach Anspruch 5,
dadurch gekennzeichnet,
daß im Bild-Decodierer (13) eine Fehlerkorrektur und im
Ton-Decodierer (14) eine Fehlerverdeckung vorgesehen
sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863619371 DE3619371A1 (de) | 1986-06-09 | 1986-06-09 | Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863619371 DE3619371A1 (de) | 1986-06-09 | 1986-06-09 | Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3619371A1 true DE3619371A1 (de) | 1987-12-10 |
Family
ID=6302618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863619371 Withdrawn DE3619371A1 (de) | 1986-06-09 | 1986-06-09 | Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3619371A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964112A (en) * | 1988-06-01 | 1990-10-16 | Siemens Aktiengesellschaft | Method for monitoring the quality of a digital signal in sections of a data transmission circuit |
US5212687A (en) * | 1990-12-14 | 1993-05-18 | U. S. Philips Corporation | Arrangement for transmitting over a time-division multiplex line different channels having various bit rates |
WO2000028683A2 (en) * | 1998-11-09 | 2000-05-18 | Intera Systems, Inc. | Emulation for synchronous behavior in a plesiosynchronous environment |
-
1986
- 1986-06-09 DE DE19863619371 patent/DE3619371A1/de not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964112A (en) * | 1988-06-01 | 1990-10-16 | Siemens Aktiengesellschaft | Method for monitoring the quality of a digital signal in sections of a data transmission circuit |
US5212687A (en) * | 1990-12-14 | 1993-05-18 | U. S. Philips Corporation | Arrangement for transmitting over a time-division multiplex line different channels having various bit rates |
WO2000028683A2 (en) * | 1998-11-09 | 2000-05-18 | Intera Systems, Inc. | Emulation for synchronous behavior in a plesiosynchronous environment |
WO2000028683A3 (en) * | 1998-11-09 | 2000-11-09 | Intera Systems Inc | Emulation for synchronous behavior in a plesiosynchronous environment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3410188C2 (de) | Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung | |
DE3040263A1 (de) | Analog-/digital-fernmelde-teilnehmerstelle | |
DE19882497B4 (de) | Multimedia Multiplexverfahren | |
DE4104238A1 (de) | Verfahren zum empfang und zur abgabe von rahmenkoepfen von und fuer stm-1-signale in einem rahmenkopf-server eines netzknotens | |
DE69433770T2 (de) | Verfahren und Vorrichtung zur Korrektur der Rahmenphase in einem System mit Teilnehmeranschlussleitung mit Träger | |
DE3888852T2 (de) | Nachrichtenübertragungssystem. | |
DE3619371A1 (de) | Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale | |
EP0210611B1 (de) | Verfahren zum Zusammenfassen eines digitalen Bildsignals und dreier digitaler Schmalbandsignale zu einem 139 264-kbit/s-Signal | |
DE3317116A1 (de) | Digitalsignal-multiplexgeraet | |
EP0284106A2 (de) | Schaltungsanordnung zum Hinzufügen eines Dienstkanals für ein Nachrichtenübertragungssystem | |
DE3335352A1 (de) | Verfahren und anordnung zum einfuegen eines digitalen binaeren schmalbandsignals in ein oder zum abtrennen dieses schmalbandsignals aus einem zeitmultiplexsignal | |
EP0565890A2 (de) | Verfahren und Anordnung zur Übertragung eines Digitalsignals in einem VC-12-Container über Übertragungskanäle | |
DE69737322T2 (de) | Verfahren und vorrichtung zur umsetzung von e1-übertragungssignalen für eine teilnehmerbusleitung | |
DE2948435C2 (de) | Verfahren zur Übertragung von bis zu vier fehlergeschützten Tonprogrammsignalen im Pulsrahmen des Fernsprechsystems PCM 30 mit der Möglichkeit der Taktanpassung | |
DE2828602B1 (de) | Verfahren zum UEbertragen von Daten in einem synchronen Datennetz | |
DE3227780A1 (de) | System zur digitalen uebertragung von video- bzw. bildfernsprechsignalen | |
DE3901868C1 (en) | Channel distributor for plesiochronous signals | |
EP0023297B1 (de) | Digital-Fernmeldesystem | |
DE2714134A1 (de) | Kommunikationssystem zur digitalen uebertragung von sprachsignalen und anderen signalen | |
DE3445355C2 (de) | ||
DE3028155A1 (de) | Digitaler teilnehmeranschluss fuer fernsprechen einschliesslich text- und datendienste | |
DE3503616C2 (de) | ||
DE69518944T2 (de) | Verbindungsverfahren einer HDSL Übertragungsstrecke mit einem SDH-Netz | |
EP0949775B1 (de) | Verfahren und Anordnung zum Zuführen und Abzweigen von Audiosignalen am Netzübergang zwischen unterschiedlich genormten Nachrichtenübertragungssystemen | |
DE3214277A1 (de) | Breitbandkommunikationssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |