DE3614421C2 - - Google Patents
Info
- Publication number
- DE3614421C2 DE3614421C2 DE3614421A DE3614421A DE3614421C2 DE 3614421 C2 DE3614421 C2 DE 3614421C2 DE 3614421 A DE3614421 A DE 3614421A DE 3614421 A DE3614421 A DE 3614421A DE 3614421 C2 DE3614421 C2 DE 3614421C2
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- circuit
- gate
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
Die Erfindung betrifft eine
Halbleiterverstärkungssignalgeneratorschaltung.
Fig. 1 zeigt ein Schaltbild einer herkömmlichen
Verstärkungssignalgeneratorschaltung, in der
die Bezugszeichen 1 und 2 jeweils einen
Lastkondensator angeben, dessen Wert C₁ ist und
einen Verstärkungskondensator, dessen Wert C₂ beträgt.
Das Symbol ΦA gibt ein Signal, das verstärkt werden
soll, an, und das Symbol ΦB gibt ein Verstärkungssignal
an. Fig. 2 zeigt Wellenformen der jeweiligen Signale ΦA
und ΦB, wenn die Schaltung der Fig. 1 in Betrieb ist.
Wenn die Schaltung in Betrieb ist, dann beginnt das zu
verstärkende Signal ΦA den Lastkondensator 1 und den
Verstärkungskondensator 2 zu einem Zeitpunkt t₁ zu
laden. Zu einem Zeitpunkt t₂ erreicht das Potential des
Signales ΦA einen Wert, der der Ursprungsspannung V oder
einem Wert entspricht, der etwas niedriger als die
Ursprungsspannung V ist. Das Verstärkungssignal ΦB
beginnt zu einem Zeitpunkt t₂ anzusteigen, und das Signal
ΦA beginnt während des Zeitabschnittes t₂ bis t₃
infolge der Wirkungen des Verstärkungssignals ΦB und des
Verstärkungskondensators 2 auf einen Wert anzusteigen, der
höher ist als die Ursprungsspannung V. Die maximale
verstärkte Spannung des Signals ΦA entspricht der
Gleichung
Zur Erreichung einer höher verstärkten Spannung sollte die
Kapazität C₂ vergrößert werden. Wird die Kapazität C₂
vergrößert, dann wird eine größere Energie zum Aufladen
des Kondensators verbraucht und die Zeitspanne t₁ bis
t₂ wird verlängert.
Das oben Gesagte wird ausführlicher anhand von Fig. 3
beschrieben, die eine
Verstärkungssignalgeneratorschaltung zeigt, die das
verstärkte Signal ΦA an die Wortleitung 5 einer
Halbleiterspeichervorrichtung, beispielsweise eines DRAM,
liefert. Ein MOS-Transistor 3, der zwischen der
Spannungsquelle V und einer Elektrode des
Verstärkungskondensators 2 angeschlossen ist, befindet
sich vor einem Zeitpunkt t₁ in einem nicht-leitenden
Zustand und wird durch ein Signal angeschaltet, das an
sein Gate nach der Zeit t₁ geleitet wird. Ein
MOS-Transistor 4, der zwischen der Spannungsquelle V und
der anderen Elektrode des Kondensators 2 angeschlossen ist,
befindet sich zu einem Zeitpunkt t₂ in einem nichtleitenden
Zustand und wird durch ein Signal
angeschaltet, das an sein Gate nach der Zeit t₂
geliefert wird.
In dieser Schaltung kann die Ladezeit T, die für das
verstärkte Signal ΦA benötigt wird, um den maximalen
Wert der Gleichung
nämlich die Zeit von t₁ bis t₃ zu erreichen, durch die
Gleichung ausgedrückt werden:
T = T₁ + T₂
wobei T₁ = t₂ - t₁ und T₂ = t₃ - t₂ ist.
Da nur der MOS-Transistor 3 sich in einem leitenden
Zustand vor der Zeit t₂ befindet, ist
T₁ = r₁ (C₁ + C₂),
wobei r₁ der äquivalente Widerstnd des MOS-Transistors
3 im leitenden Zustand ist.
Da der MOS-Transistor 4 zur Zeit t₂ angeschaltet wird,
beträgt
wobei r₂ der äquivalente Widerstand des MOS-Transistors
4 im leitenden Zustand ist.
Wenn die Widerstände r₁ und r₂ im wesentlichen den
gleichen Wert haben und die Kapazität C₂ des
Verstärkungskondensators 2 mit der Kapazität des
Belastungskondensators 1 übereinstimmt (die die
Streukapazität der Wortleitung 5 sein kann), dann beträgt
wobei t₁=r₁ · C₁ ist.
In einer typischen Anwendung, leider die Wortleitung 5
verstärkt wird, beträgt t₁ ungefähr 10 bis 20 ns,
dadurch beträgt die erforderliche Ladezeit ungefähr 25 bis
50 ns.
Der Erfindung liegt die Aufgabe zugrunde, eine
Halbleiterverstärkungssignalgeneratorschaltung zu
schaffen, die ein verstärktes Signal innerhalb einer
verkürzten Zeitspanne bei niedrigem Energieverbrauch
liefern kann.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des
Patentanspruchs 1 gelöst.
Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung ist nachfolgend
anhand von Fig. 4 bis 7 der beigefügten Zeichnungen näher
beschrieben.
In den Zeichnungen zeigen
Fig. 1 einen Schaltplan einer bekannten
Verstärkungssignalgeneratorschaltung;
Fig. 2 die Wellenformen von Signalen in der Schaltung
der Fig. 1;
Fig. 3 einen Schaltplan einer bekannten
Verstärkungssignalgeneratorschaltung zur
Zuleitung eines verstärkten Signals an eine
Wortleitung eines Halbleiterspeichers,
beispielsweise eines DRAM;
Fig. 4 ein Schaltbild einer bevorzugten
Ausführungsform der erfindungsgemäßen
Halbleiterverstärkungssignalgeneratorschaltung;
Fig. 5 Wellenformen von Signalen in der Schaltung gemäß
Fig. 4;
Fig. 6 ein Schaltbild einer Ladevorrichtung, wie sie
in der Ausführungsform gemäß Fig. 4 verwendet
wird und
Fig. 7 ein Schaltbild eines Verstärkungsspannungsgenerators,
wie er in der Ausführungsform
gemäß Fig. 4 verwendet wird.
In Fig. 4 ist ein Halbleiterverstärkungssignalgenerator gezeigt, der
folgende Bauteile enthält: Einen Lastkondensator 1,
erste, zweite, dritte, vierte und fünfte MOS-Transistoren
11, 12, 13, 14 und 15, einen Bootstrap-Kondensator 16,
eine Ladevorrichtung 17 für den Bootstrap-Kondensator 16
und einen Verstärkungsspannungsgenerator 18, dessen
Ausgangsspannung Vp größer ist als die Ursprungsspannung
V. Der
Verstärkungssignalgenerator enthält ferner Leitungen 19,
die die Quelle des dritten MOS-Transistors 13, die Senke
des vierten MOS-Transistors 14 und das Gate des zweiten
MOS-Transistors 12 miteinander verbinden. Ferner sind
Leitungen 20 vorgesehen, die die Quelle des ersten
MOS-Transistors 11, die Senke des zweiten MOS-Transistors
12 und eine der Elektroden des Bootstrap-Kondensators 16
miteinander verbinden. Ferner sind Leitungen 21 vorgesehen,
die das Gate des ersten MOS-Transistors 11, das Gate des
fünften MOS-Transistors 15 und die andere Elektrode des
Bootstrap-Kondensators 16 miteinander verbinden. Die
Senken der ersten und dritten MOS-Transistoren 11 und
13 sind an eine Versorgungsspannung V angeschlossen, und
die Quellen der zweiten und vierten MOS-Transistoren 12
und 14 sind geerdet. Der fünfte MOS-Transistor 15 hat eine
Senke, die an die
Verstärkungspotentialgeneratorvorrichtung 18 angeschlossen
ist, und eine Quelle, die an eine der Elektroden des
Belastungskondensators 1 und an das Gate des
MOS-Transistors 14 angeschlossen ist. Ein Vorladungssignal
Φ₀ wird dem Gate des MOS-Transistors 13 zugeleitet.
Die ersten und zweiten MOS-Transistoren 11 und 12, der
Bootstrap-Kondensator 16 und die Ladungsvorrichtung 17
bilden einen Bootstrap-Schaltkreis I, in dem das Gate des
zweiten MOS-Transistors 12 und der Ausgang der
Ladevorrichtung 17 jeweils einem Eingangsknoten und einem
Ausgangsknoten entsprechen. Wenn der Lastkondensator
1 durch die Ladungsvorrichtung 17 aufgeladen wird, dann
wird eine Spannung, die im wesentlichen mit der
Ladespannung V übereinstimmt, an den Ausgangsknoten
angelegt. Wenn eine Spannung, dessen Höhe ausreichend ist,
um den zweiten MOS-Transistor 12 abzuschalten, an das Gate
des zweiten MOS-Transistors 12 angelegt wird, dann wird
die Spannung des Ausgangsknotens höher als die
Ausgangsspannung der Ladungsvorrichtung 17.
Die dritten und vierten MOS-Transistoren 13 und 14 bilden
einen dynamischen Inverter II, der als eine
Bootstrap-Kontrolle wirkt. Im dynamischen Inverter II
dient der dritte MOS-Transistor 13 als ein Ladeelement, und
das Gate des vierten MOS-Transistors 14 und die Verbindung
zwischen dem dritten und vierten MOS-Transistor
entsprechen jeweils einem Eingangs- und Ausgangsknoten.
Die dritten und vierten MOS-Transistoren befinden sich
jeweils in leitendem und in nicht-leitenden Zustand
während der Vorladungsperiode, um so die Spannung des
Ausgangsknotens auf ein erstes Niveau zu bringen, das im
wesentlichen mit der Ursprungsspannung V übereinstimmt.
Wenn das verstärkte Signal an den Lastkondensator 1 angelegt
wird, dann wird der fünfte MOS-Transistor 15
eingeschaltet, und wenn dessen Eingangsniveau höher als ein
vorbestimmter Wert wird, d. h. als der Wert der
Schwellenspannung des vierten MOS-Transistors 14, dann
wird der vierte MOS-Transistor 14 eingeschaltet. Da zu
diesem Zeitpunkt der dritte MOS-Transistor 13 sich in
einem nicht-leitenden Zustand befindet, wird der
Ausgangsknoten auf ein zweites Niveau eingestellt, d. h.
dem Erdungsniveau.
Fig. 5 zeigt Signalwellenformen an wichtigen Punkten in
der Schaltung gemäß Fig. 4, wenn diese in Betrieb ist.
Fig. 6 zeigt ein Beispiel der Ladungsvorrichtung 17 von
Fig. 4, in der das Gate eines MOS-Transistors 22 an die
Ursprungsspannung V angeschlossen ist. Der MOS-Transistor
22 hat eine Senke, von dem ein Signal Φx vorgesehen ist
und eine Quelle aufweist, die an die in der Fig. 4
gezeigten Leitung 21 angeschlossen ist.
Fig. 7 zeigt ein Beispiel eines
Verstärkungsspannungsgenerators 18 von Fig. 4, der
folgende Teile enthält: Einen Ringoszillator 23, einen
Ladungspumpkondensator 24, MOS-Transistoren 25 und 26
und einen Spannungsspeicherkondensator 27. Eine der
Elektroden des Ladungspumpkondensators 24 ist an den
Ausgang des Ringoszillators 23 angeschlossen, und die
andere Elektrode ist an die Quelle des Transistors 25 und
die Senke und das Gate des Transistors 26 angeschlossen.
Die Senke und das Gate des Transistors 25 sind an die
Ladespannung V angeschlossen. Der
Ladungsspeicherkondensator 27 hat eine Elektrode, die an
die Quelle des Transistors 26 angeschlossen ist und die
andere Elektrode ist geerdet.
Da die in den Fig. 6 und 7 gezeigten Schaltungen an sich bekannt
sind, wird ihre Wirkungsweise nicht näher beschrieben.
Die Wirkungsweise der Schaltung der Fig. 4 wird anhand
von Fig. 5 beschrieben. In Fig. 5 wird angenommen, daß
die Leitung 19 vor einem Zeitpunkt T₁ vorgeladen wurde.
Zum Zeitpunkt T₂ wird das Potential der Leitung 21 durch
einen Ladestrom, der von der Ladungsvorrichtung 17
zugeführt wird, angehoben. Dadurch wird der fünfte
MOS-Transistor 15 angeschaltet, und dadurch steigt das
Potential des Signales ΦA. Zum Zeitpunkt T₃
überschreitet das Potential des Signals ΦA die
14 angeschaltet wird. Dadurch fängt die Leitung 19 an,
entladen zu werden.
Zum Zeitpunkt T₄ wird die Bootstrap-Schaltung I, die die
MOS-Transistoren 11 und 12 enthält, betätigt. Das heißt,
die ersten und zweiten MOS-Transistoren 11 und 12 werden
jeweils an- bzw. abgeschaltet, wodurch das Potential der
Leitung 21 veranlaßt wird, auf einen Wert V′ anzusteigen,
der höher als die Ursprungsspannung V ist, wodurch der
ON-Widerstand des MOS-Transistors 15 durch die Wirkung des
Kondensators 16 im wesentlichen gesenkt wird. Wenn das
Potential V′ der Leitung 21 zum Zeitpunkt T₅ den Wert
V′ < Vp + VTH hat, dann stimmt das Potential des
Signales ΦA mit der Ausgangsspannung Vp des
Verstärkungspotentialgenerators 18 überein, und wenn das
Potential V′ Vp + VTH wird, dann erreicht das
Potential des Signales ΦA den Wert V′-VTH.
Dadurch ist es möglich, ein verstärktes Signal ΦA dem
Lastkondensator 1 zuzuführen, das ein Potential
aufweist, das höher als die Ursprungsspannung V ist.
Ferner ist es möglich, die Ladezeit T₀ (T₅-T₂ in
Fig. 5), bei der eine maximale Aufladung erreicht wird,
wie folgt zu erreichen:
T₀ ≧ r₁ · C₁ = t₁.
Wenn die Verstärkungssignalgeneratorschaltung verwendet
wird, um das verstärkte Signal ΦA an die Wortleitung der
Halbleiterspeichervorrichtung, beispielsweise eines DRAM,
zu leiten, wie dies in der Fig. 4 gezeigt ist, dann wird
die Ladezeit T₀ im wesentlichen mit t₁ übereinstimmen,
d. h. die Ladezeit wird 10-20 ns betragen, d. h. die
Ladezeit ist ungefähr 60% geringer als die Ladezeit im
herkömmlichen Fall, wie dies in bezug auf Fig. 3
erörtert wurde.
Da, wie oben beschrieben wurde, der Ausgang des
Verstärkungspotentialgenerators vergrößert wurde, indem
der Widerstand des fünften Transistors im "ON"-Zustand
infolge des Anlegens des Ausganges der Bootstrap-Schaltung
an das Gate des zuletzt genannten Transistors verringert
wurde, kann die Erzeugung des verstärkten Signals
innerhalb einer wesentlich verringerten Zeit und sogar mit
einem Minimum an Energieverbrauch erreicht werden.
Claims (3)
1. Halbleiterverstärkungssignalgeneratorschaltung mit
- - einer Schaltung (18) zur Erzeugung einer Verstärkungsspannung (Vp), die höher ist als eine Versorgungsspannung (V),
- - einer Bootstrap-Schaltung (I) mit einem Eingangsknoten und einem Ausgangsknoten (21),
- - einer Steuerschaltung (II) mit mindestens einem Eingangsknoten und einem Ausgangsknoten (19), der mit dem Eingangsknoten der Bootstrap-Schaltung (I) verbunden ist,
- - einem MOS-Transistor (15), dessen Gate-Elektrode mit dem Ausgangsknoten (21) der Bootstrap-Schaltung (I) verbunden ist, dessen erste Hauptelektrode mit dem Ausgang der Schaltung (18) zur Erzeugung der Verstärkungsspannung (Vp) verbunden ist und dessen zweite Hauptelektrode mit dem Eingang der Steuerschaltung (II) einerseits und einer Kapazität (1) am Ausgang der Halbleiterverstärkungssignalgeneratorschaltung andererseits verbunden ist,
- - so daß, wenn das Potential an der zweiten Hauptelektrode des MOS-Transistors (15) über eine für die Steuerschaltung (II) maßgebliche Schwellspannung (VTH) ansteigt, das Potential des Ausgangsknotens (19) der Steuerschaltung (II) sich von einem ersten Wert auf einen zweiten Wert ändert, wodurch beim Erreichen des zweiten Wertes das Potential (ΦA) am Ausgang der Halbleiterverstärkungssignalgeneratorschaltung verstärkt über das Potential der Versorgungsspannung (V) angehoben wird, indem das Signalpotential am Ausgangsknoten (21) der Bootstrap-Schaltung (I) über die Versorgungsspannung (V) angehoben wird.
2. Halbleiterverstärkungssignalgeneratorschaltung nach
Anspruch 1, worin die Bootstrap-Schaltung (I) folgende
Bauteile aufweist:
- - einen ersten MOS-Transistor (11), enthaltend eine Senke, die an die Versorgungsspannung (V) angeschlossen ist, und ein Gate und eine Quelle, die miteinander durch einen Kondensator (16) verbunden sind, der eine Kapazität aufweist, die wesentlich größer als eine Gate-Kapazität ist,
- - einen zweiten MOS-Transistor (12), enthaltend eine Senke, die an die Quelle des ersten MOS-Transistors (11) angeschlossen ist, und eine geerdete Quelle, und
- - eine Ladevorrichtung (17) zum Laden des Gate des ersten MOS-Transistors (11),
- - wobei das Gate des zweiten MOS-Transistors (12) den Eingangsknoten und das Gate des ersten MOS-Transistors (11) den Ausgangsknoten (21) bilden.
3. Halbleiterverstärkungssignalgeneratorschaltung nach
Anspruch 1 oder 2, worin die Steuerschaltung (II)
durch eine dynamische Inverterschaltung gebildet ist,
bestehend aus dritten und vierten MOS-Transistoren
(13, 14), die zwischen der Versorgungsspannung (V) und
Erde in Reihe geschaltet sind, wobei das Gate des
dritten MOS-Transistors (13) mit einem
Vorladungssignal (Φ0) versorgt wird, der
Verbindungspunkt zwischen beiden MOS-Transistoren (13,
14) den Ausgangsknoten (19) bildet und das Gate des
vierten MOS-Transistors (14) den Eingangsknoten bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60104351A JPS61260717A (ja) | 1985-05-14 | 1985-05-14 | 半導体昇圧信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3614421A1 DE3614421A1 (de) | 1986-11-20 |
DE3614421C2 true DE3614421C2 (de) | 1991-07-25 |
Family
ID=14378456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863614421 Granted DE3614421A1 (de) | 1985-05-14 | 1986-04-29 | Halbleiterverstaerkungssignalgeneratorschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4731552A (de) |
JP (1) | JPS61260717A (de) |
KR (1) | KR900005230B1 (de) |
DE (1) | DE3614421A1 (de) |
GB (1) | GB2175162B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559707B1 (en) | 2001-12-06 | 2003-05-06 | Hynix Semiconductor Inc. | Bootstrap circuit |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906056A (en) * | 1987-04-14 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | High speed booster circuit |
JPH0748310B2 (ja) * | 1987-04-24 | 1995-05-24 | 株式会社東芝 | 半導体集積回路 |
JP2652694B2 (ja) * | 1988-12-28 | 1997-09-10 | 三菱電機株式会社 | 昇圧回路 |
IT1251097B (it) * | 1991-07-24 | 1995-05-04 | St Microelectronics Srl | Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver. |
US5255224A (en) * | 1991-12-18 | 1993-10-19 | International Business Machines Corporation | Boosted drive system for master/local word line memory architecture |
JPH05174591A (ja) * | 1991-12-25 | 1993-07-13 | Sharp Corp | チャージポンプ回路 |
US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
JP2709783B2 (ja) * | 1992-12-17 | 1998-02-04 | 三菱電機株式会社 | 昇圧回路 |
JP3184065B2 (ja) * | 1994-07-25 | 2001-07-09 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
KR100434308B1 (ko) * | 1998-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 프리-차지기능을갖는배전압정류기 |
US6825699B2 (en) | 2003-01-31 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit |
KR100973137B1 (ko) | 2003-04-29 | 2010-07-29 | 매그나칩 반도체 유한회사 | 부트스트랩회로 |
US8385498B2 (en) * | 2006-05-31 | 2013-02-26 | Kenet, Inc. | Boosted charge transfer circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56129570A (en) * | 1980-03-14 | 1981-10-09 | Mitsubishi Electric Corp | Booster circuit |
US4401904A (en) * | 1980-03-24 | 1983-08-30 | Texas Instruments Incorporated | Delay circuit used in semiconductor memory device |
JPS601712B2 (ja) * | 1980-12-04 | 1985-01-17 | 株式会社東芝 | 半導体記憶装置 |
JPS58122692A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 能動昇圧回路 |
JPS58184821A (ja) * | 1982-03-31 | 1983-10-28 | Fujitsu Ltd | 昇圧回路 |
JPS6052112A (ja) * | 1983-08-31 | 1985-03-25 | Toshiba Corp | 論理回路 |
-
1985
- 1985-05-14 JP JP60104351A patent/JPS61260717A/ja active Granted
-
1986
- 1986-02-25 KR KR1019860001325A patent/KR900005230B1/ko not_active IP Right Cessation
- 1986-04-08 US US06/849,249 patent/US4731552A/en not_active Expired - Fee Related
- 1986-04-25 GB GB8610110A patent/GB2175162B/en not_active Expired
- 1986-04-29 DE DE19863614421 patent/DE3614421A1/de active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559707B1 (en) | 2001-12-06 | 2003-05-06 | Hynix Semiconductor Inc. | Bootstrap circuit |
DE10164360A1 (de) * | 2001-12-06 | 2003-06-18 | Hynix Semiconductor Inc | Bootstrap-Schaltung |
Also Published As
Publication number | Publication date |
---|---|
US4731552A (en) | 1988-03-15 |
JPS61260717A (ja) | 1986-11-18 |
GB8610110D0 (en) | 1986-05-29 |
JPH0324092B2 (de) | 1991-04-02 |
KR900005230B1 (ko) | 1990-07-21 |
DE3614421A1 (de) | 1986-11-20 |
GB2175162B (en) | 1989-04-12 |
KR860009423A (ko) | 1986-12-22 |
GB2175162A (en) | 1986-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3888220T2 (de) | Datenausgabeschaltung. | |
DE69027705T2 (de) | Spannungserhöhungsschaltung für dynamische Speicher | |
DE3614421C2 (de) | ||
DE3931596C2 (de) | ||
DE3839888C2 (de) | ||
DE3051230C2 (de) | Spannungserhöhungsschaltung | |
DE2633512A1 (de) | Spannungsvervielfacher fuer elektronische zeitmessgeraete | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE69307098T2 (de) | Ladungspumpenschaltung | |
DE2300186A1 (de) | Mos-pufferschaltung, insbesondere fuer ein mos-speichersystem | |
DE69024929T2 (de) | Spannungsregler mit Leistungszusatzsystem | |
DE3236729C2 (de) | ||
DE69532071T2 (de) | Aufwärtswandlerschaltung | |
DE3530092C2 (de) | ||
DE3329096C2 (de) | ||
DE19650149C2 (de) | Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung | |
DE4033950C2 (de) | ||
DE4131237A1 (de) | Ausgangspufferschaltung und betriebsverfahren fuer dieselbe | |
DE4323010A1 (de) | Spannungserzeugungsschaltung ohne Schwellenspannungsverlust in der Ausgangsspannung durch einen FET | |
DE4117882A1 (de) | Boosterschaltung fuer einen halbleiterspeicher | |
EP0635838B1 (de) | Spannungserzeugungsschaltung | |
DE3705147C2 (de) | ||
DE3323284C2 (de) | Verzögerungsschaltung | |
DE19533091C2 (de) | Halbleiterspeichereinrichtung mit einer Funktion zum Erzeugen eines verstärkten Potentials | |
DE69415759T2 (de) | Ausgangschaltung für Speicherschaltung mit mehreren Bits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |