DE2915492C2 - - Google Patents
Info
- Publication number
- DE2915492C2 DE2915492C2 DE2915492A DE2915492A DE2915492C2 DE 2915492 C2 DE2915492 C2 DE 2915492C2 DE 2915492 A DE2915492 A DE 2915492A DE 2915492 A DE2915492 A DE 2915492A DE 2915492 C2 DE2915492 C2 DE 2915492C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- counter
- output
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Closed-Circuit Television Systems (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum
Speichern von beim Abtasten eines Objektes mit einer Video-
Kamera erzeugten Bildsignalen gemäß dem Oberbegriff von
Patentanspruch 1.
Mit einer Video- oder Fernseh-Kamera aufgenommene Bildsignale
müssen dann gespeichert werden, wenn sie später
verarbeitet oder in verschiedener Weise ausgewertet werden
sollen, z. B. beim automatischen Lesen von Belegen.
Eine bekannte Schaltungsanordnung der oben genannten Art
(DE-OS 28 21 088) weist einen Taktgeber und einen Video-
Scanner zum Erzeugen von Video-Signalen auf, die ein Feld
von Abtastzeilen repräsentieren, welche synchron sind mit
der Taktrate des Taktgebers. Der Synchronismus zwischen
dem Taktgeber und dem Video-Scanner wird dadurch erreicht,
daß die Vertikal- und Horizontal-Ablenksignale für den
Video-Scanner von den Zeitsignalen des Taktgebers abgeleitet
werden. Dazu müssen die Taktsignale einem Synchronisier-
Generator und einem Ablenk-Generator zugeführt werden.
Der Synchronisier-Generator erzeugt ein Horizontal-
Synchronisiersignal mit der gewünschten Zeilenrate und
ein vertikal-Synchronisiersignal mit der Bildrate. Der
Ablenk-Generator empfängt die Horizontal- und Vertikal-
Synchronisiersignale und erzeugt entsprechende Ablenksignale,
die an die Ablenkmittel des Video-Scanners
angelegt werden. Die Bildsignale werden in einem Komparator
mit einem Schwellensignalpegel verglichen. Der
Komparator erzeugt ein binäres Ausgangssignal "0", wenn
der Schwellenpegel überschritten wird, und ein Ausgangssignal
"1", wenn er unterschritten wird. Die Ausgangssignale
des Komparators werden in einem Schieberegister
zu Worten zussammengefaßt und dann in einen Zwischenspeicher
eingeschrieben. Aus dem Zwischenspeicher wird
das Datenwort durch ein Befehlssignal des Rechners in
den Rechner eingegeben. Das Datenwort kann auch in einen
Speicher eingeschrieben werden, wobei aber über die Art
der Speicheradressierung nichts ausgesagt ist. Jedenfalls
muß der Rechner die Speicheradressen erzeugen,
wodurch er belastet wird und außerdem die Geschwindigkeit, mit
der Daten abgespeichert werden können, begrenzt ist.
So ist es, insbesondere bei Verwendung eines Mikrorechners
nicht möglich, die von einer normalen, selbsttätig und
autonom synchronisierten Fernsehkamera gelieferte Videosignalrate
zu speichern.
Eine andere bekannte Schaltungsanordnung zum Speichern
von mit einer Fernseh-Kamera aufgenommenen Bildern
(DE-PS 23 22 939) weist eine sogenannte Verschlüsselungseinrichtung
auf, die aus einem Analog-Digital-Umsetzer,
einem Zeilenzähler und einem während der Zeilenablenkung
Taktimpulse aufsummierenden Bildpunktzähler besteht.
Durch die Verschlüsselungseinrichtung wird insgesamt eine
Signalkombination abgegeben, die aus dem Helligkeitswert
und den Koordinatenwerten eines Bildpunktes besteht.
Die Signalkombination wird in einen der Verschlüsselungseinrichtung
nachgeschalteten Zwischenspeicher eingeschrieben,
mit anderen Signalkombinationen zusammengefaßt und
gemeinsam mit diesen zu einer Zentrale übertragen, wo
die abgetasteten Bildpunkte in Digitalwert-Form gespeichert
werden. Durch das aufwendige Speichern der Signalkombinationen
ist es praktisch nicht möglich, die gesamte in
einem Fernsehbild enthaltene Information zu speichern.
Der Erfindung liegt die Aufgabe zugrunde, die von einer
Video-Kamera gelieferte Information schritthaltend mit
dem autonomen Abtastvorgang einer normalen Fernseh-Kamera
in eine Speicher einzuschreiben.
Diese Aufgabe wird erfindungsgemäß durch die in Patentanspruch
1 gekennzeichnete Schaltungsanordnung gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen gekennzeichnet.
Dadurch, daß unter Auswertung der Synchronsignale des von
der Kamera gelieferten Bildsignales unmittelbar die höherwertigen
Speicheradressen abgeleitet werden, ermöglicht
es die Erfindung, die die Bildinformation enthaltenden
Helligkeitssignale in binärer Form in direktem Speicherzugriff
(häufig als DMA- Direct Memory Access bezeichnet)
in den Speicher einzuschreiben. Da dazu die Steuereinheit
oder CPU des Systems, die normalerweise den Datenaustausch
zwischen den einzelnen Teilen eines Mikrorechner-Systems
steuert, vom Daten- und Adressenbus abgetrennt wird,
wird die Geschwindigkeit des Einschreibvorgangs in den
Speicher nur durch die Zugriffszeit des Speichers begrenzt.
Die Erfindung ermöglicht es, mit handelsüblichen Speicher-
Bausteinen die von einer Video-Kamera gelieferte Bildinformation
im Echtzeitbetrieb zu speichern.
Ein Ausführungsbeispiel der Erfindung wird im folgenden
anhand der Zeichnung erläutert. Es zeigt
Fig. 1 das Blockschaltbild eines mit einer erfindungsgemäßen
Schaltungsanordnung versehenen Systems
zum Auswerten von Bildvorlagen und zum Erfassen
von Daten über eine Fernseh-Kamera,
Fig. 2 eine erfindungsgemäße Schaltungsanordnung,
Fig. 3 eine Bildaustastlücken-Erkennungsschaltung der
Schaltungsanordnung nach Fig. 2,
Fig. 4 eine Halbbild-Erkennungsschaltung der
Schaltungsanordnung nach Fig. 2 und
Fig. 5 ein Diagramm verschiedener in der Schaltungsanordnung
der Fig. 2-4 auftretenden
Impulsdiagramme.
Ein ruhendes oder langsam bewegtes Objekt BVO, z. B. eine
auszuwertende Bildvorlage oder ein Beleg, wird von einer
handelsüblichen Fernseh- oder Video-Kamera FSK abgetastet,
welche ein zeitlich veränderliches Video-Signal BAS erzeugt
(Fig. 1). Dieses Signal wird über eine die Schnittstelle
zu der Fernseh-Kamera bildende erfindungsgemäße
Schaltungsanordnung in geeigneter Weise aufbereitet und
einem Mikrorechner-System zugeführt, in dem es für eine
nachfolgende Verarbeitung gespeichert wird. Das Mikrorechner-
System besteht im wesentlichen aus einer Mikrorechner-
Steuerung MRS, einem Speicher mit wahlfreiem
Zugriff RAM sowie aus die die Systembestandteile miteinander
verbindenden Bussen oder Vielfachleitungen, und
zwar einem Steuerbus STB einem Adressenbus ADB sowie
einem Datenbus DAB.
Die Mikrorechner-Steuerung MRS schließt eine zentrale
Rechen- und Steuereinheit CPU, einen integrierten Seriell-
Datenaustausch-Baustein ACIA sowie einen programmierbaren
Festwertspeicher PROM ein. Das Mikrorechner-System MRS ist
aus typisierten Steckkarten zusammengesetzt, die die erforderlichen
Schaltungselemente in Form von integrierten
Schaltkreisen enthalten und die in der Zeichnung durch
entsprechende Kästchen angedeutet sind. Zu erkennen ist,
daß die Steuerung MRS und der Speicher RAM jeweils mehrere
solcher steckbarer Schaltungskarten aufweisen.
Die aus Fig. 2 ersichtliche erfindungsgemäße Schnittstellenschaltung
weist eine erste Vergleichsschaltung
BAD, im folgenden als Bild-Amplituden-Diskriminator bezeichnet,
in der das BAS-Signal der Video-Kamera mit einem
einstellbaren Schwellwertpegel verglichen wird. Dadurch
wird der Grauwert-Informationsgehalt des Bildsignals
binär ausgewertet, was bei Verwendung nur einer solchen
BAD-Stufe für das Helligkeitssignal eine 1-Bit-Analog/
Digital-Wandlung, d. h. eine Schwarz-Weiß-Darstellung
bedeutet. Damit können die Grauwerte von 8 Bildpunkten
zu einem Datenwort zusammengefaßt werden, was der Wortlänge
des in dem vorliegenden Ausführungsbeispiel verwendeten
Mikrorechners entspricht. Das digitalisierte
("binärisierte") Helligkeits- oder Bild-Amplituden-
Signal DIG wird in ein 8-Bit-Schieberegister SRE getaktet.
Der Takt mit einer Frequenz von 10 MHz wird von einem
Taktgenerator TAG geliefert, der mit den Zeilen des
Video-Signals synchronisiert wird und eine Auflösung
von 512 Bildpunkten pro Zeile ermöglicht. Bei Datenworten
von 8 Bit Länge ergibt dies 64 Bytes pro Zeile.
Eine zweite Vergleichsschaltung ZID, im folgenden auch
als Zeilen-Impuls-Diskriminator bezeichnet, empfängt
ebenfalls das BAS-Signal. Sein Schwellwert ist derart an
den aktuellen Pegel des BAS-Signals angepaßt, daß er die
Synchronimpulse des Video-Signals feststellt und entsprechende
Zeilen-(Synchron-)Impulse SYNC ausgibt.
Die SYNC-Signale werden in einer Auswerteeinrichtung
ausgewertet, die eine erste Erkennungsschaltung BAE sowie
eine zweite Erkennungsschaltung HBE enthält. In der ersten
Erkennungsschaltung BAE wird das Auftreten einer Bildaustastlücke
im Bildsignal festgestellt und ein entsprechendes
Ausgangssignal BAL abgegeben. Sie wird im
folgenden auch als Bildaustastlücken-Erkennung bezeichnet.
Die zweite Erkennungsschaltung HBE stellt, anhand der
Impulse in der Bildaustastlücke fest, ob die vorangegangenen
nach dem Zeilensprungverfahren zeilenweise
dargebotenen Bildsignale zum ersten oder zum zweiten
Halbbild gehören, und gibt ein entsprechendes Ausgangssignal
HB ab. Die zweite Erkennungsschaltung HBE wird
im folgenden auch als Halbbild-Erkennung bezeichnet.
Das Ausgangssignal BAL der Bildaustastlücken-Erkennung
BAE wird an einen Zeilenzähler ZLZ, das Ausgangssignal
HB der Halbbild-Erkennung HBE an einen Halbbildzähler
HBZ übertragen. Der Aufbau und die Wirkungsweise der
Erkennungsschaltungen BAE und HBE wird anhand der
Fig. 3 bis 5 noch im einzelnen erläutert.
Der Ausgang des Taktgenerators TAG ist mit einem Schiebetakt-
Generator STG verbunden, der die Schiebetakt-Signale
für das Schieberegister SRE erzeugt. Die jeweils nach
8 Taktflanken in dem Schieberegister akkumulierten
Datenworte aus DIG werden mit der unmittelbar nachfolgenden
inversen Taktflanke parallel in ein Datenausgabe-
Register DAR übertragen und gelangen von diesem über
einen Bustreiber und den Datenbus DAB zu dem Speicher
RAM (vgl. Fig. 1).
Die Speicheradressen werden in der erfindungsgemäßen
Schaltungsanordnung VIF gleichzeitig in einer noch zu
beschreibenden Weise gebildet und über einen zweiten
Bustreiber BT 2 auf den Adressenbus ADB gegeben.
Die Zentraleinheit CPU des Mikrorechner-Systems liefert
der Schaltungsanordnung VIF ein Signal BA (bus available),
das anzeigt, daß die System-Busse DAB und ADB für den
direkten Speicherzugriff verfügbar sind. Das Steuersignal
BA gelangt von dem Steuerbus STB über eine
Anschlußschaltung AS 1 und die strichpunktiert dargestellten
Steuerleitungen STL zu den aus Fig. 2 ersichtlichen
Teilen der Schnittstellenschaltung VIF. Ab diesem
Augenblick werden die in der Schnittstellenschaltung
VIF aus dem Video-Signal erzeugten Datenwörter mittels
der ebenfalls aus dem Video-Signal abgeleiteten Adressen
über das Bussystem in den Speicher geschrieben. Die im
direkten Speicherzugriff in den Speicher RAM eingeschriebenen
Digitalwortsequenzen enthalten die Video-Information
in der Weise, daß die Adressen eines binären
Helligkeitswertes im Speicher und die Koordinaten des
zugehörigen Ursprung-Bildpunktes in linearer Beziehung
zueinander stehen. Die damit erreichbare Erleichterung
der Auswertung des als Bit-Muster in einem Speicher zur
Verfügung stehenden Bildinhaltes ist für viele Anwendungen
vorteilhaft.
Der Einschreibvorgang wird dann in einer Bildaustastlücke
beendet, wenn alle zu einem Gesamtbild gehörenden
Datenwörter in den Speicher eingeschrieben worden sind.
In dem hier beschriebenen Ausführungsbeispiel, bei dem
eine im Zeilensprungverfahren nach der CCIR-Norm arbeitende
Fernseh-Kamera eingesetzt wird, geschieht dies
nach dem zweiten Halbbild. Nachdem das zweite Halbbild
abgespeichert worden ist, erfolgt eine Rückmeldung
durch ein Signal IRQ, das von einem Halbbild-Zähler
HBZ über eine Signalleitung SIL, eine Anpassungsschaltung
AS 2 und den Steuerbus STB an die Zentraleinheit
CPU abgegeben wird.
Die Bildaustastlücken-Erkennungsschaltung BAE (Fig. 3)
enthält eine Kette von 3 hintereinandergeschalteten
Monoflops MF 1, MF 2 und MF 3. Dem Eingang des ersten
Monoflops MF 1 wird das invertierte Ausgangssignal
des Zeilenimpuls-Diskriminators ZID zugeführt.
Die Monoflops MF 1 bis MF 3 sind so eingestellt, daß
für ihre Haltezeiten t₁, t₂ und t₃ die Beziehung
gilt:
t₁ < t₂ < t₃,
wobei t₁ ≈ 10 µs, t₂ ≈ 40 µs und t₃ ≈ 50 µs.
Die 3 Monoflops MF 1 bis MF 3 sind retriggerbar und deshalb
werden mit fortschreitender Wirkungskette Impulsfolgen
mit wachsenden Impulsabständen überbrückt. Diejenige
Flanke des Impulses , die die Synchroninformation
enthält, triggert das Monoflop MF 1, so daß dieses
Ausgangssignalimpulse Q 1 mit konstanter Länge von etwa
t₁ = 10 µs erzeugt (vgl. hierzu auch die Darstellung
der verschiedenen Impulse in Fig. 5). Die Anstiegsflanken
der Impulse Q₁ bewirken in dem Monoflop MF 2 Anstiegsflanken,
in dessen Ausgangssignal Q 2, falls nicht die
Abstände der Impulse des Eingangssignals Q 1 des Monoflops
MF 2 kleiner sind als die Haltezeit t₂ des Monoflops
MF 2. Dies ist für die aus den sog. Nach- und
Vortrabanten des Signals gebildeten Impulse Q 1
mit einem Abfallflanken-Abstand von 32 µs der Fall,
womit die Retriggerung des Monoflops MF 2 ein Abfallen
des Ausgangssignals Q 2 unterbindet. Q 2 bleibt während
der Zeit der Nach- und der Vortrabanten des Video-Signals
BAS auf dem "H"- oder "1"-Pegel.
Am Ausgang des Monoflops MF 2 erscheinen nur Impulse Z 1/1
mit einer Dauer von etwa 40 µs, d. h. solchen, die im
Flanken-Abstand von einer ganzen Zeilendauer des Bildsignales
auftreten. Dadurch entsteht eine Lücke L in
der aus dem Signal ( ) abgeleiteten Impulsfolge (vgl.
die Impulsfolgen Q 2 und Q 3 in Fig. 5). Diese Lücke L
kennzeichnet die Bildaustastlücke in dem Video-Signal
BAS, sie ist allerdings kürzer als diese.
Mit dem dritten Monoflop MF 3, dessen Wirkungsweise der
vorstehend erläuterten entspricht, wird aus den Impulsen
Z 1/1 ein Binärsignal Q 3 erzeugt, das allein den Teil L
der Bildaustastlücke BAL kennzeichnet. Dieses Signal
wird zusammen mit dem -Signal einem NAND-Gatter NA 1
zugeführt, dessen Ausgangssignal Z, Z* der Halbbild-
Erkennungsschaltung HBE zugeführt wird (vgl. auch Fig. 4).
Das negierte Ausgangssignal wird zusammen mit dem
-Signal außerdem einem NOR-Gatter NO 1 zugeführt
und dessen Ausgangssignal an einen Zwischenzähler ZWZ
mit einem Teilungsverhältnis 1 : 32 angelegt. Ein Ausgang
des Monoflops MF 3 und der Ausgang des Zwischenzählers
ZWZ sind mit dem Clear- bzw. mit dem Signaleingang eines
J-K-Flipflops FF 1 verbunden. Der Komplementär-Ausgang
dieses Flipflops ist an den Clear-Eingang des Zwischen-
Zählers ZWZ angeschlossen.
Der Zwischenzähler ZWZ zählt nach der Signallücke L
die ersten 32 Impulse des Signals ab. Am Ausgang Q
des Flipflops FF 1 wird ein Bild-Austastlücken-Signal
BAL abgegeben, mittels welchem die informationslosen
Zeilen nach den Vortrabanten sicher ausgeblendet werden.
Da zur Vereinfachung der Schaltung ein 1 : 32-Zähler gewählt
wurde, wird der obere Bildrand geringfügig beschnitten.
Aus dem Signal Z (Fig. 3) wird durch eine nicht mehr
dargestellte Schaltung das Signal Z* (Fig. 4) erzeugt,
in welchem der erste Impuls der Trabanten ausgeblendet
ist. Damit ist es möglich, einen 1 : 16-Zähler zu verwenden,
um die Zahl der Trabanten zu ermitteln und unterscheiden
zu können. Die Halbbild-Erkennungsschaltung HBE (Fig. 1
und 4) benutzt als Kriterium die Tatsache, daß in der
Bildaustastlücke dem ersten Halbbild siebzehn und dem
zweiten Halbbild fünfzehn -Impulse Z 1/2 in einem
Abstand von einer halben Zeilendauer vorausgehen. Aus
Gründen der Schaltungs-Vereinfachung ist die Frage ob
fünfzehn oder siebzehn Impulse Z im Abstand einer halben
Zeilendauer eingetroffen sind, auf das Kriterium zurückgeführt,
ob vierzehn oder sechzehn Impulse Z*.
Die Halbbild-Erkennungsschaltung (Fig. 4) weist einen
Zähler TRZ auf, dessen Eingang der Impuls Z* zugeführt
wird. Dem Clear-Eingang des Zählers TRZ werden die
Signale BAL und BA über ein NAND-Gatter NA 2 zugeführt.
Der Ausgang des Zählers ist mit einem ersten Diskriminator
DI 1, der einen Zählerstand vierzehn feststellt,
und mit einem Diskriminator DI 2, der einen Zählerstand
sechzehn feststellt, verbunden. Die Ausgänge der beiden
Diskriminatoren sind in der aus der Zeichnung ersichtlichen
Weise mit einem zweiten Flipflop FF 2 verbunden.
Entsprechend dem Ergebnis der Diskrimination wird das
Flipflop FF 2 gesetzt oder rückgesetzt, so daß das am
Ausgang des Flipflops FF 2 auftretende Signal HB während
der Abtastung eines Halbbildes das jeweilige Halbbild
kennzeichnet.
Das am Ausgang des Flipflops FF 1 der Bildaustastlücken-
Erkennungsschaltung BAL auftretende Signal (Fig. 3)
wird auf den Zeilenzähler ZLZ (Fig. 2) übertragen. Die
Ausgänge dieses Zeilenzählers stellen die 8 höchstwertigen
Adressen-Bits MSB dar, sie werden über eine
Adressen-Mehrfachleitung AL 1 und den Bustreiber BT 2
zur direkten Speicheradressierung während des DMA-Zyklus
benutzt.
Die vorstehend erwähnten Adressen repräsentieren die
Koordinaten der Bildpunkte eines Halbbildes in vertikaler
Richtung. Für ein zweites nachfolgendes Halbbild werden
die höchstwertigen (MSB-Adressen-Bits von den -Impulsen
ein zweites Mal mit konstant bleibender Beginnverzögerung
ab der Bildaustastlücke BAL durchgezählt. Dabei bestimmt
das Ausgangssignal HB der Halbbild-Erkennungsschaltung
HBE, das über eine Zwischenadressenleitung AL 2 und den
Bustreiber BT 2 zur direkten Speicheradressierung abgegeben
wird, die während eines Halbbildes konstant bleibende
Adresse.
Für die Bildung der niedrigstwertigen (LSB-Adressen-Bits),
welche die Koordinaten der Bildpunkte in horizontaler
Richtung wiedergeben, wird vom jeweiligen Zeilensynchron-
Impuls ein 3-Bit-Dualzähler gestartet, welcher seinerseits
dem Datenwort-Zähler DWZ (Fig. 1) die Zählimpulse
liefert. Dieser Zähler DWZ liefert über eine Adressenleitung
AL 3 und den Bustreiber BT 2 die LSB-Adressen zum
DMA-Einschreiben der jeweils aufgelaufenen Datenwörter
in den Speicher RAM. Wie bereits erwähnt, werden die
jeweils nach 8 Taktflanken in dem Schieberegister SRE
akkumulierten Datenwörter mit der unmittelbar darauffolgenden
inversen Taktflanke in das Daten-Register
parallel überschrieben, um von diesem über den Bus-
Treiber BT 1 direkt in den Speicher eingeschrieben zu
werden. Nach Einschreiben eines ersten und eines
zweiten Halbbildes in den Speicher wird an die CPU eine
entsprechende Meldung in Form des IRQ-Signals erstattet,
so daß die CPU wieder die Steuerung des Arbeitsablaufs
innerhalb des Gesamtsystems übernehmen kann.
Aus Fig. 5 ist, wie bereits erwähnt, der Verlauf der
an verschiedenen Stellen der erfindungsgemäßen Schnittstellenschaltung
VIF auftretenden Signalimpulse ersichtlich.
Einzelheiten dieser Signalimpulse und deren Bezeichnungen
sind in der vorstehenden Beschreibung der
Fig. 2 bis 4 bereits erläutert worden.
In dem in der ersten Zeile von Fig. 5 dargestellten
Zeilen-Synchronsignal treten vor dem ersten Halbbild
siebzehn Impulse Z 1/2, vor dem zweiten Halbbild
dagegen fünfzehn Impulse Z 1/2 auf. Dieser Teil des
Signals ist in der Zeichnung durch die Punkte A und B
begrenzt.
Die Auswertung der genannten Impulse in der Bildaustastlücken-
Erkennungsschaltung BAE bewirkt, wie erläutert,
daß in den Ausgangssignalen Q 2 und Q 3 der Monoflops
MF 2 bzw. MF 3 (3. und 4. Zeile) eine "Signallücke" L
auftritt, anhand derer die Bildaustastlücken in dem Video-
Signal erkannt und durch ein entsprechendes Signal BAL
angezeigt wird. Das aus dem Signal Z abgeleitete
Signal Z* wird in der Halbbild-Erkennungsschaltung
HBE dazu verwendet, das erste vom zweiten Halbbild
zu unterscheiden.
Bei Verwendung von Fernsehkameras mit anderen (sog.
"vereinfachten CCIR-")Normen sind grundsätzlich
1. die Bildaustastlücken-Erkennung und 2. bei allgemeinen
Kameras nach dem Zeilensprungverfahren die Erkennung
notwendig, um welches Teilbild es sich handelt.
Die Bildaustastlücke ist anhand des Kriteriums erkennbar,
daß während der eigentlichen Zeilendauer
zwischen einer definierten Anzahl von aufeinanderfolgenden
Zeilensynchronimpulsen im BAS-Signal keinerlei
Bildinformation auftritt.
Die Entscheidung, um welches Teilbild es sich gerade
handeln wird, sollte soweit irgend möglich, aus dem
speziellen "Zeilen-Synchron-Pegel"-Verlauf, also dem
Signalverlauf unterhalb des Schwarzpegels im BAS-Signal,
gewonnen werden. Die Frage, ob Trabanten Z 1/2 in einer
Anzahl von fünfzehn oder siebzehn aufgetreten sind,
führt bei den "vereinfachten Normen" zumeist auf die
Frage, ob das Ausgangssignal von ZID für längere oder
für kürzere Zeit einen bestimmten Pegel beibehalten
hat. Die Größenordnung der Zeiten und Zeitdifferenzen
erlaubt hierbei bequem den Einsatz von Monoflops.
Durch Verwendung einer Bildvorlage, die am oberen Rand
in definierter Weise Schwarzinformation darbietet,
läßt sich aus dem Abstand zwischen Beginn (bzw. Ende)
der Bildaustastlücke und dem Auftreten der "Schwarz-
Einbrüche" im BAS-Signal das jeweilige Teilbild erkennen.
Infolge der Besonderheiten des Steuerungsablaufs
empfiehlt es sich aus Sicherheitsgründen, nach Abschluß
der Auswertung des Bild-(Speicher-)Inhalts und vor dem
neuerlichen DMA-Einschreibevorgang der Folge-Aufnahme,
den ungültig gewordenen Speicherinhalt zumindest im
signifikanten Speicherbereich zu zerstören. Nach dem
Auslösen der Aufnahme und vor Erkennung des ersten
Halbbildes oder der ersten relevanten BAL könnte diese
Aufgabe vom VIF wahrgenommen werden.
Ein Sperren eines programmierbaren Speicherbereichs
gegen Beschreiben beim DMA ermöglicht, auf Gegebenheiten
des verwendeten Mikrocomputers Rücksicht zu nehmen
(effizientere Instruktionsfolge durch Benutzung des
Speicherbereichs bei Adressen 0000 ff).
An die Schnittstellenschaltung VIF kann zu Überwachungszwecken
ein Monitor MON angeschlossen (vgl. Fig. 1) werden,
der in der Schnittstellenschaltung entweder mit dem
Eingang für das Video-Signal BAS oder mit dem Ausgang
des Bild-Amplituden-Diskriminators BAD verbunden werden
kann. Somit kann auf dem Monitor sowohl das abgetastete
Video-Signal als auch das amplitudendiskriminierte
Bild-Signal dargestellt werden.
Claims (10)
1. Schaltungsanordnung zum Speichern von beim Abtasten
eines Objektes mit einer Video-Kamera erzeugten Bildsignalen,
mit mindestens einer die Bildsignale mit einem
Schwellwertpegel vergleichenden und in Abhängigkeit von
dem Vergleichsergebnis ein binäres Helligkeitssignal abgebenden
Vergleichsschaltung sowie mit einem die in einen
Speicher einzuschreibenden Helligkeitssignale gruppenweise
zusammenfassenden Zwischenspeicher, dadurch
gekennzeichnet, daß eine zweite Vergleichsschaltung
(ZID) vorgesehen ist, durch die die Synchronimpulse
des Bildsignales (BAS) ermittelt werden, und daß
aus den Ausgangssignalen (SYNC) der zweiten Vergleichsschaltung
(ZID) in einer Auswerteschaltung (BAE, HBE)
Adressen für einen direkten Speicherzugriff erzeugt
werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Auswerteschaltung
eine bei Auftreten einer Bildaustastlücke in dem Bildsignal
ein diese anzeigendes Signal (BAL) abgebende
erste Erkennungsschaltung (BAE) aufweist.
3. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß die Auswerteschaltung
eine anhand der Impulse in der Bildaustastlücke das
erste und das zweite Halbbild unterscheidende und ein
entsprechendes Ausgangssignal (HB) abgebende zweite
Erkennungsschaltung (HBE) aufweist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß die Ausgangssignale
(SYNC, BAL) der zweiten Vergleichsschaltung (ZID) und
der ersten Erkennungsschaltung (BAE) über eine UND-
Verknüpfung einem die Zeilenadressen für den Speicher
bestimmenden ersten Zähler (ZZL) zugeführt werden.
5. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet,
daß sie einen durch das Ausgangssignal (SYNC) der
zweiten Vergleichsschaltung (ZID) gestarteten Vorwahlzähler
aufweist, durch den einem die Adressen für das
direkte Speichereinschreiben der wortweise aus dem
zeitlichen Verlauf des Signals DIG zusammengefaßten
Helligkeitssignale liefernden zweiten Zähler (DWZ) die
Zählimpulse geliefert werden.
6. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet,
daß sie mit einem mit den Bildzeilen synchronisierten
Taktgenerator (TAG) versehen ist, durch den die Taktsignale
für eine Schiebetakt-Erzeugerschaltung (STG)
und für eine Datenworttakt-Erzeugerschaltung (DWG)
generiert werden.
7. Schaltungsanordnung nach einem der Ansprüche 2-6,
dadurch gekennzeichnet, daß die
erste Erkennungsschaltung (BAE) eine das Ausgangssignal
(SYNC) der zweiten Vergleichsschaltung (ZID)
empfangende Monoflop-Kette (MF 1, MF 2, MF 3) aufweist,
deren eines Ausgangssignal (Q 3) als Freigabesignal
( ) einem ersten Flipflop FF 1 und deren komplentäres
Ausgangssignal ( ) einem Zwischenzähler (ZWZ) zugeführt
werden, und daß das Ausgangssignal dieses Zwischenzählers
(ZWZ) das Eingangssignal des Flipflops FF 1
und das Ausgangssignal des Flipflops FF 1 das die Bildaustastlücke
anzeigende Signal (BAL) bilden.
8. Schaltungsanordnung nach Anspruch 7, dadurch
gekennzeichnet, daß dem Zwischenzähler
(ZWZ) ein NOR-Gatter (NO 1) vorgeschaltet ist, an dessen
Eingängen das Ausgangssignal (SYNC) der zweiten Vergleichsschaltung
(ZID) und das komplementäre Ausgangssignal
( ) der Monoflop-Kette (MF 1 bis MF 3) anliegen.
9. Schaltungsanordnung nach einem der Ansprüche 3 bis 8,
dadurch gekennzeichnet, daß die
zweite Erkennungsschaltung (HBE) einen die Ausgleichsimpulse
des Bildsignals (BAS) registrierenden dritten
Zähler (TRZ) sowie zwei mit dem Zählerausgang verbundene
Diskriminatorschaltungen (DI 1, DI 2) aufweist, durch die
zwei verschiedene Ausgleichsimpulszahlen unterschieden
werden und deren Ausgänge mit den Eingängen eines
zweiten Flipflops (FF 2) verbunden sind, an dessen Ausgang
das die beiden Halbbilder unterscheidende Ausgangssignal
(HB) abgegeben wird.
10. Schaltungsanordnung nach Anspruch 9, dadurch
gekennzeichnet, daß die Ausgänge der
Diskriminatorschaltungen (DI 1, DI 2) jeweils mit dem
Setzeingang (J) bzw. mit dem Rücksetzeingang (K) des
zweiten Flipflops (FF 2) verbunden sind und daß sie über
ein ODER-Glied (OR 2) an den Clear-Eingang des zweiten Flipflops
(FF 2) angeschlossen sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792915492 DE2915492A1 (de) | 1979-04-17 | 1979-04-17 | Schaltungsanordnung zum speichern von bildsignalen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792915492 DE2915492A1 (de) | 1979-04-17 | 1979-04-17 | Schaltungsanordnung zum speichern von bildsignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2915492A1 DE2915492A1 (de) | 1980-10-30 |
DE2915492C2 true DE2915492C2 (de) | 1987-10-15 |
Family
ID=6068526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792915492 Granted DE2915492A1 (de) | 1979-04-17 | 1979-04-17 | Schaltungsanordnung zum speichern von bildsignalen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2915492A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2533395B1 (fr) * | 1982-09-20 | 1986-11-21 | Rech Ecole Nale Sup Ar Et | Procede et interface de numerisation en temps reel de video signaux |
WO2001099414A1 (de) * | 2000-06-23 | 2001-12-27 | Fastcom Technology S.A. | Bildverarbeitungssystem |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4158856A (en) * | 1977-05-18 | 1979-06-19 | Sangamo Weston, Inc. | Apparatus and method for generating digital words representative of video information |
-
1979
- 1979-04-17 DE DE19792915492 patent/DE2915492A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2915492A1 (de) | 1980-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703579C2 (de) | Anordnung zur Verarbeitung von Videosignalen | |
DE2545753A1 (de) | Anordnung zur erkennung aehnlicher objekte | |
DE3027274C2 (de) | Verfahren und Vorrichtung zur Bildung eines Signalausfall-Ersatzsignals aus einem Farbvideosignal | |
DE3850066T2 (de) | Dokumenten-Bildverarbeitungssystem. | |
DE2438271C3 (de) | Videomischer | |
DE3429901C2 (de) | Verfahren und anordnung zur uebertragung von daten | |
DE3223658A1 (de) | System und verfahren zur umsetzung eines zwischenzeilenlosen videosignals in ein zwischenzeilenvideosignal | |
DE3342004A1 (de) | Eingabevorrichtung fuer fernsehbilddaten | |
DE2233796A1 (de) | System und vorrichtung zur videosignalkompression und -expansion | |
DE68917984T2 (de) | Fernsehsende- und Empfangssystem mit hoher Auflösung und verminderter Datenrate. | |
DE3044761A1 (de) | Digitales vergroesserungssystem fuer ein abgetastetes bild | |
DE2848690A1 (de) | Anordnung zur anzeige von tendenzkurven | |
DE2548747A1 (de) | Vorrichtung und verfahren zur ableitung eines fernseh-qualitaetsparameters | |
EP0471878A1 (de) | Verfahren zur Bild-im-Bild-Einblendung und Einrichtung zur Durchführung des Verfahrens | |
DE3905669C2 (de) | Schaltungsanordnung zur Ableitung von Synchronsignalen aus einem digitalen Videosignal | |
DE3213299C2 (de) | Mustererkennungs-Schaltungsanordnung zur Unterscheidung zwischen vorgegebenen Rasterkonfigurationen eines optischen Testrasters | |
DE2741161C3 (de) | Schaltungsanordnung für ein Anzeige-System zur Anzeige eines Musters | |
DE2915492C2 (de) | ||
DE1166522B (de) | Anordnung zum lichtelektrischen Abtasten von Schriftzeichen | |
DE4009823A1 (de) | Digitalspeicherverzoegerungsleitung fuer einen videorandgenerator | |
DE3729494C3 (de) | Einrichtung zur Speicherung von Videosignalen | |
DE68916371T2 (de) | Übertragungs- und Anzeigevorrichtung für Stehbilder. | |
DE2821088A1 (de) | Verfahren und einrichtung zum umformen von video-information in digitalwortsequenzen | |
DE3832330C2 (de) | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen | |
DE69107520T2 (de) | Gerät zur Korrektur der Halbbildidentifizierung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H04N 5/76 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8331 | Complete revocation |