DE2613759B2 - Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement - Google Patents
Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein HalbleiterbauelementInfo
- Publication number
- DE2613759B2 DE2613759B2 DE2613759A DE2613759A DE2613759B2 DE 2613759 B2 DE2613759 B2 DE 2613759B2 DE 2613759 A DE2613759 A DE 2613759A DE 2613759 A DE2613759 A DE 2613759A DE 2613759 B2 DE2613759 B2 DE 2613759B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gold
- deposited
- metal
- electrodeposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein
Halbleiterbauelement, der sich von der öffnung in einer
auf einem Halbleiterkörper angeordneten Isolierschicht auf diese Isolierschicht erstreckt und dessen oberste
Schicht auf der Isolierschicht an einer für den Anschluß an ein weiteres Kontaktelement vorgesehenen Stelle
einen galvanisch abgeschiedenen Metallkontaktberg trägt, bei dem zunächst eine oder mehrere Metallschichten
ganzflächig auf die mit der Isolierschicht versehene Oberflächenseite des Halbleiterkörpers aufgedampft
oder aufgesputtert werden. Ein derartiges Verfahren ist ausderDE-AS23 15 710bekannt.
Halbleiterbauelemente mit mehrschichtigen Metallanschlußkontakten,
die an einer Stelle mit einem über die Halbleiterobei-flächc hochragenden Metallkontaktberg
versehen sind, werden beispielsweise für drahtlos zu kontaktierende Halbleiterbauelemente benötigt. Bei
der drahtlosen Kontaktierung wird ein Halbleiterkörper mit seiner Rückseite beispielsweise auf einen ersten
Trägerkörper aufgesetzt, der im allgemeinen aus einem strukturierten Kontaktierungsstreifen mit zahlreichen
Zinken besteht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines mehrschichtigen
Metallanschlußkontaktes mit einem Metallkontaktberg anzugeben, bei dem der Bedarf an teurem Kontaktmetall,
beispielsweise Gold, möglichst gering ist. Außerdem soll sichergestellt sein, daß die Metallkontaktberge, die
galvanisch abgeschieden werden, nur an den dafür vorgesehenen Stellen aufwachsen und Leitbahnbrüche
an den Rändern des Kontaktierungsfensters vermieden werden.
Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art erfindungsgemäß dadurch
gelöst, daß die aufgedampften oder aufgesputterten Metallschichten mit einer Photolackmaske bedeckt
werden, die nur die für die Leitbahnen vorgesehenen Bereiche freiläßt, daß an diesen Bereichen eine
Metallschicht galvanisch abgeschieden wird, daß auf die Halbleiteroberfläche danach eine zweie Lackmaske
aufgebracht wird, die die ersie Lack,ii:iske und Teile der
galvanisch abgeschiedenen Metallschicht bedeckt und in dem für die Abscheidung des Kontaktberges vorgesehenen
Oberflächenteil eine Öffnung aufweist, daß in dieser öffnung auf der galvanisch abgeschiedenen Metallschicht
ein dicker Metallkontaktberg gleichfalls galva-
nisch abgeschieden wird und daß schließlich die Lackmasken und die nicht zu den Leitbahnen gehörenden
Teile der aufgedampften bzw. aufgesputterten Metallschichten wieder entfernt werden, wobei die
galvanisch abgeschiedene Schicht als Ätzmaske dient.
Das erfindungsgemäße Verfahren hat den Vorteil, daß die oberste Leitbahn, die unmittelbar unter dem
Metallkontaktberg angeordnet ist, nur noch in dem für die Leitbahn vorgesehenen Bereich abgeschieden wird.
Bei einem älteren Verfahren war es üblich, auch diese Metallschicht ganzflächig auf die Oberfläche des
Halbleiterkörpers aufzudampfen und später an der nicht für die Leitbahn vorgesehenen Stelle wieder abzuätzen.
Hierdurch gehen erhebliche Mengen des unnötig aufgedampften Metalls, das meist aus Gold besteht,
verloren. Bei dem genannten Verfahren, bei dem die oberste Metallschicht ganzflächig auf die Halbleiteroberfläche
aufgedampft wird, ergibt sich beim chemischen Ätzen der Leitbahnstruktur zwangsläufig eine
von der Dicke der zu ätzenden Schicht abhängige Leitbahnunterätzung, durch die eine optimale Flächenausnutzung
verhindert wird. Bei dem erfindungsgemäßen Verfahren entfällt dieser Ätzprozeß, so daß die
Herstellung eng benachbarter, relativ breiter Leitbah-
nen möglich ist, wodurch die zur Verfügung stehende Oberfläche optimal für die herzustellende Leitbahn
ausgenutzt werden kann.
Das erfindungsgemäße Verfahren hat darüber hinaus den Vorteil, daß bei der Abscheidung der Metallkontaktberge
große Teile der Halbleiteroberfläche von zwei übereinanderliegenden Lackschichten maskiert
sind. Sollten in der unteren Lackschicht unerwünschte, aber meist nicht vermeidbare Öffnungen enthalten sein,
so werden diese Öffnungen durch die zweite Lackschicht geschlossen. Wäre die zweite Lackschicht nicht
vorhanden, so würden in den unerwünschten Öffnungen der ersten Lackschicht gleichfalls unerwünschte Kontaktberge
aufwachsen, die möglicherweise zur Unbrauchbarkeit des Bauelementes oder der integrierten
Schaltung führen würden. Bei dem erfindungsgemäßen Verfahren können die beiden Lackmasken in einem
Arbeitsgang wieder entfernt verden. Auf diese Weise wird ein Reinigungsprozeß eingespart.
Das neue Verfahren hat auch den Vorteil, daß Leitbahnbrüche, die vielfach an den Rändern der
Kontaktierungsfenster bei aufgedampften Leitbahnschichten entstehen, bei der galvanischen Abscheidung
der obersten Leitbahnschicht wieder zuwachsen. Mit dem erfindungsgemäßen Verfahren lassen sich daher
Leitbahnbrüche mit Sicherheit ausschließen. Da die oberste Leitbahn galvanisch abgeschieden wird und
nicht mehr durch Ätzen strukturiert werden muß, ist auch die Gefahr der Leitbahnunterätzung beseitigt.
Bei einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens wird auf eine oder mehrere
aufgedampfte oder aufgesputterte Metallschichten vor der galvanischen Abscheidung einer Goldschicht
zunächst eine dünne Schicht aus Gold ganzflächig aufgedampft oder aufgespulten. Bei einer Ausführungsform
wird beispielsweise zunächst auf den Halbleiterkörper eine Mischschicht aus Titan und Wolfram
aufgedampft oder aufgespulten, die eine Dicke von 0,4 μηι aufweist. Auf diese Titan-Wolfram-Schicht wird
dann eine ca. 0,1 μιη dünne Goldschicht ganzflächig
aufgedampft oder aufgespulten, bevor die Halbleiteroberfläche mit einer die Leitbahnbereiche freilassenden
Lackmaske versehen wird. In den Öffnungen dieser Lackmaske werden dann Goldschichten mit einer Dicke
von ca. 2 μπι galvanisch abgeschieden. In einem
weiteren Abscheidungsprozcß, der nach dem Aufbringen der zweiten Lackmaske durchgeführt wird, wächst
schließlich auf der aus Gold bestehenden Gleitbahn ein Metallkontaktberg auf, der vorzugsweise wiederum aus
Gold besteht und eine Dicke von ca. 25 μηι aufweist.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soli an Hand eines Ausführungsbeispieles noch
näher erläutert werden.
In den Fig. 1 bis 8 sind verschiedene Fertigungsstadien
dargestellt, wobei im Schnitt jeweils der eine einzige Leitbahn umfassende Teil eines Halbleiterkörpers
wiedergegeben wird.
Die Fig. I zeigt einen Teil eines Halbleiterkörpers 1,
der beispielsweise aus Silizium besteht, in den die mit einer Leitbahn kontaktierende Zone 2 eingelassen
wurde. Die Zone 2 wurde beispielsweise in den Halbleiterkörper unter Verwendung einer Oxidmaske 3
(z. B. aus SiO2) eindiffundiert. Hierzu wurde in die Oxidmaske ein Diffusionsfenster 4 eingebracht, durch
das Störstellen in den Halbleiterkörper 1 unter Bildung einer Zone 2 bestimmten Leitungstyps und bestimmter
Leitfähigkeit eindiffundiert wurden. Dieses Diffusionsfenster 4 soll in dem zu beschreibenden Ausführungsbeispiel
gleichzeitig das Kontaktierungsfenster sein, in dem die der Zone anschließende Leitbahn ihren Ausgang
nimmt und sich von dort auf die Isolierschicht 3 erstreckt.
Zunächst wird im allgemeinen im Kontaktierungsfenster eine extrem dünne Platinschicht (z. B. 50 nm dick)
niedergeschlagen, die nach einem Temperprozeß mit dem aus Silizium bestehenden Halbleiterkörper Platinsilizid
!3 bildet.
Gemäß der F i g. 2 wird dann auf die gesamte, mit der Isolierschiciit 3 bedeckte Oberflächenseite des Halbleiterkörpers
eine erste Metallschicht 1. aufgedampft, die beispielsweise aus einer Titan-Wolfrjm-Legierung
besteht und ca. 0,4 μπι dick ist. Diese Schicht 5 wird
anschließend ganzflächig mit einer dünnen Metallschicht 6 bedeckt, die beispielsweise aus Gold besteht
und ca. (.-,] μπι dick ist. Beide Schichten 5 und 6 können
aufgedampft oder aufgespulten werden.
Gemäß F i g. 3 wird dann die Halbleiteroberfläche mit e>ner Photolackmaske 7 bedeckt, die nur an der für die
Leitbahn vorgesehenen Stelle 8 eine öffnung aufweist.
In einem Galvanisierbad wird dann in dieser Öffnung 8 eine Goldschicht 9 abgeschieden (Fig.4). Diese
Goldschicht ist beispielsweise 2 μπι dick und erstreckt
sich vom Kontaktierungsfenster bis zu dem Teil der Halbleiteroberfläche, der für den Metallkontaktberg
vorgesehen ist. Im Galvanisierbad dienen die Metallschichten 5 und 6, die aufgedampft oder aufgesputlert
wurden, als elektrischer Anschluß.
Danach wird gemäß F i g. 5 auf die Halbleiteroberfläche
eine zweite Photolackschicht 10 aufgebracht, die nur an der für die Abscheidung des Melallkontaktberges
vorgesehenen Stelle eine Öffnung U aufweist. Die Halbleiteranordnung wird dann erneut in ein Galvanisierbad
eingebracht, indem der Metalikontak'berg 12 gemäß F i g. 6 an der dafür vorgesehenen Stelle auf der
Goldschicht 9 aufwächst. Dieser Metallkonlaktberg, der aus Gold besteht, ist beispielsweise 25 μιτι dick und ist
mesaförmig oder pilzförmig ausgebildet.
Schließlich werden in einem Arbeitsgang die beiden übereinander angeordneten Photolackschichten 7 und
10 von der Halbleiteroberfläche auf herkömmliche Weise entfernt. Dieses Herstellungsstadium ist in der
Fig. 7dargestellt.
Sch''e3lich werden noch gemäß Fig. 8 die Metallschicliten
5 und 6 an der nicht für die Leitbahn vorgesehenen Stelle von der Halbleitereberfläche
wieder entfernt. Hierbei dient die Goldschicht 9 als Ätzmaske, da sie so dick ist, daß ein geringer
Dickeabtrag ohne Bedeutung bleibt. Die Metallschichten 5 und 6 können mit herkömmlichen Ätzlösungen
oder durch lonenätzen entfernt werden.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Verfahren zum Herstellen eines mehrschichtigen MetallanschluOkontaktes für ein Halbleiterbauelement,
der sich von der öffnung in einer auf einem Halbleiterkörper angeordneten Isolierschicht
auf diese Isolierschicht erstreckt und dessen oberste Schicht auf der Isolierschicht an einer für den
Anschluß an ein weiteres Kontaktelement vorgesehenen Stelle einen galvanisch abgeschiedenen
Metallkontaktberg trägt, bei dem zunächst eine oder mehrere Metallschichten ganzflächig auf die mit der
Isolierschicht versehene Oberflächenseite des Halbleiterkörpers aufgedampft oder aufgesputtert werden,
dadurch gekennzeichnet, daß die aufgedampften oder aufgesputterten Metallschichten
(5, 6) mit einer Photolackmaske (7) bedeckt werden, die nur die für die Leitbahnen vorgesehenen
Bereiche (8) freiläßt, daß an diesen Bereichen eine Metallschicht (9) galvanisch abgeschieden wird, daß
auf die Halbleiteroberfläche danach eine zweite Lackmaske (10) aufgebracht wird, die die erste
Lackmaske (7) und Teile der galvanisch abgeschiedenen Metallschicht (9) bedeckt und in dem für die
Abscheidung des Kontaktberges vorgesehenen Oberflächenteil eine öffnung (11) aufweist, daß in
dieser öffnung (11) auf der galvanisch abgeschiedenen
Metallschicht (9) ein dicker Metallkontaktberg (12) gleichfalls galvanisch abgeschieden wird und
dali schließlich die Lackmasken (7,10) und die nicht
zu den Lei.Hahnen gehörenden Teile der aufgedampften bzw. aufgesputterten Metallschichten (5,
6) wieder entfernt werden, wobei die galvanisch abgeschiedene Schicht (9) als Ätzmaske dient.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet,
daß die galvanisch abgeschiedene Metallschicht (9) und der Metallkontaklberg (12) aus Gold
besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf eine oder mehrere aufgedampfte
oder aufgesplitterte Metallschichten (5, 6) vor der galvanischen Abscheidung des Goldes eine
dünne Schicht aus Gold ganzflächig aufgedampft oder aufgesputtert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf die mit der
Isolierschicht versehene Oberflächenseite des Halbleiterkörpers zuerst ganzflächig eine Schicht (5) aus
einer Titan-Wolfram-Legierung und danach eine dünne Goldschicht aufgedampft oder aufgesputtert
werden.
5. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet, daß die Ti/W-Schicht (5) ca. 0,4 μιτι
und die dünne Goldschicht (6) ca. 0,1 μΐπ dick ist, daß
auf diese Schichten im Bereich der Leitbahn eine ca. 2 μπι dicke Schicht (9) aus Gold galvanisch
abgeschieden wird und daß schließlich auf diese Goldschicht (9) an der für den Anschluß eines
weiteren Kontaktelementes vorgesehenen Stelle ein ca. 25 μπΊ dicker Kontaktberg (12) aus Gold
galvanisch abgeschieden wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2613759A DE2613759C3 (de) | 1976-03-31 | 1976-03-31 | Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement |
JP3693877A JPS52120683A (en) | 1976-03-31 | 1977-03-31 | Method of making multiilayered metalic electrodes for semiconductor elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2613759A DE2613759C3 (de) | 1976-03-31 | 1976-03-31 | Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2613759A1 DE2613759A1 (de) | 1977-10-06 |
DE2613759B2 true DE2613759B2 (de) | 1980-04-24 |
DE2613759C3 DE2613759C3 (de) | 1981-01-15 |
Family
ID=5973995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2613759A Expired DE2613759C3 (de) | 1976-03-31 | 1976-03-31 | Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS52120683A (de) |
DE (1) | DE2613759C3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4300149A (en) * | 1979-09-04 | 1981-11-10 | International Business Machines Corporation | Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements |
JPS57198648A (en) * | 1981-06-01 | 1982-12-06 | Nec Corp | Manufacture of semiconductor device |
JPS607758A (ja) * | 1983-06-27 | 1985-01-16 | Nec Corp | 半導体装置 |
DE3343362A1 (de) * | 1983-11-30 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte |
JPS61274325A (ja) * | 1985-05-29 | 1986-12-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1976
- 1976-03-31 DE DE2613759A patent/DE2613759C3/de not_active Expired
-
1977
- 1977-03-31 JP JP3693877A patent/JPS52120683A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS52120683A (en) | 1977-10-11 |
DE2613759A1 (de) | 1977-10-06 |
DE2613759C3 (de) | 1981-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
DE3021206C2 (de) | Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen | |
DE1965546C3 (de) | Halbleiterbauelement | |
DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE3340563C2 (de) | Schichtkondensator und Verfahren zur Herstellung desselben | |
DE69005785T2 (de) | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. | |
DE1817434C3 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
DE1809115A1 (de) | Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen | |
DE3906018A1 (de) | Verfahren zum einkapseln von leitern | |
DE69221430T2 (de) | Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement | |
DE1540175A1 (de) | Elektrische Widerstaende und Verfahren zu ihrer Herstellung | |
DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE68914572T2 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen. | |
DE10039710B4 (de) | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat | |
DE2252832C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2658532C2 (de) | Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung | |
DE2613759B2 (de) | Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement | |
DE2361804A1 (de) | Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen | |
EP0013728A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
DE2540301C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster | |
DE4026822C2 (de) | Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers | |
DE3522852C2 (de) | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OF | Willingness to grant licences before publication of examined application | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR |
|
8339 | Ceased/non-payment of the annual fee |