DE2130083C3 - Electronic polarity reverser - Google Patents

Description

Bei der Übertragung von Nachrichten über galvanisch durchgeschaltete Leitungen werden Signalkrkerien häufig mittels einer in einem bestimmten Rhythmus umgepolten Gleichspannung übertragen. In dieser Weise wird z. B. in der Fernmeldetechnik die Übertragung der 25-Hz-Rufspannung für die Betätigung des Wechselstromweckers in einem Teilnehmerapparat durchgeführt Bei der trägerfrequenten Übertragung von Nachrichten zu einem Teilnehmer wird dann so vorgegangen, daß eine im 25-Hz-Rhythmus getastete HF-Wechselspannung von z. B. 36 kHz übertragen wird. Beim Teilnehmer muß dann eine Umsetzung in eine im 25-Hz-Rhythmus umgepolte Gleichspannung erfolgen. Diese Umsetzung könnte z. B. mittels mechanischer Relais durchgeführt werden, diese müssen jedoch mit verhältnismäßig großer Leistung angesteuert werden, sie sind störanfällig und unterliegen einem erheblichem Verschleiß.Signal problems arise when messages are transmitted over galvanically connected lines often transmitted by means of a DC voltage reversed in polarity in a certain rhythm. In this Way is z. B. in telecommunications the transmission of the 25 Hz ringing voltage for the operation of the AC alarm clock carried out in a subscriber set In the case of carrier-frequency transmission of messages to a subscriber, the procedure is then that one is keyed in a 25 Hz rhythm HF alternating voltage of z. B. 36 kHz is transmitted. The participant must then convert it to an im 25 Hz rhythm with reversed DC voltage. This implementation could e.g. B. by means of mechanical Relays are carried out, but these must be controlled with a relatively high output, they are prone to failure and are subject to considerable wear and tear.

Ir₁ der DE-AS 19 08 817 ist eine Anordnung für einen elektronischen Umpoler angegeben, bei dem die Ansteuerung mit einer getasteten Wechselspannung erfolgt Bei dieser Anordnung werden die vier Transistoren, welche die beiden Brückenzweige bilden, über einen mit zwei Sekundärwicklungen versehenen Übertrager und vier Gleichrichterstufen angesteuert. Durch diese Art der Ansteuerung ergibt sich jedoch der Nachteil, daß ein großer Aufwand notwendig ist Und die betrefflinde Schaltungsanordnung nicht vollständig a.ls integrierte Schaltung realisiert werden kann, Ein weiterer Nachteil ist, daß diese Schaltungsanordnung kein Kippverhalten zur Beschleunigung des Umschaltens der Stromrichtung im Verbraucher und damit zur Vergrößerung der Flankensteilheit aufweist.Ir ₁ of DE-AS 19 08 817 an arrangement for an electronic polarity reverser is specified, in which the control is carried out with a sampled AC voltage Rectifier stages controlled. However, this type of control has the disadvantage that a great deal of effort is necessary and the circuit arrangement in question cannot be implemented entirely as an integrated circuit and thus has to increase the edge steepness.

Die Schaltungsanordnung gemäß DE-AS 12 93 215 dient dazu, die Umschaltung der Stromrichtung im Verbraucher mit einer entsprechend großen Flankensteilheit durchzuführen, wobei die Ansteuerung der Anordnung mit einer veränderlichen Gleichspannung geschieht Mit dieser Anordnung ist es jedoch nicht möglich, abhängig von einer getasteten EJngangs-Wechselspannung die Richtung des Gleichstroms in einem Verbraucher zu steuern. Es wäre denkbar, eine solche Steuerung unter Verwendung einer zusätzlichen Gleichrichterschaltung durchzuführen. Durch eine solche Maßnahme würde die Schaltungsanordnung jedoch noch umfangreicher werden als sie bereits istThe circuit arrangement according to DE-AS 12 93 215 is used to switch the current direction in Perform consumers with a correspondingly large edge steepness, with the control of the Arrangement with a variable DC voltage happens with this arrangement, however, it is not possible, depending on a sampled input AC voltage to control the direction of the direct current in a consumer. It would be conceivable one to perform such control using an additional rectifier circuit. By such a Measure, however, the circuit arrangement would be even more extensive than it already is

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine einfache elektronische Schaltungsanordnung zur Umpolung einer Gleichspannung anzugeben, wobei die Steuerung durch eine getastete HF-Wechselspannung erfolgt Die Schaltungsanordnung soll möglichst integrierbar sein.The present invention is based on the object of a simple electronic circuit arrangement to indicate polarity reversal of a DC voltage, the control by a gated HF AC voltage The circuit arrangement should be as integratable as possible.

Diese Aufgabe wird mittels einer zwischen dem Pluspol und dem Minuspol der Gleichspannungsquelle angeordneten, aus der Emitter-Kollektor-Strecke eines pnp-Transistors und der Kollektor-Emitter-Strecke eines npn-Transistors gebildeten ersten Reihenschaltung und einer d,-»zu parallel angeordneten zweiten Reihenschaltung gleicher Art, wobei der Kollektor des npn-Transistors der ersten Reihenschaltung den einen Ausgang und der Kollektor des npn-Transistors der zweiten Reihenschaltung den anderen Ausgang des Umpolers bilden, gemäß der Erfindung dadurch gelöst, daß die Basen und die Kollektoren dieser beiden Transistoren wechselweise über je einen Widerstand miteinander verbunden sind, und daß parallel zu den Emitter-Basis-Strecken der beiden anderen Transistoren je ein Kondensator angeordnet ist und daß die Basis des pnp-Transistors der ersten Reihenschaltung mit der Anode einer ersten Diode, die 'n Reihe mit einer zweiten Diode liegt, verbunden ist, und daß die Katode der zweiten Diode mit der Basis de;. pnp-Transistors der zweiten Reihenschaltung verbunden ist, wobei die getastete H F-Wechselspannung einerseits mit dem Verbindungspunkt der beiden Dioden und andererseits mit dem Pluspol der Gleichspannungsquelle verbunden ist und daß zwischen der Basis des pnp-Transistors der zweiten Reihenschaltung und dem Minuspol der Gleichspannungsquelle ein Widerstand eingeschaltet ist.This task is carried out by means of a between the positive pole and the negative pole of the DC voltage source arranged, from the emitter-collector path of a pnp transistor and the collector-emitter path a first series circuit formed by an npn transistor and a d, - »to a second arranged in parallel Series connection of the same type, the collector of the npn transistor of the first series connection being the one Output and the collector of the npn transistor of the second series circuit the other output of the Form Umpolers, solved according to the invention in that the bases and the collectors of these two Transistors are alternately connected to each other via a resistor each, and that in parallel with the Emitter-base paths of the other two transistors each have a capacitor and that the base of the pnp transistor of the first series circuit with the anode of a first diode, the 'n series with a second diode is connected, and that the cathode of the second diode with the base de ;. pnp transistor the second series circuit is connected, the sampled H F AC voltage on the one hand with the Connection point of the two diodes and on the other hand connected to the positive pole of the DC voltage source is and that between the base of the pnp transistor of the second series circuit and the negative pole of the DC voltage source a resistor is switched on.

Im folgenden soll die Erfindung anhand der Figur näher beschrieben und erläutert werden.The invention is to be described and explained in more detail below with reference to the figure.

Die Figur zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung. Zwischen dem Pluspol und dem Minuspol der Gleichspannungsquelle ist eine erste Reihenschaltung aus der Emitter-Kollektor-Strecke des pnp-Transistors 71 und der Kollektor-Emitter-Strecke des npn-Transistors Γ3 angeordnet, wobei diese Reihenschaltung mit dem Emitter des Transistors Π am Pluspol der Gleichspannungsquelle angeschlossen ist. Parallel dazu liegt eine zweite Reihenschaltung aus der Emitter-Kollektor-Strecke des pnp-Transistors TI und der Kollektor-Emitter-Strecke des npn-Transistors 7*4, wobei ebenfalls der Emitter des Transistors T2 mit dem Pluspol der Gleichspannungsquelle verbunden ist Der Kollektor des npn-Transistors 7*3 ist mit der Klemme A des Ausganges und der Kollektor des npn-Transistors 7*4 ist mit der anderen Klemme ßdes Ausganges des Umpolers Verbunden. AmThe figure shows an embodiment of the circuit arrangement according to the invention. A first series connection of the emitter-collector path of the pnp transistor 71 and the collector-emitter path of the npn transistor Γ3 is arranged between the positive pole and the negative pole of the DC voltage source, this series connection with the emitter of the transistor Π on the positive pole DC voltage source is connected. In parallel, there is a second series connection of the emitter-collector path of the pnp transistor TI and the collector-emitter path of the npn transistor 7 * 4, the emitter of the transistor T2 also being connected to the positive pole of the DC voltage source npn transistor 7 * 3 is connected to terminal A of the output and the collector of npn transistor 7 * 4 is connected to the other terminal ß of the output of the polarity reverser. At the

Ausgang der Schaltungsanordnung ist beispielsweise der Wechselstromweicker eines Teilnehmerapparates angeschlossen.The output of the circuit arrangement is, for example, the alternating current tweeter of a subscriber set connected.

Zwischen dem Kollektor des Transistors T3 und der Basis des Transistors T4 ist ein Widerstand A4 angeordnet, ein weiterer Widerstand A3 gleicher Größe befindet sich 2:wischen der Basis des Transistors Γ3 und dem Kollektor des Transistors Γ4. Es sei erwähnt, daß die Transistoren ΤΊ und T2 sowie die Transistoren T3 und T4 jeweils in ihren Kennwerten Obereinstimmen.A resistor A4 is arranged between the collector of the transistor T3 and the base of the transistor T4 , another resistor A3 of the same size is located 2: between the base of the transistor Γ3 and the collector of the transistor Γ4. It should be mentioned that the transistors ΤΊ and T2 and the transistors T3 and T4 each agree in their characteristic values.

Zwischen den Basen der beiden Transistoren Ti und TI liegen zwei gleichsinnig hintereinandergeschaltete Dioden Dl und D 2, wobei die Diode Di mit ihrer Anode über einen Widerstand R 1 an der Basis des Transistors Ti und diii Diode D 2 mit ihrer Katode über den Widerstand Ä2 an der Basis des Transistors T2 angeschlossen ist. Die beiden Dioden D 1 und D 2 haben ebenfalk Obereinstimmende Kennwerte.Between the bases of the two transistors Ti and TI are two diodes Dl and D 2 connected in series in the same direction, the diode Di with its anode via a resistor R 1 on the base of the transistor Ti and diode D 2 with its cathode via the resistor Ä2 the base of the transistor T2 is connected. The two diodes D 1 and D 2 also have identical parameters.

Die Emitter-Basis-Strecke des Transistors Ti ist unmittelbar mit einem Widerstand R 6 überbrückt, zwischen der Katode .der Diode D1 und dem Kollektor des Transistors Ti liegt ein Kondensator Ci. Ein weiterer Kondensator C2 liegt zwischen der Katode der Diode D 2 und dem Emitter des Transistors 7"2. Zwischen der Basis des Transistors T2 und dem Minuspol der Gleichspannungsquelle ist ferner ein Widerstand R 5 eingefügt Parallel zu den Kollektor-Emitter-Strecken der beiden Transistoren T3 und T4 ist je eine in Sperrichtung gepolte Diode D3 und D 4 angeordnetThe emitter-base path of the transistor Ti is directly bridged with a resistor R 6 , between the cathode .der diode D 1 and the collector of the transistor Ti there is a capacitor Ci. Another capacitor C2 is located between the cathode of the diode D 2 and the emitter of the transistor 7 "2. A resistor R 5 is also inserted between the base of the transistor T2 and the negative pole of the DC voltage source, parallel to the collector-emitter paths of the two transistors T3 and T4 each have a reverse-biased diode D3 and D 4

Die Eingangsklemrnen E der Schaltungsanordnung sind einerseits mit dem Pluspol der Gleichspannungsqueile und andererseits mit dem Verbindungspunkt der beiden Dioden Di und D 2 verbunden. An den Eingangsklemmen Zi' liegt bei dem beschriebenen Ausführungsbeispiel «ine im 25-Hz-Rhythmus getastete 36-kHz-Wechselspannung, d. h. während der Tastimpulszeiten liegt die Wechselspannung an und während der Tastpausen liegt keine Wechselspannung an.The input terminals E of the circuit arrangement are connected on the one hand to the positive pole of the DC voltage source and on the other hand to the connection point of the two diodes Di and D 2 . In the embodiment described, a 36 kHz alternating voltage sampled in a 25 Hz rhythm is applied to the input terminals Zi ', ie the alternating voltage is applied during the key pulse times and no alternating voltage is applied during the key pauses.

Liegt Wechselspannung an, so wird diese mittels der Dioden D 1 und D'i gleichgerichtet. An der Basis des Transistors Ti liegt dann negatives Potential und an der Basis des Transistors T2 liegt positives Potential. Dadurch ist der Transistor Ti leitend gesteuert und der Transistor T2 ist geüperrt, wodurch über den Widerstand R 4 positives Potential an die Hasis des Transistors Γ4 gelangt so daß dieser leitend gesteuert wird. Ir. diesem Fall sind also die Emitter-Kollektor-Strecken der Transistoren TX und Γ4 leitend und die Klemme A ist Ober den Transistor Ti mit dem Pluspol und die Klemme S ist über den Transistor Γ4 mit dem Minuspol der Gleichspannungsquelle verbunden.If AC voltage is applied, it is rectified by means of diodes D 1 and D'i . There is then a negative potential at the base of the transistor Ti and a positive potential at the base of the transistor T2. As a result, the transistor Ti is controlled to be conductive and the transistor T2 is blocked, as a result of which positive potential passes through the resistor R 4 to the base of the transistor φ4 so that it is controlled to be conductive. Ir. In this case, the emitter-collector paths of the transistors TX and Γ4 are conductive and the terminal A is connected to the positive pole via the transistor Ti and the terminal S is connected to the negative pole of the DC voltage source via the transistor Γ4.

Während der Tastpausen liegt keine Wechselspannung an und die vorher durch Gleichrichtung gewonnene Steuerspannung fällt weg, so daß der Transistor Tl sperrt Dadurch wird auch der Transistor TA in den sperrenden Zustand Obergeführt Über den Widerstand R 5 liegt jedoch negatives Potential an der Basis des Transistors T2, so daß jetzt dieser Transistor leitend gesteuert wird und über seine Emitter-Kollektor-Strekke den Pluspol der Gleichspannungsquelle mit der Klemme B verbindet Gleichzeitig erhält die Basis des Transistors Γ3 eine positive Gleichspannung über den Widerstand i?3, der Transistor 73 ist dann ebenfalls durchgesteuert und die Klemme A ist über seine Emitter-Kollektor-Strecke mit dem Minuspol der Gleichspannungsquelle verbunden.During the key pauses there is no AC voltage and the control voltage previously obtained by rectification drops out, so that the transistor Tl blocks.This also puts the transistor TA in the blocking state.However, there is a negative potential at the base of the transistor T2 via the resistor R 5, so that this transistor is now conductively controlled and connects the positive pole of the direct voltage source to terminal B via its emitter-collector path. At the same time, the base of transistor Γ3 receives a positive direct voltage via resistor i? Terminal A is connected to the negative pole of the DC voltage source via its emitter-collector path.

Die Dioden D3 und D4, die parallel zu den Kollektor-Emitter-Strecken der Transistoren T 3 und Γ4 geschaltet sind, sollen dieu Transistoren vor Überspannung schützen, wie sie insbesondere beim Übergang vom leitenden in den sperrenden Zustand bei angeschlossener induktiver Last leicht auftreten können. The diodes D 3 and D 4, which are connected in parallel to the collector-emitter paths of the transistors T 3 and Γ4, are intended to protect the transistors from overvoltage, which can easily occur in the transition from the conductive to the blocking state when an inductive load is connected can.

Dei Widerstand R 6 hat in Verbindung mit dem Widerstand R 1 die Aufgabe, den Kondensator C1 zu Beginn der Tastpausen zu entladen. Die Widerstände Λ 1 und R 2 sind Entkopplungswiderstände und sollen die Basis-Emitter-Strecken der beide.n Transistoren Π und T2 hochohmig machen, damit die Wechselspannungsquelle nicht sehr niederohmig sein muß bzw. nur gering belastet wird.The resistor R 6 , in conjunction with the resistor R 1, has the task of discharging the capacitor C 1 at the beginning of the key pauses. The resistors Λ 1 and R 2 are decoupling resistors and should make the base-emitter paths of both.n transistors Π and T2 high resistance so that the AC voltage source does not have to be very low resistance or is only slightly loaded.

Die erfindungsgemäße Schaltungsanordnung ist sehr einfach aufgebaut und kommt insbesondere ohne Übertrager und Spulen aus, so daß sie leicht integrierbar ist und deshalb sehr klein ausgebaut werden kann. Der Stromverbrauch der Schaltungsanordnung und ihr Leistungsbedarf für die Ansteuerung sind sehr gering. Ein weiterer Vorteil besteht darin, daß die Transistoren exakt geschaltet werden, so daß die Schaltungsanordnung zwei stabile Schaltstellungen hat und deshalb praktisch keine Überschneidungen bei der Stromübergäbe vorkommen, d. h. eine unmittelbare Verbindung zwischen Pluspol und Minuspol der Oieichsppnnungsquelle wird nicht hergestellt, so daß hierdurch mögliche Störungen ausgeschlossen sind.The circuit arrangement according to the invention has a very simple structure and in particular comes without it Transmitter and coils, so that it can be easily integrated and therefore expanded very small. Of the The power consumption of the circuit arrangement and its power requirement for control are very low. Another advantage is that the transistors are switched exactly, so that the circuit arrangement has two stable switch positions and therefore practically no overlaps in the power transfer occur, d. H. a direct connection between the positive pole and the negative pole of the electrical voltage source is not produced, so that this rules out possible malfunctions.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

Patentanspruch:Claim: Schaltungsanordnung zur Umpolung einer Gleichspannung, die mit einer getasteten HF-Wechselspannung angesteuert wird, wobei zwischen dem Pluspol und dem Minuspol der Gleichspannungsquelle eine erste Reihenschaltung aus der Emit.ti;r-Kollektor-Strecke eines pnp-Transistors und der Kollektor-Emitter-Strecke eines npn-Transistors und dazu parallel eine zweite Reihenschaltung gleicher Art angeordnet ist und wobei der Kollektor des npn-Transistors der ersten Reihenschaltung den einen Ausgang und der Kollektor des npn-Transistors der zweiten Reihenschaltung den anderen Ausgang des Umpolers bilden, dadurch ge- is kennzeichnet, daß die Basen und die Koliekroren dieser beiden Transistoren (7*3, ΤΛ) wechselweise über je einen Widerstand (R 3, R 4) miteinander verbunden sind, und daß parallel zu den Emitter-Basis-Strecken der beiden anderen Transistoren (Tl, 7*2) je ein Kondensator (Ci, C2) angeordnet ist und daß die Basis des nnp-Transistors (Ti) der ersten Reihenschaltung mit der Anode einer ersten Diode (D 1), die in Reihe mit einer zweiten Diode (D 2) liegt, verbunden ist und daß die Katode der zweiten Diode (D 2) mit der Basis des pnp-Transistors (T2) der zweiten Reihenschaltung verbunden ist, wobei die getastete HF-Wechselspannung einerseits mit dem Verbindungspunkt der beiden Dioden und andererseits mit dem Pluspol der Gleichspannungquelle verbunden ist, und daß zwischen der Basis des pnp-Transistors der zweiten Reihenschaltung und dem Minuspol der Gleichspannungsquelle ein Widerstand (R 5) eingeschalte, ist.Circuit arrangement for polarity reversal of a DC voltage, which is controlled with a gated HF AC voltage, with a first series connection of the Emit.ti; r collector path of a pnp transistor and the collector-emitter path between the positive pole and the negative pole of the DC voltage source of an npn transistor and a second series circuit of the same type is arranged in parallel and wherein the collector of the npn transistor of the first series circuit forms one output and the collector of the npn transistor of the second series circuit forms the other output of the polarity reverser, which is characterized that the bases and the Koliekrors of these two transistors (7 * 3, ΤΛ) are alternately connected to each other via a resistor (R 3, R 4), and that parallel to the emitter-base paths of the two other transistors (Tl, 7 * 2) a capacitor (Ci, C2) is arranged and that the base of the nnp transistor (Ti) of the first series circuit with the anode of an ers th diode (D 1), which is connected in series with a second diode (D 2), and that the cathode of the second diode (D 2) is connected to the base of the pnp transistor (T2) of the second series circuit, wherein the sampled HF AC voltage is connected on the one hand to the connection point of the two diodes and on the other hand to the positive pole of the DC voltage source, and that a resistor (R 5) is connected between the base of the pnp transistor of the second series circuit and the negative pole of the DC voltage source. 3535