DE19926700A1 - Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad und ihre Verwendung - Google Patents

Abstract

Der Anmeldungsgegenstand betrifft eine Vorrichtung zur Spannungsvervielfachung auf der Basis einer geboosteten Ladungspumpe, die zum Beispiel als on-chip Hochspannungsgenerator bei EEPROMs und Flash-EEPROMs Verwendung findet. Durch Laden der Pumpkapazitäten über Tristatetreiber und ein vereinfachtes Taktschema wird die Verlustleistung verringert, Chipfläche gespart.

Description

Die Erfindung betrifft eine Vorrichtung zur Spannungsverviel­ fachung, die nach dem Prinzip der Ladungspumpe arbeitet, wo­ bei eine solche Ladungspumpe aus mindestens zwei Pumptransi­ storen und aus zwei Anhebetransistoren (Boost-Transistoren) sowie vier Kondensatoren besteht und ein vierphasiges Takt­ schema aufweist. Solche Vorrichtungen befinden sich häufig monolithisch integriert auf dem Halbleiterchip von elektrisch programmierbaren Festwertspeichern, wie zum Beispiel EEPROM's und Flash-EEPROM's. Derartige Vorrichtungen sind aus den in­ ternationalen Anmeldungen WO 97/26657 und WO 98/01938 sowie aus einer Veröffentlichung auf der IEEE Konferenz ESSCIRC 98 im September 1998 bekannt.

Aus der US-Patentschrift 5,818,289 ist eine Schaltung mit so­ genanntem Charge-Sharing zwischen den Pumpkapazitäten be­ schrieben. Bei dieser Ansteuerung der Pumpe wird der Wir­ kungsgrad dadurch erhöht, daß eine geladene Pumpkapazität nicht, wie im beim oben beschriebenen Pumpenprinzip gegen Masse entladen wird, sondern die Ladung über einen Schalter auf die nächste Kapazität gebracht wird, wobei diese von 0 V auf Vdd/2 aufgeladen wird. Die erste Kapazität befindet sich dann ebenfalls auf Vdd/2 und nur diese Ladung wird nach Masse abgeführt. Auf diese Weise ist es möglich 50% der Energie, die die Quelle zum Laden der Kapazitäten liefern muß, einzu­ sparen. Nachteilig ist hier ein relativ aufwendiges Takt­ schema mit 5 zeitlich von einander getrennten Takten.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, eine Vorrichtung zur Spannungsvervielfachung anzugeben, bei der der Gesamtwirkungsgrad der Pumpe möglichst hoch und die erforderliche Chipfläche gleichzeitig möglichst klein ist.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Pa­ tentanspruchs 1 gelöst. Die weiteren Ansprüche betreffen vor­ teilhafte Ausgestaltungen und eine bevorzugte Verwendung der Erfindung.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Dabei zeigt

Fig. 1 ein Schaltbild zweier Varianten einer Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad,

Fig. 2 eine Detaildarstellung der Tristate-Schaltungen von Fig. 1,

Fig. 3 und 4 Spannungszeitdiagramme zur Erläuterung von Fig. 1 und 2,

Fig. 5 eine Detaildarstellung einer Schaltung zur Erzeugung zweier Taktspannungen von Fig. 1 und 2 sowie

Fig. 6 eine vergleichende Darstellung des Wirkungsgrads be­ kannter Vorrichtungen und für zwei Ausführungsbei­ spiele der Erfindung.

Durch die Erfindung wird sowohl bei der konventionellen La­ dungspumpe mit 4 Takten als auch bei der Ladungspumpe mit Charge-Sharing eine wesentliche Verbesserung des Wirkungsgra­ des, insbesondere bei niedrigen Ausgangsströmen, erreicht. Dies wird sowohl durch die vereinfachte Takterzeugung mit zwei Takten, die selbst weniger Energie benötigt, als auch durch weniger parasitäre Strompeaks während des Pumpens, die durch kapazitives Überkoppeln an den Pump- und Boostkapazitä­ ten entstehen, erreicht. Die Ausgangsleistung der Pumpe wird dabei nicht verschlechtert und die Ausgangsspannung nimmt bei kleinen Ausgangsströmen sogar zu. Durch das vereinfachte Taktschema ist für eine gleiche Pumpleistung auch eine gerin­ gere Chipfläche erforderlich. Durch eine kleinere Anzahl von Strompeaks, wird die Elektromagnetische Emission für Schal­ tungen mit Ladungspumpen verbessert.

In Fig. 1 ist beispielhaft eine Vorrichtung zur Spannungs­ vervielfachung dargestellt, die vier gleichartig aufgebaute Stufen aufweist und die aus niedrigen Eingangsspannung Vin eine hohe Ausgangsspannung Vout in Abhängigkeit von vier Taktspannungen n1, n2, cp1 und cp2 bildet. In diesem Beispiel dargestellte Ladungspumpe dient zur Erzeugung einer positiven Ausgangsspannung Vout, und weist in einer ersten Stufe einen Pumptransistor X1, einen Anhebetransistor Y1 und Kondensato­ ren 11 und 12, in einer zweiten Stufe einen Pumptransistor X2, einen Anhebetransistor Y2 und Kondensatoren 21 und 22, in einer dritten Stufe einen Pumptransistor X3, eine Anhebetran­ sistor Y3 und Kondensatoren 31 und 32 sowie in einer vierten Stufe einen Pumptransistor X4, einen Anhebetransistor Y4 und Kondensatoren 41 und 42 auf. In der ersten Stufe ist ein er­ ster Anschluß des Transistors X1 mit einem Anschluß für die Eingangsspannung Vin, ein zweiter Anschluß des Pumptransis­ tors X1 mit einem ersten Anschluß des Pumptransistors X2 der zweiten Stufe und das Gate des Pumptransistors X1 über den Kondensator 11 mit einem Anschluß für eine erste Anhebe­ taktspannung n2 verbunden. Das Gate des Pumptransistors X1 ist darüber hinaus über den Anhebetransistor Y1 mit dem An­ schluß für die Eingangsspannung Vin verbunden, dessen Gate mit dem Verbindungsknoten 1 zwischen den Pumptransistoren X1 und X2 verbunden ist, der seinerseits über den Kondensator 12 mit einem Anschluß für eine erste Pumptaktspannung cp1 ver­ bunden ist. In der zweiten Stufe ist der Pumptransistor X2 über einen Verbindungsknoten 2 mit einem ersten Anschluß des Pumptransistors X3 der dritten Stufe und das Gate des Pump­ transistors X2 über den Kondensator 21 mit einem Anschluß für die zweite Anhebetaktspannung n1 und über den Anhebetransi­ stor Y2 mit dem Verbindungsknoten 1 verbunden. Das Gate des Anhebetransistors Y2 ist mit dem Verbindungsknoten 2 und die­ ser über den Kondensator 22 mit einem Anschluß für die Pumptaktspannung cp2 verbunden. In der dritten Stufe ist der Pumptransistor X3 über einen Verbindungsknoten 3 mit einem ersten Anschluß des vierten Pumptransistors X4 der vierten Stufe und das Gate des Pumptransistors X3 über den Kondensa­ tor 31 mit der ersten Anhebetaktspannung n2 und über den An­ hebetransistor Y3 mit dem Verbindungsknoten 2 verbunden. Das Gate des Anhebetransistors Y3 ist mit dem Verbindungsknoten 3 verbunden, der über den Kondensator 32 mit einem Anschluß für die Pumptaktspannung cp1 verbunden ist. Der Pumptransistor X4 der vierten Stufe ist mit seinem zweiten Anschluß mit einem ersten Anschluß und dem Gateanschluß eines Endtransistors Z verbunden, dessen zweiter Anschluß die Ausgangsspannung Vout liefert. Das Gate des Pumptransistors X4 ist über den Konden­ sator 41 mit einem Anschluß für die zweite Anhebetaktspannung n1 und über den Anhebetransistor Y4 mit dem Verbindungsknoten 3 verbunden. Das Gate des Anhebetransistors Y4 ist mit dem Verbindungsknoten 4 verbunden, der seinerseits über den Kon­ densator 42 mit einem Anschluß für die zweite Pumptaktspan­ nung cp2 verbunden ist. Der Anschluß für die erste Pumptaktspannung cp1 ist mit dem Ausgang eines ersten Trista­ te-Gatters Tristate 1 verbunden, dessen erster Eingang mit dem Anschluß für die Anhebetaktspannung n1 und dessen zweiter Eingang mit dem Anschluß für die zweite Anhebetaktspannung n2 verbunden ist. Der Anschluß für die zweite Pumptaktspannung cp2 ist mit dem Ausgang eines zweite Tristate-Gatters Trista­ te 2 verbunden, dessen erster Eingang mit dem Anschluß für die zweite Anhebetaktspannung n2 und dessen zweiter Eingang mit dem Anschluß für die erste Pumptaktspannung n1 verbunden ist, wobei durch die Vertauschung der Eingänge im Vergleich zum Tristate-Gatter Tristate 1 eine zur ersten Pumptaktspannung cp1 inverse Pumptaktspannung cp2 entsteht. Aus Fig. 1 wird unter anderem deutlich, daß vorteilhafterweise nur zwei Taktspannungen n1 und n2 gebildet bzw. zugeführt werden müs­ sen, da die beiden anderen Taktspannungen cp1 und cp2 in der Vorrichtung ohnehin gebildet werden, was die Pulserzeugung für die eigentliche Ladungspumpe vereinfacht.

Bei einer Pumpe nach dem Charge-Sharing-Prinzip ist lediglich zusätzlich, in Fig. 1 gestrichelt angedeutet, zwischen dem Anschluß für die erste Pumptaktspannung cp1 und dem Anschluß für die zweite Pumptaktspannung cp2 ein Verbindungstransistor T12 vorhanden, dessen Gate mit dem Ausgang eines NOR-Gatters NOR verbunden ist, wobei ein erster Eingang des NOR-Gatters mit dem Anschluß für die erste Anhebetaktspannung n1 und ein zweiter Anschluß des NOR-Gatters mit dem Anschluß für die zweite Anhebetaktspannung n2 verbunden ist.

In Fig. 2 ist der Teil mit dem optional vorhandenen Verbin­ dungstransistor T12 und NOR-Gatter sowie den Tristategattern von Fig. 1 in Form eines Ausführungsbeispiels dargestellt. Das Tristate-Gatter Tristate 1 weist hierbei zwischen einem ersten Versorgungsspannungsanschluß VDD und dem Anschluß für die erste Pumptaktspannung cp1 einen p-Kanaltransistor Tp1 und zwischen dem Anschluß für die erste Pumptaktspannung cp1 und Bezugspotential GND einen n-Kanaltransistor Tn1 auf. Das Gate des Transistors Tp1 ist über einen invertierenden Trei­ ber D11 mit dem Anschluß für die Anhebespannung n1 und das Gate des Transistors Tn1 über einen nichtinvertierenden Trei­ ber, der hier beispielhaft aus einem invertierenden Treiber D21 und einem vorgeschalteten Inverter besteht, mit dem An­ schluß für die Anhebetaktspannung n2 verbunden. Das Tristate- Gatter Tristate 2 weist zwischen dem Anschluß für die Pumptaktspannung cp2 und der Versorgungsspannung VDD einen p- Kanaltransistor Tp2 und zwischen dem Anschluß für die Pumptaktspannung cp2 und Bezugspotential einen n- Kanaltransistor Tn2 auf. Das Gate des Transistors Tp2 ist über einen invertierenden Treiber D12 mit dem Anschluß für die Anhebetaktspannung n2 und das Gate des Transistors Tn2 über einen nichtinvertierenden, hier aus einem invertierenden Treiber D22 und einem vorgeschalteten Inverter D22 gebilde­ ten, nichtinvertierenden Treiber mit dem Anschluß für die An­ hebetaktspannung n1 verbunden. Zwischen dem Bezugspotential und dem Anschluß für die Pumptaktspannung cp1 ist eine Er­ satzkapazität CI1 und zwischen dem Anschluß für die Pumptaktspannung cp2 und Bezugspotential ist hier eine Er­ satzkapazität CI2 eingetragen, die im wesentlichen die Kapa­ zitäten 12, 22, 32 und 42 repräsentieren.

Zwischen den Anschlüssen für die Taktspannungen cp1 und cp2 ist, wie in Fig. 1, ein Transistor T12 vorhanden, an dessen Gate die Taktspannung t12 anliegt, die durch das NOR-Gatter NOR gebildet wird.

Durch die Tristatetreiber kann die Erzeugung der Pumptaktspannungen cp1 und cp2 entfallen, da die Anhebe­ taktspannungen (Boost-Pulse) gleich als Ansteuerung für die Tristatetreiber Tristate 1 und Tristate 2 dienen. Durch die Tristatetreiber wird darüber hinaus ein Nachladen der Pumpka­ pazitäten CI1 und CI2 während des Anhebezyklus in der La­ dungspumpe dadurch verhindert, daß nach dem Laden der Pumpka­ pazitäten der Treiber hochohmig wird. Da das Nachladen der Pumpkapazitäten Energie benötigt, die nicht zur Spannungser­ höhung in der Pumpe beiträgt, wird bereits allein durch die Tristatetreiber im Vergleich zum Stand der Technik weniger Verlustleistung erzeugt.

Durch den Verbindungstransistor T12 und das NOR-Gatter NOR kann die Verlustleistung der Vorrichtung zur Spannungsver­ vielfachung weiter reduziert und damit der Wirkungsgrad wei­ ter erhöht werden. Hierbei wird ein Viertel der Energie durch Umladen der Pumpkapazitäten CI1 und CI2 "konserviert". Durch die hiermit bewirkte Energieeinsparung, können die Treiber­ transistoren in den Tristatetreibern Tristate 1 und Tristate 2 um die Hälfte verkleinert werden, was Chipfläche spart.

In Fig. 3 ist ein Spannungszeitdiagramm für die Taktspannun­ gen n1, n2, t12, cp1 und cp2 einer Pumpe nach dem Charge­ sharing-Prinzip dargestellt. Damit sich bei den Tristatetrei­ bern Tristate 1 und Tristate 2 ein hochohmiger Zustand einstel­ len kann, dürfen die beiden Taktspannungen n1 und n2 nicht invers zueinander sein, sondern müssen einen Überlappungsbe­ reich mit einem gemeinsamen Pegel, hier beispielsweise unge­ fähr 0 Volt, aufweisen. Durch das NOR-Gatter entsteht die An­ steuerspannung t12 für den Verbindungstransistor T12, die hier im Überlappungsbereich der Spannungen n1 und n2 einen Highpegel aufweist, damit der Transistor T12 kurzzeitig zwi­ schen dem Laden der ersten Pumpkapazität CI1 und dem Laden der zweiten Pumpkapazität CI2 ein Ladungsausgleich erfolgen kann. Die beiden Taktspannungen cp1 und cp2 sind stufenförmig und zueinander invers, wobei beide Taktspannungen im Überlap­ pungsbereich, also wenn die Spannung t12 einen Highpegel auf­ weist, einen gemeinsamen Zwischenpegel von VDD/2 aufweisen.

In Fig. 4 ist ein Spannungszeitdiagramm für die Taktspannun­ gen n1, n2, cp1 und cp2 einer Pumpe ohne Charge-Sharing dar­ gestellt. Auch hier dürfen die beiden Taktspannungen n1 und n2 nicht invers zueinander sein, sondern müssen einen Über­ lappungsbereich mit einem gemeinsamen Pegel, hier beispiels­ weise ungefähr 0 Volt, aufweisen. Die beiden Taktspannungen cp1 und cp2 sind weitgehend zueinander invers, wobei beide Taktspannungen beim High-Pegel im Überlappungsbereich eine etwas niedrigere Spannung als die Spannung des sonstigen High-Pegels aufweisen.

In Fig. 5 ist beispielhaft eine Schaltung zur Erzeugung der Taktsignale n1 und n2 aus einem globalen Taktsignal CLK ge­ zeigt. Hierbei ist einem NOR-Gatter NOR1 das globale Taktsi­ gnal CLK an einem ersten Eingang direkt und an einem weiteren Eingang durch ein Verzögerungsglied verzögert zugeführt und am Ausgang des NOR-Gatters NOR1 liegt das Taktsignal n1 an. Entsprechend, jedoch invertiert, sind die Eingänge eines NOR­ gatters NOR2 beschaltet und am Ausgang des NOR-Gatters NOR2 liegt das Signal n2 an. Die eingangseitigen Invertierungen haben zusammen die Funktion eines UND-Gatters.

In Fig. 6 ist für eine übliche Vorrichtung zur Spannungsver­ vielfachung ohne Charge-Sharing "Conventional" und eine mit Charge-Sharing entsprechend dem US-Patent 5,818,289 "US Pa­ tent" sowie für ein erfindungsgemäßes Ausführungsbeispiels der Vorrichtung zur Spannungsvervielfachung ohne Charge- Sharing "Tristate" und eine mit Charge-Sharing "Charge shar." der Wirkungsgrad in Abhängigkeit des Ausgangsstromes darge­ stellt. Es zeigt sich dabei, daß gerade im Bereich des maxi­ malen Wirkungsgrads erhebliche Unterschiede zwischen den Vor­ richtungen zur Spannungsvervielfachung bestehen. Bei gleichem Pumpenlayout und gleicher Taktfrequenz wird durch die erfin­ dungsgemäße Ansteuerung einer Ladungspumpe ohne Charge- Sharing der maximale Wirkungwirkungsgrad von 45% auf 52% er­ höht. Bei Pumpen mit Charge-Sharing (US Patent) wird mit der erfindungsgemäßen Ansteuerung der Wirkungsgrad von 54% auf 63% erhöht. In diesem Fall wird außerdem die Stromergiebig­ keit bei höheren Strömen um nahezu 10% verbessert.

Derartige Vorrichtungen lassen sich selbstverständlich nicht nur im Zusammenhang mit der hier beschriebenen Ladungspumpe zur Erzeugung einer positiven Ausgangsspannung Vout, sondern auch im Zusammenhang mit einer Ladungspumpe zu Erzeugung ei­ ner negativen Ausgangsspannung verwenden, wie im eingangs ge­ nannten Stand der Technik, z. B. in WO 97/26657, beschrieben ist.

Eine derartige Vorrichtung zur Spannungsvervielfachung kann vorteilhaft zur Erzeugung der im Vergleich zur Versorgungs­ spannung relativ hohen Programmierspannung in einem elek­ trisch programmierbare Festwertspeicher, wie zum Beispiel EEPROM's und Flash-EEPROM's, verwendet werden, wobei sich die Vorrichtung bevorzugt monolithisch integriert auf dem Halb­ leiterchip dieses Festwertspeichers befindet. Festwertspei­ cher mit einer solchen Vorrichtung können bevorzugt in batte­ riebetriebenen Geräten verwendet werden.

Claims (7)

1. Vorrichtung zur Spannungsvervielfachung,
bei der eine Ladungspumpe vorhanden ist, die eine Mehrzahl von Anhebetransistoren (Y1 . . . Y4) aufweist, wobei die Gates der ungeradzahligen Anhebetransistoren über Pumpkondensatoren (12, 32) mit einem ersten Pumpspannungsanschluß (cp1) und wo­ bei die Gates der geradzahligen Anhebetransistoren über wei­ tere Pumpkondensatoren (22, 42) mit einem zweiten Pumpspan­ nungsanschluß (cp2) verbunden sind, und die eine Mehrzahl von Pumptransistoren (X1 . . . X4) aufweist, wobei die Gate der un­ geradzahligen Pumptransistoren (X1, X2) über Kondensatoren (11, 31) mit einem ersten Anhebespannungsanschluß (n2) und wobei die Gates der geradzahligen Pumptransistoren (X2, X4) über Kondensatoren (21, 41) mit einem zweiten Anhebespan­ nungsanschluß (n1) verbunden sind,
bei der der erste und zweite Pumpspannungsanschluß jeweils mit einem Ausgang eines jeweiligen Tristatetreibers (Trista­ te 1, Tristate 2) verbunden ist, deren jeweilige Eingänge mit den beiden Anhebespannungsanschlüssen (n1, n2) verbunden sind, und ein hochohmiger Zustand am Ausgang der Tristate­ treiber dann auftritt, wenn beide Anhebespannungen im wesent­ lichen gleich groß sind.

2. Vorrichtung nach Anspruch 1, bei der der erste und zweite Pumpspannungsanschluß über einen Verbindungstransistor (T12) verbindbar ist, dessen Gate in Abhängigkeit der Anhebespannungen (n1, n2) derart angesteuert wird, daß der Verbindungstransistor leitet, wenn weder die Pumptransistoren noch die Anhebetransistoren leiten.

3. Vorrichtung nach Ansprüche 2, bei der das Gate des Verbindungstransistors (T12) mit dem Ausgangs eines NOR-Gatters und die beiden Eingänge des NOR- Gatters jeweils mit einem der beiden Anhebespannungsanschlüs­ se (n1, n2) verbunden sind.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der eine der Anhebespannnungen (n1) dadurch gebildet ist, daß einem NOR-Gatter (NOR1) ein globales Taktsignal (CLK) an einem ersten Eingang direkt und an einem weiteren Eingang durch ein Verzögerungsglied (D) verzögert zugeführt und am Ausgang des NOR-Gatters diese Anhebespannung anliegt, und bei der eine weitere der Anhebespannnungen (n2) dadurch ge­ bildet ist, daß einer UND-Verknüpfung (I1, I2, NOR2) das glo­ bale Taktsignal (CLK) an einem ersten Eingang direkt und an einem weiteren Eingang durch ein Verzögerungsglied (D) verzö­ gert zugeführt und am Ausgang der UND-Verknüpfung diese Anhe­ bespannung anliegt.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, bei der die UND-Verknüpfung durch ein weiteres NOR-Gatter (NOR2), dessen Eingänge jeweils durch Inverter (I1, I2) in­ vertiert sind, gebildet ist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5,
bei der ein jeweiliger Tristatetreiber, zwischen einem ersten Versorgungsspannungsanschluß (VDD) und dem Ausgang des Tri­ statetreibers einen p-Kanaltransistor (Tp1) und zwischen Be­ zugspotential (GND) und dem Ausgang einen n-Kanaltransistor (Tn1) aufweist,
bei der das Gate des p-Kanaltransistors über einen invertie­ renden Treiber (D11) mit dem ersten Anhebespannungsanschluß (n2) verbunden ist und
bei der das Gate des n-Kanaltransistors über einen nichtin­ vertierenden Treiber (I21, D21) mit dem zweiten Anhebespan­ nungsanschluß (n1) verbunden ist.

7. Verwendung einer Vorrichtung nach einem der vorhergehenden Ansprüche zur verlustleistungsarmen Erzeugung einer Program­ mierspannung für einen elektrisch programmierbaren Festwert­ speicher in einem batteriebetriebenen Gerät.