DE19752443A1 - Sequenzsteuerschaltung - Google Patents
SequenzsteuerschaltungInfo
- Publication number
- DE19752443A1 DE19752443A1 DE19752443A DE19752443A DE19752443A1 DE 19752443 A1 DE19752443 A1 DE 19752443A1 DE 19752443 A DE19752443 A DE 19752443A DE 19752443 A DE19752443 A DE 19752443A DE 19752443 A1 DE19752443 A1 DE 19752443A1
- Authority
- DE
- Germany
- Prior art keywords
- sequence control
- memory
- test
- control circuit
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23428—Select program from look up tables as function of detector states, pointer, index to program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Software Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Executing Machine-Instructions (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung betrifft eine Sequenzsteuerschal
tung, insbesondere eine Sequenzsteuerschaltung, die bevorzugt
für einen Testmustergenerator einer Halbleiterspeicher-Test
vorrichtung verwendet wird.
Eine Speichertestvorrichtung dient dazu, eine Halbleiterspei
chereinrichtung zu testen. Die Speichertestvorrichtung gibt
eine Adresse, Daten und ein Steuersignal in einen getesteten
Speicher (nachfolgend auch MUT) genannt, auf Grundlage eines
vorbestimmten Testprogramms ein, d. h. eines Musterprogramms,
und bestimmt, ob der MUT gestört ist oder bestimmungsgemäß
arbeitet bzw. ermittelt das VORLIEGEN/NICHT-VORLIEGEN einer
Störung, indem beurteilt wird, ob die Daten, die daraufhin
aus dem MUT gelesen werden, mit den Erwartungsdaten zu einem
vorbestimmten Zeitpunkt bzw. mit einem vorbestimmten Takt
übereinstimmen. Wenn Adressensignale, Testdatensignale und
Steuersignale dem MUT zugeführt werden, werden die Erwar
tungsdaten als Daten erachtet, die von dem normalen MUT in
Übereinstimmung mit einer Kombination der vorstehend genann
ten Adressensignale, Testdatensignale und Steuersignale aus
gegeben werden sollen.
Fig. 1 zeigt ein Blockdiagramm eines Grundgesamtaufbaus einer
herkömmlichen Speichertestvorrichtung, die bislang verwendet
wurde. Die Speichertestvorrichtung 1 führt einen Test für
einen MUT 2 durch und weist folgendes auf: Einen Taktgenera
tor 5 zum Erzeugen eines Referenztakts, einen Testmustergene
rator 6 zum Erzeugen von Adressensignalen, Testdatensignalen
und Steuersignalen, die durch Empfangen des Referenztakts in
den MUT 2 einzugeben sind; einen Wellenform-Formgeber 7 zum
Empfangen der jeweiligen Signale von dem Testmustergenerator
6 und zum Anlegen dieser Signale an den MUT 2, nachdem sie in
Wellenformen geformt sind, die für den Test erforderlich
sind, und einen logischen bzw. Logik-Komparator 8 zum Empfan
gen der Daten, die von dem MUT 2 gelesen werden, und zum Be
urteilen der Erwartungsdaten auf VORLIEGEN/NICHT-VORLIEGEN
einer Störung.
Der Testmustergenerator 6 erzeugt Erwartungsdaten zusätzlich
zu den Adressensignalen, den Testsignalen und den Steuer
signalen. Die Erwartungsdaten werden dem Logik-Komparator 8
von dem Testmustergenerator 6 zugeführt. Der Logik-Komparator
8 vergleicht die Erwartungsdaten mit von dem MUT 2 ausgelese
nen Daten, führt eine qualitative Beurteilung des MUT in
Übereinstimmung entsprechend dem ÜBEREINSTIMMEN/NICHT-ÜBER
EINSTIMMEN der Daten durch und gibt das Ergebnis als Signal
betreffend VORLIEGEN/NICHT-VORLIEGEN einer Störung an den
Testmustergenerator 6 aus. Wenn der Logik-Komparator 8 die
Ausgangsdaten des MUT 2 mit den Erwartungsdaten in einem spe
ziellen Zyklus von Testzyklen vergleicht und die Übereinstim
mung zwischen den beiden ermittelt, gibt der Logik-Komparator
8 eine Übereinstimmungsflagge MFLG an den Testmustergenerator
6 aus. Eine Reihe aus Adresse, Testdaten und einem Steuersi
gnal, die an den MUT 2 einzugeben sind, wird Testmuster ge
nannt.
Der Testmustergenerator 6 weist einen Adressengenerator 11,
einen Testdatengenerator 12 und einen Steuersignalgenerator
13 auf, der die Adressensignale, die Testdaten und die
Steuersignale erzeugt, die in dem MUT 2 einzugeben sind, und
er weist außerdem eine Sequenzsteuerschaltung 10 auf, welche
den Adressengenerator 11, den Testdatengenerator 12 und den
Steuersignalgenerator 13 steuert.
Fig. 2 zeigt ein Blockdiagramm eines Beispiels des inneren
Aufbaus der herkömmlichen Sequenzsteuerschaltung.
Diese Sequenzsteuerschaltung weist auf: Einen Instruktions
speicher 121 zum Speichern eines Testprogramms, das aus einer
Reihe von Instruktionen zum Erzeugen eines Testmusters be
steht; einen Programmzähler (PC) 122 zum Bezeichnen einer
Adresse des Instruktionsspeichers 121; ein Stapelregister 123
zum vorübergehenden Speichern von Adressen; eine Programmzäh
lersteuerung bzw. einen -kontroller 124 zum Steuern des Pro
grammzählers 122 und des Stapelregisters 123; ein Startadres
senregister (STA) 125 zum Speichern eines Anfangswerts des
Programmzählers 122; ein Verzweigungsadressenregister (BAR)
126 zum Speichern einer Adresse einer Verzweigung, die durch
Verzweigungsinstruktionen bezeichnet ist; ein Indexregister
127; ein Indexarbeitsregister 128 und einen Indexzähler 129.
Das Indexregister 127, das Indexarbeitsregister 128 und der
Indexzähler 129 dienen sämtliche zum Steuern von Schleifenin
struktionen.
Jede der Instruktionen, die in den Instruktionsspeicher 121
abzuspeichern sind, besteht aus einem Operations-Codeteil,
d. h. einem Operations-Codeteil einer Sequenzsteuerinstruktion
und einem Operanden entsprechend jedem Instruktions-Code. In
Übereinstimmung mit diesen Instruktionen weist der Instruk
tionsspeicher 121 ein Paar von Sequenzsteuerinstruktionsbe
reichen zum Speichern des Operations-Codeteils und einen Ope
randen-Speicherbereich zum Speichern des Operanden auf. Im
Fall einer Sequenzsteuerschaltung dieses Typs ist der Operand
von dem Typ, der eine bezeichnete Verzweigungsadresse oder
Schleifenbedingungen in einem Testprogramm bezeichnet, oder
von einem Typ, der einen Parameter zum Erzeugen einer
Adresse, von Testdaten und einem Steuersignal beschreibt, die
in den MUT 2 einzugeben sind. Diese Sequenzsteuerschaltung
hat deshalb zusätzlich zu dem vorstehend genannten Steuerin
struktionsbereich einen Adressenoperationsbereich, einen Da
tenoperationsbereich und einen Steuersignal-Erzeugungsin
struktionsbereich, der bzw. die in einem Speicherbereich je
der Adresse des Instruktionsspeichers 121 vorgesehen ist bzw.
sind. Der Adressenoperationsbereich, der Datenoperationsbe
reich und der Steuersignal-Erzeugungsinstruktionsbereich sind
in dem Operandenspeicherbereich vorgesehen.
Wenn auf den Instruktionsspeicher 121 durch die Adresse zuge
griffen wird, die von dem Programmzähler 122 ausgegeben wird,
werden Instruktionen zur Adressenerzeugung, zur Testdatener
zeugung und zur Steuersignalerzeugung aus dem Adressenopera
tionsbereich, dem Datenoperationsbereich und dem Steuersi
gnalerzeugungsinstruktionsbereich gelesen und dem Adressenge
nerator 11 (Fig. 1), dem Testdatengenerator 12 (Fig. 1) und
dem Steuersignalgenerator 13 (Fig. 1) zugeführt. Der Adres
sengenerator 11, der Testdatengenerator 12 und der Steuersi
gnalgenerator 13 erzeugen damit eine Adresse, Testdaten und
ein Steuersignal für den MUT 2.
Die Programmzählersteuerung 124 empfängt einen Operations-
Codeteil von Sequenzsteuerinstruktionen von dem Instruktions
speicher 121, eine Übereinstimmungsflagge MFLG von dem Logik-
Komparator 8 (Fig. 1) und ein Ausgangssignal von dem Index
zähler 129. Auf Grundlage des Ergebnisses, das durch Dekodie
ren der Instruktion erhalten wird, die in dem Instruktions
speicher 121 gespeichert ist, auf Grundlage der Übereinstim
mungsflagge MFLG und auf Grundlage eines Ausgangssignals von
dem Indexzähler 129 steuert die Programmzählersteuerung 124
den Programmzähler 122 und das Stapelregister 123. Konkret
gesagt, handhabt die Programmzählersteuerung 124 den Inhalt
des Programmzählers 122, d. h. den Wert, der eine Adresse hat,
die als nächste in den Instruktionsspeicher 121 durch eine
Inkrementier-, Dekrementier- oder Halteoperation gelesen wer
den soll, und lädt den Wert in den Programmzähler 122. Zum
Laden des vorstehend genannten Werts in den Programmzähler
122 führt die Programmzählersteuerung 124 eine Anordnung in
Übereinstimmung mit den Instruktionen durch, die so ausgele
sen werden, daß entweder (i) ein Operand von Instruktionen
für die aktuelle Adresse des Instruktionsspeichers 121, (ii)
ein Inhalt des Startadressenregisters 125, (iii) ein Inhalt
des Verzweigungsadressenregisters 126 oder (iv) ein Inhalt
des Speicherregisters 123 als der Wert in den Programmzähler
122 bestimmt wird.
Eine Adresse, die aus dem Operandenspeicherbereich des In
struktionsspeichers 121 gelesen wird, wird außerdem dem In
dexregister 127 zugeführt. Der Indexzähler 129 steuert
Schleifeninstruktionen unter Verwendung dieses Indexregisters
127 und des Indexarbeitsregisters 128, das als Arbeitsregi
ster dient, und wenn der Zählerwert mit einem bestimmten Wert
übereinstimmt, gibt er den Wert an die Programmzählersteue
rung 124 aus, wodurch der Programmzähler 122 gesteuert wird.
In jüngster Zeit ist ein Halbleiterspeicher entwickelt und
hergestellt worden, der als Blitzspeicher bezeichnet wird.
Der Blitzspeicher hat den Vorteil, daß er ein nicht-flüchti
ger Speicher ist und damit Speicherdaten ohne spezielle
Stromzufuhr von außen halten und im Speicher gespeicherte Da
ten in einen Zustand umschreiben kann, in welchem er auf
einem gedruckten Verdrahtungssubstrat montiert ist. Eigen
schaften der Arbeitsweise des Blitzspeichers sind im folgen
den zusammengefaßt
- (1) Einstellen des Operationsmodus durch Befehlseingabe,
- (2) automatisches Schreiben,
- (3) automatisches Löschen (Chip-Löschen/Block-Löschen),
- (4) Ermitteln des Datenschreibende/Löschende,
- (5) Block-Schutzfunktion,
- (6) Bauelement-Code.
Es ist deshalb möglich, eine automatische Löschaktivität
durch eine Chip-Einheit oder eine Block-Einheit in dem Blitz
speicher durch Befehlseingabe durchzuführen. Beim Blitzspei
cher ist die Anzahl an Löschvorgängen für die Blockeinheit
jedoch auf einen bestimmten Wert beschränkt, weil die Mög
lichkeit besteht, daß ein Bauelement aufgrund übermäßigen Lö
schens durchschlägt bzw. versagt. Es ist deshalb notwendig,
den Zustand zu ermitteln, der über das Schreibende/Löschende
informiert. In einem Testmuster zum Durchführen eines Blitz
speichertests schaltet er in Übereinstimmung mit dem Ermitt
lungsergebnis, bei dem es sich um eine Flagge handelt, in be
zug auf einen Schreibende/Löschende-Zustand die Verzweigungs
adresse des Programmzählers in der Sequenzsteuerschaltung um.
Wenn, wie vorstehend erläutert, der Blitzspeichertest durch
geführt wird, ist es erforderlich, die Verzweigungsadresse in
der Sequenzsteuerschaltung in Übereinstimmung mit dem Flag
genzustand umzuschalten. Bei der vorstehend erläuterten her
kömmlichen Sequenzsteuerschaltung ist es möglich, die Ver
zweigungsadresse durch Anzeige einer Flagge umzuschalten.
Wenn jedoch die Verzweigungsadresse in Übereinstimmung mit
einer Kombination mehrerer Flaggenwerte umgeschaltet wird,
die durch den Blitzspeicher ermittelt werden, wenn beispiels
weise die Verzweigungsadresse des Musterprogramms in Überein
stimmung mit dem Inhalt beider Flaggen umgeschaltet wird, wo
bei eine Flagge die Ausführung oder Beendigung des automati
schen Algorithmus und die andere Flagge den Zeitgrenzablauf
anzeigt, und zwar bei der vorstehend erläuterten herkömmli
chen Sequenzsteuerschaltung, ist es unmöglich, das Umschalten
der Verzweigungsadresse lediglich durch eine Aussage im Test
programm zu beschreiben.
Eine erste Aufgabe der vorliegenden Erfindung besteht darin,
eine Sequenzsteuerschaltung zu schaffen, die in einer Pro
grammbeschreibung mehrere Verzweigungen abhängig von mehreren
Verzweigungsbedingungen bezeichnen kann, wodurch ein Nutzer
in die Lage versetzt wird, das Programm problemlos zu be
schreiben.
Eine zweite Aufgabe der vorliegenden Erfindung besteht darin,
eine Sequenzsteuerschaltung zu schaffen, die in einer Testmu
sterprogrammbeschreibung eines Halbleiterspeichers mehrere
Verzweigungen abhängig von mehreren Verzweigungsbedingungen
bezeichnen kann, wodurch ein Nutzer in die Lage versetzt
wird, das Musterprogramm problemlos zu beschreiben und die
Testzeit zu reduzieren. Die zweite Aufgabe der vorliegenden
Erfindung besteht konkret darin, wenn der Inhalt von Signa
len, die von einer zu testenden Einrichtung bzw. einem zu te
stenden Bauelement ausgegeben werden, als Verzweigungsbedin
gung angelegt wird, eine Sequenzsteuerschaltung bereitzustel
len, die es erlaubt, mehrere Verzweigungen in Übereinstimmung
mit einer Kombination mehrerer Verzweigungsbedingungen zu be
zeichnen.
Gelöst wird die erste Aufgabe erfindungsgemäß durch eine Se
quenzsteuerschaltung, die einen Programmzähler aufweist, und
in welcher eine in den Programmzähler zu ladende Adresse ab
hängig vom Ergebnis der Ermittlung umgeschaltet werden kann,
die für Kombinationen mehrerer Verzweigungsbedingungen durch
geführt wird.
Die zweite Aufgabe wird erfindungsgemäß gelöst durch eine Se
quenzsteuerschaltung, die in einem Testmustergenerator einer
Speichertestvorrichtung zum Durchführen eines Tests einer
Halbleiterspeichervorrichtung vorgesehen ist, wobei die Se
quenzsteuerschaltung einen Instruktionsspeicher zum Speichern
jeder der Instruktionen des Testprogramms aufweist, mehrere
Verzweigungsadressenregister jeweils zum Speichern einer Ver
zweigungsadresse, eine Logikoperationsschaltung zum Empfangen
mehrerer Flaggen und zum Ermitteln einer Kombination von
Flaggenwerten, einen Programmzähler zum Ausgeben einer
Adresse an den Instruktionsspeicher, eine Programmzähler
steuerung zum Steuern des Programmzählers in Übereinstimmung
mit einem Steuerwort, das aus dem Instruktionsspeicher gele
sen wird, und zum Wählen von einem der Verzweigungsadressen
register in Übereinstimmung mit einer Kombination der Flag
genwerte, wobei die Verzweigungsadresse, die in dem Verzwei
gungsadressenregister gespeichert ist, das durch die Pro
grammzählersteuerung gewählt ist, in den Programmzähler gela
den ist.
Mit anderen Worten wird bei der erfindungsgemäßen Sequenz
steuerschaltung in Übereinstimmung mit dem Ermittlungsergeb
nis eine Kombination von mehreren Flaggen, welche Verzwei
gungsbedingungen darstellen, die Adresse, die in dem Pro
grammzähler geladen werden soll, umgeschaltet. Durch Verwen
den der Sequenzsteuerschaltung in dem Mustergenerator der
Speichertestvorrichtung zum Durchführen des Halbleiterspei
chertests kann deshalb ein kompliziertes Testmuster leicht
bzw. problemlos durch eine relativ einfache Modifikation der
Schaltung erzeugt werden.
Wenn während des Blocklöschvorgangs bzw. der Blocklöschopera
tion bei einem Blitzspeichertest ein Zeitablauf (time-out)
auftritt, wurde der Blitzspeicher als schadhaft erachtet,
wenn er in Übereinstimmung mit dem herkömmlichen Testmuster
getestet wurde; in diesem Fall ist der Speicher jedoch gut
bzw. unbeschädigt und in anderen Blöcken als dem Block nutz
bar bzw. verwendbar, der den Zeitablauf zeigt. Es ist deshalb
lediglich erforderlich, zu einem anderen Block zu springen,
um den Test fortzusetzen, ohne den verwendbaren Speicher als
defekt zu verwerfen. In Übereinstimmung mit der Sequenzsteu
erschaltung gemäß der vorliegenden Erfindung ist es insbeson
dere einfach, das Testmuster für diese Fälle zu erzeugen.
Nachfolgend wird die Erfindung anhand der Zeichnungen bei
spielhaft näher erläutert; es zeigen:
Fig. 1 ein Blockdiagramm des Aufbaus einer Speichertestvor
richtung herkömmlicher Art,
Fig. 2 ein Blockdiagramm des Aufbaus einer herkömmlichen Se
quenzsteuerschaltung, und
Fig. 3 ein Blockdiagramm des Aufbaus einer Sequenzsteuer
schaltung gemäß einer bevorzugten Ausführungsform der vorlie
genden Erfindung.
Die in Fig. 3 gezeigte Sequenzsteuerschaltung wird in dersel
ben Weise verwendet wie die in Fig. 2 gezeigte herkömmliche
Sequenzsteuerschaltung, nämlich als Sequenzsteuerschaltung
10, die in dem Testmustergenerator 6 der Speichertestvorrich
tung 1 vorgesehen ist, wie in Fig. 1 gezeigt. Die Speicher
testvorrichtung gemäß dieser Ausführungsform unterscheidet
sich jedoch von derjenigen von Fig. 1 insofern als mehrere
Flaggen in den Testmustergenerator 6 von dem Logik-Komparator
8 eingegeben werden.
Die Sequenzsteuerschaltung gemäß der vorliegenden Ausfüh
rungsform, die in Fig. 3 gezeigt ist, weist folgendes auf:
Einen Instruktionsspeicher 21 zum Speichern eines Testpro
gramms, das aus einer Reihe von Instruktionen zum Erzeugen
eines Testmusters besteht; einen Programmzähler (PC) 22 zum
Bezeichnen einer Adresse des Instruktionsspeichers 21; ein
Stapelregister 23 zum vorübergehenden Speichern von Adressen;
eine Programmzählersteuerung 24 zum Steuern des Programmzäh
lers 22 und des Stapelregisters 23; ein Startadressenregister
(STA) 25 zum Speichern eines Anfangswerts des Programmzählers
22; mehrere Verzweigungsadressenregister (BAR) 26 1 bis 26 n,
von denen jeder die Adresse der Verzweigung speichert, die
durch Verzweigungsinstruktionen bezeichnet ist; ein Indexre
gister 27; ein Indexarbeitsregister 28; einen Indexzähler 29
und eine Logikoperationsschaltung 30. Die Logikoperations
schaltung 30 empfängt mehrere Flaggen (zwei Flaggen FLG1,
FLG2 sind beispielsweise gezeigt) zum Dekodieren dieser meh
reren Flaggen. Eine Verzweigungsadresse kann für jedes der
Verzweigungsadressenregister 26 1 bis 26 n unabhängig einge
stellt werden.
Der Instruktionsspeicher 21 hat denselben Aufbau und dieselbe
Funktion wie der Instruktionsspeicher 121 bei der in Fig. 2
gezeigten herkömmlichen Sequenzsteuerschaltung und ein Paar
von Sequenzsteuerinstruktionsbereichen zum Speichern eines
Operations-Codeteils und einen Operanden-Speicherbereich zum
Speichern eines Operanden.
Die Programmzählersteuerung 24 empfängt einen Operations-
Codeteil von Sequenzsteuerinstruktionen von dem Instruktions
speicher 21, ein Ausgangssignal von der Logikoperationsschal
tung 30 und ein Ausgangssignal des Indexzählers 29. Die Pro
grammzählersteuerung 24 steuert den Programmzähler 22 und das
Stapelregister 23 auf Grundlage des Ergebnisses, das durch
Dekodieren der Instruktionen erhalten wird, die im Instruk
tionsspeicher 21 gespeichert sind, und auf Grundlage der Aus
gangssignale von der Logikoperationsschaltung 30 und dem In
dexzähler 29. Konkret handhabt die Programmzählersteuerung 24
den Inhalt des Programmzählers 22, d. h. den Wert, der eine
Adresse hat, die als nächstes in dem Instruktionsspeicher 21
gelesen werden soll, durch die Inkrementier-, Dekrementier-
oder Halteoperation und lädt den Wert in den Programmzähler
22. Zum Laden des vorstehend genannten Werts in den Programm
zähler 22 führt die Programmzählersteuerung 24 in Überein
stimmung mit den ausgelesenen Instruktionen eine Anordnung so
aus, daß entweder (i) ein Operand der Instruktion für eine
aktuelle Adresse des Instruktionsspeichers 21, (ii) der In
halt des Startadressenregisters 25, (iii) die Inhalte des
Verzweigungsadressenregisters 26 1 bis 26 n oder (iv) der In
halt des Stapelregisters 23 in den Programmzähler 22 als der
Wert eingestellt wird.
Eine aus dem Operandenspeicherbereich des Instruktionsspei
chers 21 gelesene Adresse wird außerdem dem Indexregister 27
zugeführt. Der Indexzähler 29 steuert Schleifeninstruktionen
unter Verwendung dieses Indexregisters 27 und des Indexar
beitsregisters 28, das als Arbeitsregister dient, und wenn
der Zählerwert mit einem bestimmten bzw. speziellen Wert
übereinstimmt, gibt er den Wert an die Programmzählersteue
rung 24 aus, wodurch der Programmzähler 22 gesteuert wird.
Im Vergleich zu der in Fig. 2 gezeigten herkömmlichen Se
quenzsteuerschaltung weist die erfindungsgemäße in Fig. 3 ge
zeigte Sequenzsteuerschaltung mehrere Verzweigungsadressenre
gister 26 1 bis 26 n und die Logikoperationsschaltung 30 zum
Dekodieren mehrerer eingegebener Flaggen auf. Die in Fig. 3
gezeigte Sequenzsteuerschaltung unterscheidet sich damit von
derjenigen, die in Fig. 2 gezeigt ist, dadurch, daß Ausgangs
daten der Logikoperationsschaltung 30 anstelle von Flaggen
direkt in die Programmzählersteuerung 24 eingegeben werden.
In dieser Sequenzsteuerschaltung sind mehrere Verzweigungs
adressenregister 26 1 bis 26 n vorgesehen und Kombinationen je
weiliger Werte mehrerer Flaggen werden durch die Logikopera
tionsschaltung 30 ermittelt. Sie ist so ausgelegt, daß eine
in einem bestimmten Verzweigungsadressenregister gespeicherte
Adresse in den Programmzähler 22 in Übereinstimmung mit der
ermittelten Kombination der Flaggenwerte geladen wird. Je
nach Typ der ermittelten Kombination wird selbstverständlich
eine Adresse in dem Verzweigungsadressenregister nicht gela
den; statt dessen wird eine Inkrementier- oder Dekremen
tieroperation in bezug auf den aktuellen Wert des Programm
zählers 22 durchgeführt. Mit anderen Worten ist diese Se
quenzsteuerschaltung so ausgelegt, daß eine in den Programm
zähler 22 zu ladende Adresse aus mehreren Verzweigungsadres
sen unter Verwendung mehrerer Flaggen ausgewählt werden kann.
Die vorliegende Ausführungsform wird nunmehr durch Vergleich
der Arbeitsweise der in Fig. 2 gezeigten herkömmlichen Se
quenzsteuerschaltung, in welche lediglich eine Flagge einge
geben wird, mit der Arbeitsweise der vorliegenden Erfindung
näher erläutert.
Im Fall der in Fig. 2 gezeigten herkömmlichen Sequenzsteuer
schaltung entspricht allenfalls eine Verzweigungsadresse dem
Inhalt einer Flagge FLG1 (hier entspricht eine Übereinstim
mungsflagge MFLG der Flagge FLG1). In diesem Fall stellt sich
der Prozeß, in welchem die Flagge ermittelt wird, und ein
Programmzählerwert sich ändert, wie folgt dar. "(FLG1)"
stellt den Wert der Flagge FLG1 dar, "PC" stellt einen Pro
grammzähler dar, "(PC)" zeigt den aktuellen Wert des Pro
grammzählers, "m" zeigt eine Verzweigungsadresse, die in dem
Verzweigungsadressenregister gespeichert ist, "→" stellt die
Last dar, d. h. der Wert links dieser Marke ist in einem Teil
rechts dieser Marke gespeichert.
Wenn (FLG1) = 0, dann m → PC (1)
wenn (FLG1) = 1, dann (PC)+1 → PC (2).
Die Gleichung (1) zeigt, daß, wenn die Flagge FLG1 den Wert
"1" hat, die Verzweigungsadresse in den Programmzähler gela
den wird, d. h. eine Bedingungsverzweigung findet statt; die
Gleichung (2) zeigt, daß der Wert eines Programmzählers durch
die Inkrementieroperation gehandhabt wird, d. h. das Programm
wird ohne irgendeine Verzweigung ausgeführt. In diesem Fall
kann eine Schleife nicht beendet werden, bis der Flaggenwert
"1" erreicht. Durch Anordnen dieser Flaggenermittlungsver
zweigungsinstruktionen und der Indexschleifeninstruktionen in
einer Kombination wird es möglich, das Muster zu beschreiben,
in welchem, falls eine Schreibendeflagge nicht ermittelt
wird, nachdem eine Schreibschleife von vorbestimmten Zyklen
in einem Blitzspeichertest beendet ist, erfolgt die Beurtei
lung einer STÖRUNG bzw. eines FEHLERS.
Im Fall der vorliegenden Erfindung ist es möglich, beispiels
weise Verzweigungen wie folgt in Übereinstimmung mit der Kom
bination von Werten von zwei Flaggen FLG1, FLG2 zu erzeugen.
"(FLG2)" stellt den Wert der Flagge FLG2 dar, und Markierun
gen m, n, k zeigen Verzweigungsadressen, die in dem jeweili
gen unterschiedlichen Verzweigungsadressenregister angeordnet
bzw. eingestellt sind.
Wenn (FLG1) = 0 und (FLG2) = 0, dann m → PC (3)
wenn (FLG1) = 1 und (FLG2) = 0, dann (PC) + 1 → PC (4)
wenn (FLG1) = 0 und (FLG2) = 1, dann n → PC (5)
wenn (FLG1) = 1 und (FLG2) = 1, dann k → PC (6).
Auf diese Weise liegen im Fall der vorliegenden Ausführungs
form bei einer Kombination der zwei Flaggen FLG1 und FLG2
drei Arten von Verzweigungsadressen (Gleichungen (3), (5),
(6)) vor, die eingestellt bzw. gesetzt werden können, während
ein Fall vorliegt, daß keine Verzweigungsadresse anliegt
(Gleichung (4)), wodurch die Bezeichnung mehrere Verzwei
gungsadressen unter Verwendung mehrerer Flaggen verwirklicht
ist.
Durch Verwenden der Sequenzsteuerschaltung gemäß der vorlie
genden Ausführungsform und durch Zuordnen der Flaggen, wobei
eine Flagge die Ausführung oder Beendigung eines automati
schen Algorithmus und die andere Flagge einen Zeitablauf
zeigt, zu den vorstehend genannten zwei Flaggen FLG1, FLG2
wird es möglich, ein Testmuster in einfacher Weise ohne eine
Ausführung (hierzu) in dem Testprogramm zu beschreiben, wobei
das Testmuster es erlaubt, eine Verzweigung in Übereinstim
mung mit dem Wert der zwei Flaggen zu ändern, wozu bislang
eine komplizierte Beschreibung erforderlich war, um das Test
muster vorzubereiten.
Die vorliegende Erfindung ist vorstehend anhand eines Bei
spiels erläutert worden, das zwei Flaggen verwendet; der
Fall, daß drei oder mehr Flaggen verwendet werden, kann je
doch in ähnlicher Weise realisiert werden.
Es versteht sich, daß, obwohl die Merkmale und Vorteile der
vorliegenden Erfindung in der vorstehenden Beschreibung aus
geführt wurden, die entsprechende Offenbarung nur illustrativ
war, und daß Änderungen und Abwandlungen vorgenommen werden
können, ohne von der in den Ansprüchen festgelegten Erfindung
abzuweichen.
Claims (7)
1. Sequenzsteuerschaltung, aufweisend:
Einen Instruktionsspeicher zum Speichern eines jeden von Befehlen eines Programms;
mehrere Verzweigungsadressenregister, jeweils zum Spei chern einer Verzweigungsadresse;
eine Logikoperationsschaltung zum Ermitteln einer Kombi nation von Flaggenwerten durch Empfangen mehrerer Flag gen;
einen Programmzähler zum Ausgeben einer Adresse an den Instruktionsspeicher, und
eine Programmzählersteuerung zum Steuern des Programm zählers in Übereinstimmung mit einem Steuerwort, das aus dem Instruktionsspeicher gelesen wird, und zum Auswählen von einem Verzweigungsadressenregister in Übereinstim mung mit einer Kombination der Flaggenwerte, wobei die Verzweigungsadresse, die in dem Verzweigungsadres senregister gespeichert ist, das durch die Programmzäh lersteuerung gewählt ist, in den Programmzähler geladen ist.
Einen Instruktionsspeicher zum Speichern eines jeden von Befehlen eines Programms;
mehrere Verzweigungsadressenregister, jeweils zum Spei chern einer Verzweigungsadresse;
eine Logikoperationsschaltung zum Ermitteln einer Kombi nation von Flaggenwerten durch Empfangen mehrerer Flag gen;
einen Programmzähler zum Ausgeben einer Adresse an den Instruktionsspeicher, und
eine Programmzählersteuerung zum Steuern des Programm zählers in Übereinstimmung mit einem Steuerwort, das aus dem Instruktionsspeicher gelesen wird, und zum Auswählen von einem Verzweigungsadressenregister in Übereinstim mung mit einer Kombination der Flaggenwerte, wobei die Verzweigungsadresse, die in dem Verzweigungsadres senregister gespeichert ist, das durch die Programmzäh lersteuerung gewählt ist, in den Programmzähler geladen ist.
2. Sequenzsteuerschaltung nach Anspruch 1, außerdem aufwei
send ein Indexregister und einen Indexzähler zum Steuern
von Schleifeninstruktionen.
3. Sequenzsteuerschaltung nach Anspruch 1 oder 2, wobei das
Programm ein Testprogramm ist, und die Sequenzsteuer
schaltung in einem Testmustergenerator einer Speicher
testvorrichtung zum Durchführen eines Tests bezüglich
einer Halbleiterspeichervorrichtung ist.
4. Sequenzsteuerschaltung nach Anspruch 2, wobei das Pro
gramm das Testprogramm ist, und die Sequenzsteuerschal
tung in dem Testmustergenerator der Speichertestvorrich
tung zum Durchführen des Tests der Halbleiterspeicher
vorrichtung vorgesehen ist.
5. Sequenzsteuerschaltung nach Anspruch 3, wobei der In
struktionsspeicher einen Sequenzsteuerinstruktionsbe
reich zum Speichern eines Operations-Codeteils von Se
quenzsteuerinstruktionen und einen Operandenspeicherbe
reich zum Speichern eines Operanden in Übereinstimmung
mit dem Operations-Codeteil aufweist, und wobei der Ope
rations-Codeteil, der in dem Sequenzsteuerinstruktions
bereich gespeichert ist, der Programmzählersteuerung als
Steuerwort zugeführt ist.
6. Sequenzsteuerschaltung nach Anspruch 4, wobei der In
struktionsspeicher einen Sequenzsteuerinstruktionsbe
reich zum Speichern eines Operations-Codeteils von Se
quenzsteuerinstruktionen und einen Operandenspeicherbe
reich zum Speichern eines Operanden in Übereinstimmung
mit dem Operations-Codeteil aufweist, wobei der Opera
tions-Codeteil, der in dem Sequenzsteuerinstruktionsbe
reich gespeichert ist, der Programmzählersteuerung als
Steuerwort zugeführt wird, und wobei die Adresseninfor
mation, die aus dem Operandenspeicherbereich gelesen
wird, dem Indexregister zugeführt ist.
7. Sequenzsteuerschaltung, die in einem Testmustergenerator
einer Speichertestvorrichtung vorgesehen ist, die einen
Test bezüglich einer Halbleiterspeichervorrichtung
durchführt, wobei die Sequenzsteuerschaltung einen Pro
grammzähler aufweist, aufweisend:
Eine Ermittlungseinrichtung zum Ermitteln einer Kombina tion mehrerer Verzweigungsbedingungen, und
eine Schalteinrichtung zum Umschalten einer Adresse, die in den Programmzähler in Übereinstimmung mit einem Er mittlungsergebnis der Ermittlungseinrichtung geladen werden soll.
Eine Ermittlungseinrichtung zum Ermitteln einer Kombina tion mehrerer Verzweigungsbedingungen, und
eine Schalteinrichtung zum Umschalten einer Adresse, die in den Programmzähler in Übereinstimmung mit einem Er mittlungsergebnis der Ermittlungseinrichtung geladen werden soll.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8316229A JPH10161899A (ja) | 1996-11-27 | 1996-11-27 | シーケンス制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19752443A1 true DE19752443A1 (de) | 1998-06-04 |
Family
ID=18074756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752443A Withdrawn DE19752443A1 (de) | 1996-11-27 | 1997-11-26 | Sequenzsteuerschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6421773B1 (de) |
JP (1) | JPH10161899A (de) |
KR (1) | KR100277770B1 (de) |
DE (1) | DE19752443A1 (de) |
TW (1) | TW362191B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19930169A1 (de) * | 1999-06-30 | 2001-01-18 | Siemens Ag | Testeinrichtung zum Prüfen eines Speichers |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4686805B2 (ja) * | 2000-01-25 | 2011-05-25 | ソニー株式会社 | データ記憶素子製造方法およびデータ記憶素子、並びにデータ処理装置 |
JP2001282324A (ja) * | 2000-03-30 | 2001-10-12 | Ando Electric Co Ltd | シーケンス制御回路 |
JP2002093193A (ja) * | 2000-09-13 | 2002-03-29 | Advantest Corp | メモリ試験方法・メモリ試験装置 |
DE10110050A1 (de) * | 2001-03-02 | 2002-09-05 | Bosch Gmbh Robert | Verfahren zur Absicherung sicherheitskritischer Programmteile vor versehentlicher Ausführung und eine Speichereinrichtung zur Durchführung dieses Verfahrens |
JP2004151990A (ja) | 2002-10-30 | 2004-05-27 | Renesas Technology Corp | プログラムカウンタ回路 |
KR100788913B1 (ko) * | 2005-11-18 | 2007-12-27 | 주식회사디아이 | 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치 |
JP5565228B2 (ja) * | 2010-09-13 | 2014-08-06 | ソニー株式会社 | プロセッサ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167779A (en) * | 1978-03-10 | 1979-09-11 | Digital Equipment Corporation | Diagnostic apparatus in a data processing system |
FR2472234A1 (fr) * | 1979-12-21 | 1981-06-26 | Philips Ind Commerciale | Protocoles de communication geres par les modules de communication utilises dans un systeme de traitement de donnees reparti |
US5652910A (en) * | 1989-05-04 | 1997-07-29 | Texas Instruments Incorporated | Devices and systems with conditional instructions |
US6047122A (en) * | 1992-05-07 | 2000-04-04 | Tm Patents, L.P. | System for method for performing a context switch operation in a massively parallel computer system |
US5646948A (en) * | 1993-09-03 | 1997-07-08 | Advantest Corporation | Apparatus for concurrently testing a plurality of semiconductor memories in parallel |
JP2646972B2 (ja) * | 1993-11-01 | 1997-08-27 | 日本電気株式会社 | 多ビットメモリ |
JPH08129056A (ja) * | 1994-10-31 | 1996-05-21 | Ando Electric Co Ltd | 半導体試験装置のパターン発生器 |
US5568437A (en) * | 1995-06-20 | 1996-10-22 | Vlsi Technology, Inc. | Built-in self test for integrated circuits having read/write memory |
WO2004097840A1 (ja) * | 1995-09-06 | 2004-11-11 | Osamu Yamada | Sdram用テストパターン発生装置及び方法 |
JP3249040B2 (ja) * | 1995-12-05 | 2002-01-21 | 株式会社アドバンテスト | スキャンテスト装置 |
JP3150611B2 (ja) * | 1996-03-29 | 2001-03-26 | 株式会社東芝 | パターン発生装置 |
-
1996
- 1996-11-27 JP JP8316229A patent/JPH10161899A/ja active Pending
-
1997
- 1997-11-21 US US08/976,148 patent/US6421773B1/en not_active Expired - Fee Related
- 1997-11-25 TW TW086117820A patent/TW362191B/zh active
- 1997-11-26 DE DE19752443A patent/DE19752443A1/de not_active Withdrawn
- 1997-11-27 KR KR1019970063424A patent/KR100277770B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19930169A1 (de) * | 1999-06-30 | 2001-01-18 | Siemens Ag | Testeinrichtung zum Prüfen eines Speichers |
US6661718B2 (en) | 1999-06-30 | 2003-12-09 | Infineon Technologies Ag | Testing device for testing a memory |
DE19930169B4 (de) * | 1999-06-30 | 2004-09-30 | Infineon Technologies Ag | Testeinrichtung und Verfahren zum Prüfen eines Speichers |
Also Published As
Publication number | Publication date |
---|---|
JPH10161899A (ja) | 1998-06-19 |
TW362191B (en) | 1999-06-21 |
KR19980042835A (ko) | 1998-08-17 |
US20020046372A1 (en) | 2002-04-18 |
US6421773B1 (en) | 2002-07-16 |
KR100277770B1 (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687942T2 (de) | Pruefmustergenerator. | |
DE3237225C2 (de) | Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen | |
DE4305442C2 (de) | Verfahren und Vorrichtung zum Erzeugen eines Testvektors | |
DE69127060T2 (de) | Tester für integrierte Schaltungen | |
DE69033360T2 (de) | Simulation von ausgewählten Logik-Schaltungsentwürfen | |
DE2941123C2 (de) | ||
DE60219575T2 (de) | System und Verfahren zum Erzeugen von Aufträgen zur Funktionsblock-Ausführung | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE3516755C2 (de) | ||
DE2312707A1 (de) | Pruefanordnung fuer einen computer | |
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
DE19851861A1 (de) | Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers | |
DE3106727A1 (de) | "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" | |
DE3515802A1 (de) | Anordnung zur schnellen erzeugung von grossen pruefdatenwortmengen in einer pruefeinrichtung | |
DE19807237C2 (de) | Halbleiterbauelement-Testgerät | |
DE19752443A1 (de) | Sequenzsteuerschaltung | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE3587620T2 (de) | Logikanalysator. | |
DE2746743C2 (de) | Verfahren und Anordnung zur computergesteuerten Erzeugung von Impulsintervallen | |
DE19743707A1 (de) | Speichertestvorrichtung | |
DE10297426T5 (de) | Halbleiterprüfgerät | |
DE3786768T2 (de) | Halbleitergerät mit programmierbaren Nur-Lesespeicherzellen für spezifischen Modus. | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle | |
DE69027545T2 (de) | Vorrichtung und Verfahren zum Frequenzwechsel | |
DE19900974C2 (de) | Verfahren und System zum Suchen kritischer Pfade in Halbleitervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |