DE19615571A1 - Digital picture-taking or camera apparatus - Google Patents

Digital picture-taking or camera apparatus

Info

Publication number
DE19615571A1
DE19615571A1 DE1996115571 DE19615571A DE19615571A1 DE 19615571 A1 DE19615571 A1 DE 19615571A1 DE 1996115571 DE1996115571 DE 1996115571 DE 19615571 A DE19615571 A DE 19615571A DE 19615571 A1 DE19615571 A1 DE 19615571A1
Authority
DE
Germany
Prior art keywords
digital
memory
signal
microcontroller
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996115571
Other languages
German (de)
Other versions
DE19615571C2 (en
Inventor
Naoki Yamamoto
Iwao Aizawa
Yoshimichi Kudo
Ichiro Ohsaka
Noriyuki Iura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE19615571A1 publication Critical patent/DE19615571A1/en
Application granted granted Critical
Publication of DE19615571C2 publication Critical patent/DE19615571C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2137—Intermediate information storage for one or a few pictures using still video cameras with temporary storage before final recording, e.g. in a frame buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32443—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter with asynchronous operation of the image input and output devices connected to the memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Devices (AREA)

Abstract

The apparatus has picture-forming units (1,2,3) for producing electrical video signals. The digital signal processing units (4,5) produce digital signals and digital picture data. This data is then stored in memory (16). Control units (10) store the data in an access operation and transfer it. Further (software) processing is carried out by the microcontroller (14). Other units (15) for carrying out switching operations during the above operations.

Description

Die vorliegende Erfindung bezieht sich auf ein digitales Kameragerät, insbesondere auf ein digitales Kameragerät, welches Datensignale auf der Hardware-Basis wie einem DSP (digitaler Signalprozessor), durch die Wir­ kung der digitalen Signalverarbeitung und auf der Software-Basis durch die Wirkung eines Mikrocontrollers verarbeitet.The present invention relates to a digital camera device, especially on a digital camera device, which data signals on the Hardware basis like a DSP (digital signal processor), through which we digital signal processing and on the software basis through the Effect of a microcontroller processed.

Da die Videosignalverarbeitung stärker digitalisiert durchgeführt wird, wird eine Videokamera rasch kleiner und funktioneller gemacht. Als eine Tech­ nik zur Herbeiführung dieser Erscheinung sei die Entwicklung eines LSI- Schaltkreises zur digitalen Signalverarbeitung genannt, welche in "Proceedings of TV Society", Bd. 49, Nr. 2, Seiten 127 bis 130 (1995) beschrieben ist. (Später wird diese Technik Stand der Technik 1 genannt.) In diesem Stand der Technik 1 wird ein Mikrocontroller benutzt zum Steuern des LSI-Schalt­ kreises zur digitalen Signalverarbeitung. Die Verarbeitungsfähigkeit des Mikrocontrollers wird gesteigert, wenn die Auslegung des Mikrocontrollers von CISC (Complex Instruction Set Computer) zu RISC (Reduced Instruction Set Computer) gewechselt wird. Somit ermöglicht es der Mikrocontroller, den oben genannten LSI-Schaltkreis zu steuern ebenso wie die Operationen, wie z. B. Koordinatentransformationen zum Anzeigen dreidimensionaler Graphik durchzuführen durch die Wirkung der hierin enthaltenen Software. Als eine Technik hierfür sei auf die Entwicklung eines 32-Bit-Mikrocontrol­ lers "SH7064", hergestellt durch Hitachi, Ltd. verwiesen. Diese Technik ist beschrieben in dem Artikel "RISC Chip SH7604 to Be Directly Connected to Synchronous DRAM" in "Nikkei Electronics", 14. Januar 1994 (Nr. 601), Seiten 79 bis 91.Since the video signal processing is performed more digitized a video camera quickly made smaller and more functional. As a tech nik to bring about this phenomenon is the development of an LSI Circuit for digital signal processing called, which in "Proceedings of TV Society ", Vol. 49, No. 2, pages 127 to 130 (1995). (Later, this technique is called prior art 1.) In this prior In technology 1, a microcontroller is used to control the LSI switch circuit for digital signal processing. The processability of the Microcontroller is increased when the design of the microcontroller from CISC (Complex Instruction Set Computer) to RISC (Reduced Instruction Set computer) is changed. The microcontroller thus enables to control the above LSI circuit as well as the operations such as B. coordinate transformations for displaying three-dimensional Perform graphics through the effect of the software contained herein. One technique for this is the development of a 32-bit microcontrol "SH7064" manufactured by Hitachi, Ltd. referred. This technique is  described in the article "RISC Chip SH7604 to Be Directly Connected to Synchronous DRAM "in" Nikkei Electronics ", January 14, 1994 (No. 601), pages 79 to 91.

Ein Ziel der vorliegenden Erfindung ist es, eine digitale Kamera bereitzustel­ len, die sowohl eine Funktion der Hardware-basierten Signalverarbeitung als auch eine Funktion der Software-basierten Signalverarbeitung in Kleinformat- Schaltkreistechnik bereitstellt.An object of the present invention is to provide a digital camera len, which is both a function of hardware-based signal processing also a function of software-based signal processing in small format Circuit technology provides.

Die derzeitige Verarbeitungsgeschwindigkeit des Mikrocontrollers erreicht nicht ein Echtzeit-Verarbeitungsniveau eines Kamerasignals. Gegenwärtig hängt also die Kamerasignalverarbeitung von der Hardware ab. Wenn die Verarbeitungsgeschwindigkeit des Mikrocontrollers verbessert wird, erreicht selbst die verbesserte Fähigkeit des Mikrocontrollers nicht das Verarbeitungs­ niveau von Abschnitten, bei denen ein strikter Zeitablauf gefordert ist, wie z. B. ein Taktgeber zum Ansteuern eines bildgebenden Elementes, z. B. eines CCD-Elements (Charge Coupled Device).The current processing speed of the microcontroller has been reached not a real time processing level of a camera signal. Currently So the camera signal processing depends on the hardware. If the Processing speed of the microcontroller is improved even the improved capability of the microcontroller is not the processing level of sections where a strict timing is required, such as e.g. B. a clock for driving an imaging element, for. B. one CCD elements (Charge Coupled Device).

Um den vorerwähnten Mangel zu beseitigen, weist ein digitales Kameragerät gemäß einem Aspekt der Erfindung auf: eine digitale Signalverarbeitungs­ einheit zur Verarbeitung eines Signals auf einer Hardware-Basis, einen Mikrocontroller zur Verarbeitung eines Signals auf einer Software-Basis, einen ersten Speicher zum temporären Speichern von Bilddaten und eine Schaltereinheit zum Schalten der Steuerung des ersten Speichers von einem ersten Zugriff, der von der digitalen Signalverarbeitungseinheit gesteuert wird, zu einem zweiten Zugriff, der durch den Mikrocontroller gesteuert wird, oder umgekehrt. Den Speicherplatz des ersten Speichers dürfen sich die digitale Signalverarbeitungseinheit und der Mikrocontroller teilen. In order to remedy the aforementioned shortcoming, a digital camera device points according to one aspect of the invention: digital signal processing unit for processing a signal on a hardware basis, a Microcontroller for processing a signal on a software basis, a first memory for temporarily storing image data and a Switch unit for switching the control of the first memory from one first access controlled by the digital signal processing unit becomes a second access controlled by the microcontroller or vice versa. The storage space of the first memory may vary share the digital signal processing unit and the microcontroller.  

Das digitale Kameragerät weist weiterhin einen zweiten Speicher, der durch den Mikrocontroller gesteuert wird, auf, so daß der zweite Speicher ein durch die digitale Signalverarbeitungseinheit und den Mikrocontroller erzeug­ tes digitales Bild speichern kann.The digital camera device also has a second memory, which by the microcontroller is controlled, so that the second memory generated by the digital signal processing unit and the microcontroller can save digital image.

Weiterhin kann als zweiter Speicher ein EEPROM oder ein Flash-Speicher benutzt werden. Wenn die Stromversorgung unterbrochen wird, ermöglicht es der zweite. Speicher, das erzeugte Bild zu halten.Furthermore, an EEPROM or a flash memory can be used as the second memory to be used. If the power supply is interrupted, allows it the second. Memory to keep the generated image.

Wenn das durch die in dem Mikrocontroller enthaltene Software erzeugte digitale Videosignal in dem ersten Speicher gespeichert ist, ist das digitale Videosignal an einem Speicherplatz gespeichert, der verschieden ist von demjenigen Speicherplatz, wo das auf der Hardware-Basis, d. h. durch die digitale Signalverarbeitungseinheit, erzeugte digitale Videosignal gespeichert ist.If that is generated by the software contained in the microcontroller digital video signal stored in the first memory is the digital one Video signal stored in a memory location that is different from the space where that is on a hardware basis, i.e. H. through the digital signal processing unit, generated digital video signal stored is.

Darüber hinaus stellt das digitale Kameragerät einen Steckverbinder bereit, um mit einem externen Gerät verbunden zu werden, so daß ein Transfer der Daten zwischen dem externen Gerät und dem digitalen Kameragerät selbst auf der Basis der in dem Mikrocontroller enthaltenen Software ausge­ führt werden kann. Der Mikrocontroller kann auf einen jedem Datenformat entsprechenden Speicherbereich des ersten Speichers zugreifen.In addition, the digital camera device provides a connector to be connected to an external device so that a transfer the data between the external device and the digital camera device even based on the software contained in the microcontroller can be led. The microcontroller can use any data format access the corresponding memory area of the first memory.

Die Adreßsteuerung für Daten, die in den ersten Speicher geschrieben werden sollen, wird so ausgeführt, daß der Mikrocontroller auf den Speicher bei sogar etwas höherer Geschwindigkeit zugreifen kann. Beim Durchführen der Adreßsteuerung kann die digitale Signalverarbeitungseinheit auf den ersten Speicher gemäß der durch den Mikrocontroller ausgeführten Adreß­ steuerung zugreifen. The address control for data written in the first memory are to be executed so that the microcontroller on the memory can access at even slightly higher speeds. When performing the address control can the digital signal processing unit on the first memory according to the address executed by the microcontroller access control.  

Gemäß der vorliegenden Erfindung wird das digitale Kameragerät durch Kleinformat-Schaltkreistechnik gebildet, so daß das digitale Kameragerät sowohl eine Verarbeitung, welche eine hohe Geschwindigkeit auf der Hard­ ware-Basis benötigt, als auch eine Verarbeitung, die eine nicht so hohe Geschwindigkeit benötigt, basierend auf der Software, welche in dem Mikro­ controller abläuft, ausführen kann. Mit anderen Worten kann das digitale Kameragerät die Software-basierten und Hardware-basierten Signalverarbeitun­ gen durchführen.According to the present invention, the digital camera device is made by Small format circuitry formed so that the digital camera device both a processing that has a high speed on the hard goods base, as well as processing that is not as high Speed needed based on the software that is in the micro controller expires, can execute. In other words, the digital Camera device for software-based and hardware-based signal processing carry out gene.

Gemäß der vorliegenden Erfindung kann das digitale Kameragerät das durch die oben genannte Signalverarbeitung erzeugte digitale Videosignal in dem zweiten Speicher sichern, so daß das digitale Kameragerät mehrere Fotos verarbeiten kann.According to the present invention, the digital camera device can do this the above-mentioned signal processing generated digital video signal in the Back up second memory so that the digital camera device takes several photos can process.

Gemäß der vorliegenden Erfindung kann das digitale Videosignal, welches in dem zweiten Speicher gesichert ist, gehalten werden, wenn eine Energie­ versorgung unterbrochen ist.According to the present invention, the digital video signal which backed up in the second store, when there is energy supply is interrupted.

Gemäß der vorliegenden Erfindung können die unterschiedlich verarbeiteten digitalen Videosignale in einem einzigen Speicher gesichert werden.According to the present invention, they can be processed differently digital video signals are saved in a single memory.

Gemäß der vorliegenden Erfindung ist das digitale Kameragerät so ausgelegt, daß die Daten, die in einem Format gesichert sind, mit den Daten, die in einem anderen Format gesichert sind, übermittelt werden können.According to the present invention, the digital camera device is designed that the data saved in a format matches the data saved in secured in another format can be transmitted.

Gemäß der vorliegenden Erfindung führt das digitale Kameragerät die Eingabe/Ausgabe von Daten zwischen dem externen Gerät und dem digitalen Kameragerät, wie von dem externen Gerät gefordert, aus. According to the present invention, the digital camera device performs the Input / output of data between the external device and the digital Camera device as requested by the external device.  

Gemäß der vorliegenden Erfindung kann die Adreßsteuerung für den ersten Speicher auf die von dem Mikrocontroller durchgeführten Steuerung zur Durchführung des zweiten Zugriffs abgestimmt werden. Somit kann die Software die Verarbeitungszeit reduzieren.According to the present invention, the address control for the first Memory for the control performed by the microcontroller Implementation of the second access can be coordinated. Thus, the Software reduce processing time.

Gemäß der vorliegenden Erfindung können die digitale Signalverarbeitungs­ einheit zur Durchführung der Hardware-basierten Verarbeitung und der Mikrocontroller zur Durchführung der Software-basierten Verarbeitung ablau­ finvariant auf den ersten Speicher zum Speichern der Bilddaten zugreifen. Das digitale Kameragerät kann also aus Kleinformat-Schaltkreisen aufgebaut sein und stellt die Hardware-basierten und die Software-basierten Signalver­ arbeitungen bereit.According to the present invention, digital signal processing unit for performing hardware-based processing and Microcontroller for executing software-based processing ablau finvariant access to the first memory for storing the image data. The digital camera device can therefore be constructed from small format circuits be and represents the hardware-based and the software-based Signalver work ready.

Des weiteren kann das digitale Kameragerät gemäß der Erfindung das durch die Signalverarbeitungen erzeugte digitale Videosignal sichern durch Ver­ binden des zweiten Speichers mit dem Mikrocontroller und kann somit mehrere Fotos verarbeiten.Furthermore, the digital camera device according to the invention can do this by the signal processing generated digital video signal secure by Ver bind the second memory with the microcontroller and can thus Process multiple photos.

Des weiteren wird der Flash-Speicher oder ähnliches als der zweite Speicher benutzt. Das digitale Kameragerät kann also das digitale Videosignal halten, wenn keine Leistung zugeführt wird.Furthermore, the flash memory or the like is used as the second memory used. So the digital camera device can hold the digital video signal, if no power is supplied.

Weiterhin wird, wenn der Mikrocontroller auf das durch die Hardware erzeugte und in dem ersten Speicher gesicherte digitale Videosignal zugreift, das digitale Videosignal auf der Software-Basis verarbeitet und dann das verarbeitete Signal in dem ersten Speicher sichert, das verarbeitete Signal an einem anderen Speicherplatz des ersten Speichers gesichert. Der Zugriff auf denselben Speicher ist also möglich gemacht. Dies verwirklicht eine Reihe von Software-Verarbeitungen. Furthermore, if the microcontroller is on the hardware accesses digital video signal generated and stored in the first memory, processes the digital video signal on a software basis and then that processed signal in the first memory saves the processed signal another memory location of the first memory. Access to the same memory is therefore made possible. This accomplishes a number of software processing.  

Des weiteren wird der Transfer von Daten zwischen dem externen Gerät und dem digitalen Kameragerät auf der Software-Basis und durch die Wir­ kung des Mikrocontrollers ausgeführt. Die Software-basierte Verarbeitung wird durch Zugreifen auf den dem Datenformat entsprechenden Speicherbe­ reich des ersten Speichers ausgeführt. Das digitale Kameragerät ermöglicht es also, die Daten in einem Format mit den Daten in einem anderen Format zu übermitteln.Furthermore, the transfer of data between the external device and the digital camera device on the software basis and by us microcontroller. The software-based processing is accessed by accessing the memory corresponding to the data format of the first memory. The digital camera device enables So, the data in one format with the data in another Submit format.

Des weiteren wird das digitale Kameragerät mit einer höheren Software­ basierten Verarbeitungsgeschwindigkeit realisiert durch selektives Setzen einer Schreibadresse des ersten Speichers für die digitale Signalverarbeitungseinheit, so daß der durch den Mikrocontroller durchgeführte Zugriff auf den ersten Speicher einfacher gemacht ist.Furthermore, the digital camera device with higher software based processing speed realized by selective setting of a Write address of the first memory for the digital signal processing unit, so that access by the microcontroller to the first Storage is made easier.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus den Zeichnungen und der dazugehörenden Beschreibung. In den Zeichnungen zeigen:Further advantages, features and possible uses of the present Invention emerge from the drawings and the associated Description. The drawings show:

Fig. 1 ein Blockschaltbild, welches eine Auslegung eines digitalen Kamerageräts gemäß einem ersten Ausführungsbeispiel der vor­ liegenden Erfindung zeigt; Fig. 1 is a block diagram showing a layout of a digital camera device according to a first embodiment of the present invention;

Fig. 2 ein Zeitablaufdiagramm zur Beschreibung der Arbeitsweise der digitalen Kamera gemäß dem ersten Ausführungsbeispiel; Fig. 2 is a timing chart for describing the operation of the digital camera according to the first embodiment;

Fig. 3 ein Blockschaltbild, welches eine Auslegung eines digitalen Kamerageräts gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt; Fig. 3 is a block diagram showing a configuration of a digital camera apparatus according to a second embodiment of the present invention;

Fig. 4 ein Blockschaltbild, welches einen inneren Aufbau eines Spei­ chercontrollers zeigt, zur Beschreibung der digitalen Kamera gemäß dem zweiten Ausführungsbeispiel; Fig. 4 is a block diagram showing an internal structure of a SpeI chercontrollers, the description of the digital camera according to the second embodiment;

Fig. 5 ein Blockschaltbild, welches einen inneren Aufbau einer Kamera- Verarbeitungsschaltung zeigt, zur Beschreibung des digitalen Kamerageräts gemäß dem zweiten Ausführungsbeispiel; Fig. 5 is a block diagram showing an internal construction of a camera processing circuit for the description of the digital camera apparatus according to the second embodiment;

Fig. 6 ein Blockschaltbild, welches einen Aufbau eines digitalen Kame­ rageräts gemäß einem dritten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt; Fig. 6 is a block diagram showing a structure of a digital camera device according to a third embodiment of the present invention;

Fig. 7 ein Blockschaltbild, welches einen Aufbau eines digitalen Kame­ rageräts gemäß einem vierten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt; Fig. 7 is a block diagram showing a structure of a digital camera device according to a fourth embodiment of the present invention;

Fig. 8 ein Blockschaltbild, welches einen Aufbau eines digitalen Kame­ rageräts gemäß einem fünften Ausführungsbeispiel der vorliegen­ den Erfindung zeigt; Fig. 8 is a block diagram showing a fifth embodiment of the present showing a structure of a digital Kame rageräts according to the invention;

Fig. 9 ein Blockschaltbild, welches einen Aufbau eines digitalen Kame­ rageräts gemäß einem sechsten Ausführungsbeispiel der vorlie­ genden Erfindung zeigt; Fig. 9 is a block diagram showing a structure of a digital camera device according to a sixth embodiment of the present invention;

Fig. 10A und 10B Modellansichten, welche einen Speicherplatz eines Pufferspeichers zeigen, zur Beschreibung des digitalen Kamerageräts gemäß dem siebten Ausführungsbeispiel der vorliegenden Erfindung; FIG. 10A and 10B model views showing a storage location of a buffer memory for describing the digital camera apparatus according to the seventh embodiment of the present invention;

Fig. 11A und 11B Zeitablaufdiagramme zur Beschreibung des Arbeitszeitablaufs des digitalen Kamerageräts gemäß dem siebten Ausführungsbeispiel der vorliegenden Erfindung; und FIG. 11A and 11B are timing charts for describing the operation timing of the digital camera apparatus according to the seventh embodiment of the present invention; and

Fig. 12 ein Flußdiagramm, welches einen Verarbeitungsablauf eines Signals zeigt, ausgeführt in dem digitalen Kameragerät gemäß der vorliegenden Erfindung. Fig. 12 is a flowchart showing a processing flow of a signal executed in the digital camera device according to the present invention.

Später wird die Beschreibung auf das digitale Kameragerät gemäß den Ausführungsbeispielen der vorliegenden Erfindung orientiert. Fig. 1 ist ein Blockschaltbild, welches ein Beispiel eines Aufbaus eines digitalen Kamerage­ räts gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. In Fig. 1 bezeichnet Bezugszeichen 1 eine Linse. Bezugszeichen 2 bezeich­ net einen Bildsensor. Bezugszeichen 3 bezeichnet eine Verstärkerschaltung (einfach Verstärker genannt). Bezugszeichen 4 bezeichnet einen Analog- Digital-Umsetzer (genannt A/D-Umsetzer). Bezugszeichen 5 bezeichnet eine digitale Signalverarbeitungsschaltung der Kamera. Bezugszeichen 6 bezeich­ net einen Codierer. Bezugszeichen 7 bezeichnet einen Digital-Analog-Umset­ zer (genannt D/A-Umsetzer). Bezugszeichen 8 bezeichnet einen Oszillator. Bezugszeichen 9 bezeichnet einen Taktgeber. Bezugszeichen 10 bezeichnet einen Speicher-Controller. Bezugszeichen 11 bezeichnet eine Steuerungskon­ sole. Bezugszeichen 12 bezeichnet eine Moduswählschaltung. Bezugszeichen 13 bezeichnet einen Oszillator. Bezugszeichen 14 bezeichnet einen Mikro­ controller. Bezugszeichen 15 bezeichnet einen Schalter. Bezugszeichen 16 bezeichnet einen Pufferspeicher. Bezugszeichen 17 bezeichnet ein ODER- Gatter. Bezugszeichen 18 und 19 bezeichnen Ausgabe-Stifte.The description will later be oriented to the digital camera device according to the exemplary embodiments of the present invention. Fig. 1 is a block diagram showing an example of a structure of a digital camera device according to the first embodiment of the present invention. In Fig. 1, reference numeral 1 denotes a lens. Reference numeral 2 designates an image sensor. Numeral 3 denotes an amplifier circuit (simply called an amplifier). Numeral 4 denotes an analog-to-digital converter (called an A / D converter). Numeral 5 denotes a digital signal processing circuit of the camera. Reference numeral 6 designates an encoder. Reference numeral 7 denotes a digital-to-analog converter (called a D / A converter). Numeral 8 denotes an oscillator. Numeral 9 denotes a clock. Numeral 10 denotes a memory controller. Reference numeral 11 denotes a control console. Numeral 12 denotes a mode selection circuit. Numeral 13 denotes an oscillator. Numeral 14 denotes a micro controller. Numeral 15 denotes a switch. Numeral 16 denotes a buffer memory. Numeral 17 denotes an OR gate. Reference numerals 18 and 19 denote output pens.

In Fig. 1, wenn ein Benutzer einen Netzschalter SW (nicht gezeigt), der auf der Steuerungsplatte angeordnet ist, erfaßt dies der Moduswählschalter 12 und dient dann dazu, eine Energieversorgungsschaltung (nicht gezeigt) zu aktivieren, um eine Energieversorgung für jeden Abschnitt zu starten. Zu einer Zeit erzeugt der Moduswählschalter 12 Steuerungsimpulse CNT1 und CNT2, welche die Betriebsmodi des Taktgebers 9 und des Mikrocontrollers 14 angeben.In Fig. 1, when a user has a power switch SW (not shown) placed on the control board, the mode selector switch 12 detects it and then serves to activate a power supply circuit (not shown) to start power supply for each section . At one time, the mode selector switch 12 generates control pulses CNT1 and CNT2 which indicate the operating modes of the clock 9 and the microcontroller 14 .

Der Taktgeber 9, angetrieben durch den Moduswählschalter 12, arbeitet, um eine Frequenz eines von dem Oszillator 8 zugeführten Referenztakts zu teilen und den auf dem Steuerimpuls CNT1 basierenden Takt zu zählen. Während des Zählens dient der Taktgeber 9 der Erzeugung der Arbeitstakt­ impulse CK1, CK2, CK3, CK4, CK6 für den Bildsensor 2, den A/D- Umsetzer 4, den Speicher-Controller 10, die digitale Signalverarbeitungs­ schaltung der Kamera 5, den Codierer 6 und den D/A-Umsetzer 7 sowie Zeitsteuerimpulse TP1 und TP2 für den Mikrocontroller 14 und die Modus­ wählschaltung 12. Die Zeitsteuerimpulse werden benutzt, um den Mikrocon­ troller 14 und die Moduswählschaltung jeweils mit dem Taktgeber 9 zu synchronisieren.The clock 9 , driven by the mode selector switch 12 , operates to divide a frequency of a reference clock supplied from the oscillator 8 and to count the clock based on the control pulse CNT1. During the counting, the clock generator 9 is used to generate the working clock pulses CK1, CK2, CK3, CK4, CK6 for the image sensor 2 , the A / D converter 4 , the memory controller 10 , the digital signal processing circuit of the camera 5 , the encoder 6 and the D / A converter 7 as well as timing pulses TP1 and TP2 for the microcontroller 14 and the mode selector circuit 12 . The timing pulses are used to synchronize the Mikrocon troller 14 and the mode selection circuit with the clock 9 .

Basierend auf dem Steuerungsimpuls CNT2, welcher durch die Moduswähl­ schaltung 12 zugeführt wird, startet der Mikrocontroller 14, angetrieben durch die Moduswählschaltung 12, den Betrieb als Antwort auf einen zwei­ ten Referenztakt, welcher durch den Oszillator zugeführt wird. Im Betrieb sendet der Mikrocontroller 14 ein Schaltersteuerungssignal SW1 zum Schalten des Schalters 15 auf einen Stift a. Dieser Schalter 15 kann in bekannter Weise ausgeführt sein, z. B. als ein durch eine Logikschaltkreistechnik gebildeter Multiplexer. Der Mikrocontroller 14 nimmt Synchronisierung mit dem Taktgeber 9, basierend auf dem Zeitsteuerimpuls TP1, welcher durch den Taktgeber 9 zugeführt wird. Zusätzlich kann die Schaltung so entwor­ fen sein, daß ohne Bereitstellung des Oszillators 13 nur der Oszillator 8 als der Oszillator 13 dienen kann. Is supplied based on the control pulse CNT2, which circuit through the Moduswähl 12, the microcontroller 14, driven by the Moduswählschaltung 12, the operation in response to a two-th reference clock which is supplied by the oscillator. Launches In operation, the microcontroller 14 sends a switch control signal SW1 to switch the switch 15 to a pin a. This switch 15 can be carried out in a known manner, for. B. as a multiplexer formed by a logic circuit technology. The microcontroller 14 takes synchronization with the clock 9 , based on the timing pulse TP1, which is supplied by the clock 9 . In addition, the circuit can be designed so that only the oscillator 8 can serve as the oscillator 13 without providing the oscillator 13 .

Ein Lichtsignal fällt in eine Linse 1 ein und kommt dann in den Bildsensor 2, auf dem ein Bild geformt wird. Der Bildsensor 2 wandelt den Licht­ strahl in ein elektrisches Signal um und führt es dann als ein analoges Videosignal zu. Der Bildsensor besteht aus einem bekannten Bauelement wie z. B. einem CCD, einem MOS oder einem CID oder ähnlichen Bau­ element.A light signal falls into a lens 1 and then comes into the image sensor 2 , on which an image is formed. The image sensor 2 converts the light beam into an electrical signal and then feeds it as an analog video signal. The image sensor consists of a known component such as. B. a CCD, a MOS or a CID or similar construction element.

Der Verstärker 3 ändert einen Verstärkungswert des analogen Videosignals zu einem für eine in einer späteren Phase angeordneten Schaltung geeigneten Wert. Wenn das CCD-Element als Bildsensor 2 verwendet wird, wird eine Doppelabtast-Korrelationsschaltung, welche eine bekannte Schaltung in der Videokamera-Technik ist, dem Verstärker 3 hinzugefügt. Der A/D-Umsetzer 4 arbeitet, um das von dem Verstärker 3 zugeführte analoge Videosignal in das digitale Signal umzusetzen. Anschließend arbeitet die digitale Signalver­ arbeitungsschaltung der Kamera 5, um die bekannten Verarbeitungen der Gamma-Korrektur und des Weißabgleichs durchzuführen mit Bezug auf das digitale Videosignal und dann ein digitales Video-Basisbandsignal, welches aus einem Luminanzsignal und einem Farbdifferenzsignal besteht, auszugeben.The amplifier 3 changes a gain value of the analog video signal to a value suitable for a circuit arranged in a later phase. When the CCD is used as the image sensor 2 , a double-scan correlation circuit, which is a known circuit in video camera technology, is added to the amplifier 3 . The A / D converter 4 works to convert the analog video signal supplied from the amplifier 3 into the digital signal. Then, the digital signal processing circuit of the camera 5 operates to perform the known gamma correction and white balance processing with respect to the digital video signal and then to output a digital video baseband signal consisting of a luminance signal and a color difference signal.

Das digitale Videosignal wird dem Codierer 6 zugeführt. In dem Codierer 6 wird das Farbdifferenzsignal des digitalen Video-Basisbandsignals auf einen Hilfsträger moduliert. Das modulierte Farbdifferenzsignal und das Lumi­ nanzsignal des digitalen Video-Basisbandsignals werden mit dem Synchronsi­ gnal, welches in dem Zeitsteuerimpuls CK5, welcher durch den Zeitgeber zugeführt wird, enthalten ist, synchron gemacht. Anschließend führt der Codierer 6 das synthetisierte digitale Signalgemisch oder individuelle digitale Komponentensignale zu. Dieses digitale Signalgemisch oder die digitalen Komponentensignale werden dem D/A-Umsetzer 7 zugeführt, in welchem das Signal in ein analoges Signal umgewandelt wird. Das analoge Signalge­ misch oder die analogen Komponentensignale werden also bei dem Aus­ gabestift 18 ausgegeben. Die obige Beschreibung bezog sich auf die Be­ triebsweise des bekannten Videokamerageräts hauptsächlich zum Liefern eines Bewegtbildes.The digital video signal is fed to the encoder 6 . In the encoder 6 , the color difference signal of the digital video baseband signal is modulated on a subcarrier. The modulated color difference signal and the luminance signal of the digital video baseband signal are made synchronous with the synchronizing signal contained in the timing pulse CK5 supplied by the timer. The encoder 6 then feeds the synthesized digital signal mixture or individual digital component signals. This digital signal mixture or the digital component signals are fed to the D / A converter 7 , in which the signal is converted into an analog signal. The analog signal mix or the analog component signals are thus output from the output pin 18 . The above description related to the operation of the known video camera apparatus mainly for delivering a moving picture.

Als nächstes wird die Beschreibung auf den Betrieb der digitalen Signalver­ arbeitung gerichtet, welche das vorliegende Ausführungsbeispiel charakteri­ siert. Fig. 2 ist ein Zeitablaufdiagramm, welches grobe Zeitabläufe der weiter unten zu beschreibenden digitalen Signalverarbeitung zeigt.Next, the description will be directed to the operation of the digital signal processing which characterizes the present embodiment. Fig. 2 is a timing chart showing rough timings of the digital signal processing to be described later.

Wenn die Kamera in Betrieb ist, schaltet der Benutzer den auf der Steue­ rungsplatte 11 angeordneten Schalter ein, um die zweite digitale Signalver­ arbeitung zu starten. Anschließend wird die Moduswählschaltung 12 akti­ viert, um die Steuerimpulse CNT1 und CNT2 dem Taktgeber 9 und dem Mikrocontroller 14 zur Zeitgabe a wie in Fig. 2 gezeigt zuzuführen. Diese Steuerimpulse werden synchron zu dem von dem Taktgeber zugeführten Zeitsteuerimpuls TP2 gesendet und werden zum Mitteilen, daß der Modus auf einen Speicherungsmodus geschaltet ist, benutzt. Der Taktgeber 9 dient zum Schalten der Betriebstaktimpulse CK3 und CK4, welche in der digitalen Signalverarbeitungsschaltung 5 der Kamera erzeugt werden. Als Antwort auf die geschalteten Taktimpulse arbeitet der Controller 10, um einen Steuer­ impuls CP1 und eine Adresse Ad1 an den Pufferspeicher 16 auszugeben.When the camera is in operation, the user turns on the switch 11 arranged on the control plate to start the second digital signal processing. The mode selection circuit 12 is then activated in order to supply the control pulses CNT1 and CNT2 to the clock generator 9 and the microcontroller 14 at the time a as shown in FIG. 2. These control pulses are sent in synchronism with the timing pulse TP2 supplied by the clock and are used to inform that the mode is in a storage mode. The clock generator 9 is used to switch the operating clock pulses CK3 and CK4, which are generated in the digital signal processing circuit 5 of the camera. In response to the switched clock pulses, the controller 10 operates to output a control pulse CP1 and an address Ad1 to the buffer memory 16 .

Der Steuerimpuls CP1 und die Adresse Ad1 werden einem CP-Stift und einem Ad-Stift des Pufferspeichers 16 durch den Schalter 15 zugeführt. Der hier genannte Steuerimpuls CP1 umfaßt Steuerimpulse wie eine Chip-Freiga­ be (CE), eine Schreib-Freigabe (WE), eine Ausgabe-Freigabe (OE), eine Zeilenadreßsteuerung (RAS) und eine Spaltenadreßsteuerung (CAS), von denen die letzten beiden benutzt werden, wenn ein DRAM für den Puffer­ speicher 16 benutzt wird. Der Steuerimpuls CP1 ermöglicht dem Puffer­ speicher 16, in einen Schreibmodus gesetzt zu werden. Synchron zu diesem Steuerimpuls CP1 und der Adresse Ad1 arbeitet die digitale Signalverarbei­ tungsschaltung 5 der Kamera, um ein durch die oben genannte digitale Signalverarbeitung erzeugtes digitales Videosignal Da auszugeben. Bei diesem Betrieb speichert der Pufferspeicher 16 das digitale Videosignal Da, welches Felder oder Rahmen eines oder mehrerer Bildschirme darstellt. Der Speichercontroller 10 und die digitale Signalverarbeitungsschaltung 5 der Kamera arbeiten zur Ausgabe von Bereit/Belegt-Signalen R/B1 bzw. R/B2. Das Bereit/Belegt-Signal zeigt an "in Betrieb" oder "warten auf einen Hinweis zu der nächsten Operation, nachdem die Operation beendet ist" durch den Hoch-(H)-Pegel oder den Tief-(L)-Pegel.The control pulse CP1 and the address Ad1 are supplied to a CP pin and an ad pin of the buffer memory 16 by the switch 15 . The control pulse CP1 mentioned here comprises control pulses such as a chip enable (CE), a write enable (WE), an output enable (OE), a row address control (RAS) and a column address control (CAS), the last two of which be used when a DRAM for the buffer memory 16 is used. The control pulse CP1 enables the buffer memory 16 to be set in a write mode. In synchronism with this control pulse CP1 and the address Ad1, the digital signal processing circuit 5 of the camera operates to output a digital video signal Da generated by the above-mentioned digital signal processing. In this operation, the buffer memory 16 stores the digital video signal Da, which represents fields or frames of one or more screens. The memory controller 10 and the digital signal processing circuit 5 of the camera operate to output ready / occupied signals R / B1 and R / B2, respectively. The ready / busy signal indicates "in operation" or "waiting for an indication of the next operation after the operation is completed" by the high (H) level or the low (L) level.

Dieses Bereit/Belegt-Signal R/B1 oder R/B2 wird einem ODER-Gatter 17 zugeführt. Basierend auf der bekannten Logik, arbeiten der Speichercontrol­ ler 10 und die digitale Signalverarbeitungsschaltung 5 der Kamera beide zur Ausgabe des Bereit/Belegt-Signals R/B3, welches den L-Pegel hält, wenn der Controller 10 und die Schaltung 5 in dem Zustand des "warten auf einen Hinweis für die nächste Operation" bleibt.This ready / occupied signal R / B1 or R / B2 is fed to an OR gate 17 . Based on the known logic, the storage control ler 10, and the digital signal processing circuit 5 operate the camera both at the output of the ready / busy signal R / B3, which holds the L-level when the controller 10 and the circuit 5 in the state of "waiting for a hint for the next operation" remains.

Wenn der Pufferspeicher 16 DRAM-Speicherbausteine enthält, hält der Pufferspeicher 16 die gespeicherten Daten. Der Pufferspeicher 16 benötigt also von neuem die bekannte Speichersteuerung, wie z. B. Wiederauffrischen, zusätzlich zu der Speicherungsoperation. Für diese neue Speichersteuerung ist das ODER-Gatter 17 der Schaltung hinzugefügt. Dieses Gatter 17 dient zum Überprüfen der Betriebsbedingungen des Speichercontrollers 10 und der digitalen Signalverarbeitungsschaltung 5 der Kamera, weil der Speichercon­ troller 10 und die digitale Signalverarbeitungsschaltung 5 der Kamera die Operationszeiten einander nicht anpassen.If the buffer memory 16 contains DRAM memory chips, the buffer memory 16 holds the stored data. The buffer memory 16 thus requires again the known memory control, such as. B. Refresh, in addition to the store operation. For this new memory controller, OR gate 17 is added to the circuit. This gate 17 is used to check the operating conditions of the memory controller 10 and the digital signal processing circuit 5 of the camera, because the Speichercon troller 10 and the digital signal processing circuit 5 of the camera do not match the operating times.

Dieses Bereit/Belegt-Signal R/B3 wird der Moduswählschaltung 12 zugeführt. Die Moduswählschaltung 12 prüft, ob das Bereit/Belegt-Signal R/B3 auf dem L-Pegel ist. Anschließend gibt die Schaltung 12 die Steuerimpulse CNT1 und CNT2 an den Taktgeber 9 und den Mikrocontroller 14 zu der Zeitgabe b, gezeigt in Fig. 2, aus. Die Steuerimpulse zeigen an, daß der Modus auf einen Software-Signalverarbeitungsmodus geschaltet werden soll.This ready / busy signal R / B3 is supplied to the mode selection circuit 12 . The mode selection circuit 12 checks whether the ready / busy signal R / B3 is at the L level. Subsequently, the circuit 12 outputs the control pulses CNT1 and CNT2 to the clock generator 9 and the microcontroller 14 at the timing b shown in FIG. 2. The control pulses indicate that the mode should be switched to a software signal processing mode.

Aufgrund des Steuerimpulses CNT1 arbeitet der Taktgeber 9 zum Schalten der in dem Speichercontroller 10 und der digitalen Signalverarbeitungsschal­ tung 5 der Kamera erzeugten Betriebstaktimpulse CK3 und CK4. Zu einer Zeit arbeitet der Speichercontroller 10 zum Anhalten des Steuerimpulses CP1 und der Adresse Ad1 des Pufferspeichers 16 und zum Festlegen der Aus­ gabe bei dem H- oder L-Pegel. Weiterhin beendet die digitale Signalver­ arbeitungsschaltung 5 der Kamera die Ausgabe des digitalen Videosignals Da und legt die Ausgabe bei dem H- oder L-Pegel fest.On the basis of the control pulse CNT1, the clock generator 9 operates to switch the operating clock pulses CK3 and CK4 generated in the memory controller 10 and the digital signal processing circuit 5 of the camera. At one time, the memory controller 10 operates to stop the control pulse CP1 and the address Ad1 of the buffer memory 16 and to set the output at the H or L level. Furthermore, the digital signal processing circuit 5 of the camera stops outputting the digital video signal Da and sets the output at the H or L level.

Aufgrund des Steuerimpulses CNT2 wird der Mikrocontroller 14 auf den Stift b geschaltet, wie in Fig. 1 gezeigt, als Antwort auf ein Schaltersteue­ rungssignal SW1. Des weiteren arbeitet der Mikrocontroller 14 zur Ausgabe des Steuerimpulses CP2 und der Adresse Ad2 an den Pufferspeicher 16. Der Steuerimpuls CP2 und die Ad2 werden dem CP-Stift und dem Ad-Stift des Pufferspeichers 16 durch den Schalter 15 zugeführt. Die oben genannte Operation ermöglicht dem Mikrocontroller 14, auf den Pufferspeicher 16 zuzugreifen. Der Mikrocontroller 14 liest das in dem Pufferspeicher 16 während des von einem Benutzer erstellten Programms in dem Pufferspeicher 16 gespeicherte digitale Videosignal Da, führt die Software-basierte digitale Signalverarbeitung betreffend das digitale Videosignal Da aus und schreibt das behandelte Signal in den Pufferspeicher 16 zurück.Due to the control pulse CNT2, the microcontroller 14 is switched to the pin b, as shown in Fig. 1, in response to a switch control signal SW1. Furthermore, the microcontroller 14 works to output the control pulse CP2 and the address Ad2 to the buffer memory 16 . The control pulse CP2 and the Ad2 are supplied to the CP pin and the ad pin of the buffer memory 16 by the switch 15 . The above operation enables the microcontroller 14 to access the buffer memory 16 . The microcontroller 14 reads the digital video signal Da stored in the buffer memory 16 during the user-created program in the buffer memory 16 , executes the software-based digital signal processing relating to the digital video signal Da and writes the processed signal back to the buffer memory 16 .

Die Software-basierte digitale Signalverarbeitung beinhaltet Transformationen, wie z. B. Rotation, Expansion und Reduktion, Bildkompression wie z. B. JPEG und MPEG sowie Format-Transformation, wie z. B. die Transformation einer horizontalen Pixelzahl und Transformation einer vertikalen Zeilenzahl, ausgeführt durch Interpolation oder Unterabtastung. Die eigentliche digitale Signalverarbeitung kann aus irgendeiner oder mehreren dieser Verarbeitungen zusammengesetzt sein.Software-based digital signal processing includes transformations, such as B. rotation, expansion and reduction, image compression such. B. JPEG and MPEG as well as format transformation, such as B. the transformation  a horizontal number of pixels and transformation of a vertical number of lines, performed by interpolation or subsampling. The real digital one Signal processing can be done from any one or more of these processing operations be composed.

Der Mikrocontroller 14 arbeitet zur Ausgabe des Bereit/Belegt-Signals R/B4 bei dem H-Pegel, während er in Betrieb ist, oder des Bereit/Belegt-Signals R/B4 bei dem L-Pegel, während er in dem Zustand des Wartens auf eine Meldung für die nächste Operation, nachdem die Operation beendet ist, bleibt. Dieses Bereit/Belegt-Signal R/B4 wird der Moduswählschaltung 12 zugeführt. Die Moduswählschaltung 12 arbeitet zur Prüfung, ob das Bereit/ Belegt-Signal R/B3 auf dem L-Pegel ist. Wenn das Signal R/B3 auf dem L-Pegel ist, zeigt das Signal an, daß der Mikrocontroller 14 die digitale Signalverarbeitung beendet. Dann gibt die Moduswählschaltung 12 die Steuerimpulse CNT1 und CNT2 an den Zeitgeber 9 und den Mikrocontroller 14 zur Zeitgabe c, wie in Fig. 2 gezeigt, ab. Die Steuerimpulse zeigen an, daß der Modus zu einem Wiedergabemodus geschaltet werden sollte. Aufgrund des Steuerimpulses CNT2 arbeitet der Mikrocontroller 14, die Ausgabe des Steuerimpulses CP2, der Adresse Ad2 und des digitalen Video­ signals Da an den Pufferspeicher 16 anzuhalten, die Ausgabe auf den H- oder den L-Pegel festzulegen und den Schalter auf den in Fig. 1 gezeigten Stift a umzulegen, und zwar als Antwort auf das Schaltersteuersignal SW1.The microcontroller 14 operates to output the ready / busy signal R / B4 at the H level while it is operating or the ready / busy signal R / B4 at the L level while it is in the waiting state remains on a message for the next operation after the operation is completed. This ready / busy signal R / B4 is supplied to the mode selection circuit 12 . The mode selection circuit 12 operates to check whether the ready / busy signal R / B3 is at the L level. When the R / B3 signal is at the L level, the signal indicates that the microcontroller 14 is terminating the digital signal processing. Then, the mode selection circuit 12 outputs the control pulses CNT1 and CNT2 to the timer 9 and the microcontroller 14 at the timing c as shown in FIG. 2. The control pulses indicate that the mode should be switched to a playback mode. On the basis of the control pulse CNT2, the microcontroller 14 operates to stop the output of the control pulse CP2, the address Ad2 and the digital video signal Da at the buffer memory 16 , to set the output to the H or L level and to set the switch to that shown in FIG. 1 shown pin a in response to the switch control signal SW1.

Der Taktgeber 9 arbeitet zum Schalten der in dem Speichercontroller 10 und der digitalen Signalverarbeitungsschaltung 5 der Kamera erzeugten Betriebs­ taktimpulse CK3 und CK4. Als Antwort auf die geschalteten Taktimpulse startet der Speichercontroller 10, den Steuerimpuls CP1 und die Adresse Ad1 an den Pufferspeicher 16 auszugeben. Dieser Steuerimpuls CP1 und die Adresse Ad1 werden dem Pufferspeicher 16 durch den Schalter 15 zugeführt. Hierin ermöglicht der Steuerimpuls CP1 dem Pufferspeicher 16, in den Schreibmodus gesetzt zu werden. Der Pufferspeicher gibt das digitale Videosignal Da synchron zu dem Steuerimpuls CP1 und der Adresse Ad1 aus. Dieses digitale Videosignal Da wird der digitalen Signalverarbei­ tungsschaltung der Kamera zugeführt. Wenn das digitale Videosignal Da, bezüglich dessen der Mikrocontroller 14 die digitale Signalverarbeitung durchführt, ein digitales Video-Basisbandsignal ist, wird das digitale Videosi­ gnal Da in ein analoges Signalgemisch oder Komponentensignale in dem Strom des Codierers 6 und des D/A-Umsetzers 7 zu dem Ausgabestift 18 umgewandelt. Am Stift 18 werden das analoge Signalgemisch oder die Komponentensignale ausgegeben. Statt dessen, wenn das digitale Videosignal Da ein Kompressionssignal wie JPEG oder ein formattransformiertes Signal ist, d. h. ein Signal, welches ein von dem digitalen Video-Basisbandsignal unterschiedliches Format hat, wird das digitale Videosignal Da an ein externes Gerät (nicht gezeigt) gesendet, um eine Speicherung oder eine neue Verarbeitung durchzuführen. Das digitale Videosignal wird also direkt an dem Ausgabestift 19 ausgegeben.The clock 9 works to switch the operating clock pulses CK3 and CK4 generated in the memory controller 10 and the digital signal processing circuit 5 of the camera. In response to the switched clock pulses, the memory controller 10 starts to output the control pulse CP1 and the address Ad1 to the buffer memory 16 . This control pulse CP1 and the address Ad1 are fed to the buffer memory 16 by the switch 15 . Herein, the control pulse CP1 enables the buffer memory 16 to be set in the write mode. The buffer memory outputs the digital video signal Da in synchronism with the control pulse CP1 and the address Ad1. This digital video signal Da is supplied to the digital signal processing circuit of the camera. If the digital video signal Da, on which the microcontroller 14 performs the digital signal processing, is a digital video baseband signal, the digital video signal Da becomes an analog signal mixture or component signals in the stream of the encoder 6 and the D / A converter 7 the output pen 18 converted. The analog signal mixture or the component signals are output at pin 18 . Instead, when the digital video signal Da is a compression signal such as JPEG or a format transformed signal, that is, a signal having a format different from the digital video baseband signal, the digital video signal Da is sent to an external device (not shown) to save or carry out new processing. The digital video signal is thus output directly at the output pen 19 .

Das digitale Kameragerät nach diesem Ausführungsbeispiel ermöglicht es, die Software-basierte digitale Signalverarbeitung bezüglich des durch die Kamera- Signalverarbeitung erzeugten digitalen Videosignals durchzuführen.The digital camera device according to this embodiment enables the Software-based digital signal processing with regard to the Perform signal processing generated digital video signal.

Das digitale Kameragerät nach dem zweiten Ausführungsbeispiel der Erfin­ dung wird mit Bezug auf die Fig. 3, 4 und 5 beschrieben. Fig. 3 ist ein Blockschaltbild, welches ein Beispiel eines Aufbaus eines digitalen Kamerage­ räts nach dem zweiten Ausführungsbeispiel zeigt. Fig. 4 ist ein Block­ schaltbild, welches beispielhaft einen Speichercontroller 10 zeigt, welcher in dem digitalen Kameragerät enthalten ist. Fig. 5 ist ein Blockschaltbild, welches beispielhaft ein Beispiel eines inneren Aufbaus einer digitalen Signalverarbeitungsschaltung 5 der Kamera zeigt, welche in dem digitalen Kameragerät enthalten ist. The digital camera device according to the second embodiment of the inven tion will be described with reference to FIGS . 3, 4 and 5. Fig. 3 is a block diagram showing an example of a structure of a digital camera device according to the second embodiment. Fig. 4 is a block diagram showing an example of a memory controller 10 which is included in the digital camera device. FIG. 5 is a block diagram showing an example of an internal structure of a digital signal processing circuit 5 of the camera included in the digital camera device.

In Fig. 4 bezeichnet Bezugszeichen 21 einen Eingabepuffer. Bezugszeichen 22 bezeichnet eine Logikschaltung. Bezugszeichen 23 bezeichnet einen Ausgabepuffer. In Fig. 5 bezeichnet Bezugszeichen 31 einen Eingabepuffer. Bezugszeichen 32 bezeichnet eine Logikschaltung. Bezugszeichen 33 be­ zeichnet einen E/A-Puffer. Bezugszeichen 34 bezeichnet einen Inverter. Bezugszeichen 35 bezeichnet einen Schalter. Das digitale Kameragerät in Fig. 3 ist so gestaltet, daß der Schalter, welcher eine der Komponenten des vorangegangenen ersten Ausführungsbeispiels ist, weggelassen werden kann und die in den Fig. 4 und 5 gezeigten Schaltungen zu dem Speichercon­ troller 10, der Signalverarbeitungsschaltung 5 der Kamera und dem Mikro­ controller 14 hinzugefügt werden. Das digitale Kameragerät arbeitet in einer ähnlichen Weise wie das Gerät des ersten Ausführungsbeispiels mit Aus­ nahme der im folgenden zu beschreibenden Operation.In Fig. 4, reference numeral 21 denotes an input buffer. Numeral 22 denotes a logic circuit. Numeral 23 denotes an output buffer. In Fig. 5, reference numeral 31 denotes an input buffer. Numeral 32 denotes a logic circuit. Reference numeral 33 denotes an I / O buffer. Numeral 34 denotes an inverter. Numeral 35 denotes a switch. The digital camera device in Fig. 3 is designed so that the switch, which is one of the components of the previous first embodiment, can be omitted and the circuits shown in Figs. 4 and 5 to the memory controller 10 , the signal processing circuit 5 of the camera and added to the micro controller 14 . The digital camera device operates in a similar manner to the device of the first embodiment except for the operation to be described below.

Wenn der Benutzer den Schalter SW zum Wechseln des Modus zu dem Speicherungsmodus betätigt, arbeitet der Taktgeber 9 zum Steuern der in dem Speichercontroller 10 und der digitalen Signalverarbeitungsschaltung 5 der Kamera erzeugten Betriebstaktimpulse CK3 und CK4. Dieses Schalten ermöglicht der Logikschaltung 22, den Steuerimpuls CP1 und die Adresse Ad1 des Pufferspeichers 16 im Inneren des Speichercontrollers 10 zu erzeu­ gen. Der erzeugte Steuerimpuls CP1 und die Adresse Ad1 werden dem Ausgabepuffer 23 zugeführt. Der Ausgabepuffer für den Steuerimpuls CP1 und die Adresse Ad1 besteht aus einer Drei-Zustands-Schaltung, wie in Fig. 3 gezeigt, in bekannter Ausführung.When the user operates the switch SW to change the mode to the storage mode, the timer 9 operates to control the operating clock pulses CK3 and CK4 generated in the memory controller 10 and the digital signal processing circuit 5 of the camera. This switching enables the logic circuit 22 to generate the control pulse CP1 and the address Ad1 of the buffer memory 16 inside the memory controller 10. The generated control pulse CP1 and the address Ad1 are supplied to the output buffer 23 . The output buffer for the control pulse CP1 and the address Ad1 consists of a three-state circuit, as shown in FIG. 3, in a known embodiment.

Die Logikschaltung 22 führt ein Steuersignal Cont1 einem Stift a des Ausgabepuffers zum Steuern einer Ausgabe zu. Das Steuersignal Cont1 ist derart gemacht, daß es auf dem H-Pegel ist, wenn die Logikschaltung 22 erkennt, daß das Signal den Verarbeitungsmodus des Speichercontrollers 10 etwa als den Speicherungsmodus oder den Reproduktionsmodus angibt. In dem Verarbeitungsmodus arbeitet die Logikschaltung 22 zur Ausgabe des Steuerimpulses CP1 und der Adresse Ad1 bei Stift c des Ausgabepuffers 23. Innerhalb der digitalen Signalverarbeitungsschaltung 5 der Kamera wird im Aufnahmemodus das durch die Logikschaltung 32 erzeugte digitale Videosi­ gnal Da dem Ausgabepuffer zugeführt. Im Reproduktionsmodus wird das von dem E/A-Puffer zugeführte digitale Videosignal Da durch die Logik­ schaltung 32 nach außen geführt. Wie in Fig. 5 gezeigt, weist der E/A- Puffer für das digitale Videosignal zwei Drei-Zustands-Schaltungen auf, deren E/A-Stifte in entgegengesetzter Richtung miteinander verbunden sind. Die Logikschaltung 32 führt ein Steuersignal Cont2 dem Stift a der Drei-Zu­ stands-Schaltung zu. Das Steuersignal Cont2 ist so gestaltet, daß es auf dem H-Pegel ist, wenn die Logikschaltung 32 erkennt, daß der Verarbei­ tungsmodus der Speicherungsmodus ist, oder auf dem L-Pegel, wenn die Logikschaltung 32 erkennt, daß der Verarbeitungsmodus der Reproduktions­ modus ist. Ein Inverter 34 führt dem Stift d der Drei-Zustands-Schaltung ein anderes Steuersignal zu, dessen Phase entgegengesetzt zu dem Steuersi­ gnal Cont2 ist. Dieser Aufbau des E/A-Puffers erlaubt somit den bidirektio­ nalen Datenstrom.The logic circuit 22 supplies a control signal Cont1 to a pin a of the output buffer for controlling an output. The control signal Cont1 is made to be high when the logic circuit 22 detects that the signal indicates the processing mode of the memory controller 10 as about the storage mode or the reproduction mode. In the processing mode, the logic circuit 22 operates to output the control pulse CP1 and the address Ad1 at pin c of the output buffer 23 . Within the digital signal processing circuit 5 of the camera, the digital video signal Da generated by the logic circuit 32 is supplied to the output buffer in the recording mode. In the reproduction mode, the digital video signal Da supplied from the I / O buffer is led out through the logic circuit 32 . As shown in Fig. 5, the I / O buffer for the digital video signal has two tri-state circuits, the I / O pins of which are connected to one another in the opposite direction. The logic circuit 32 supplies a control signal Cont2 to the pin a of the three-state circuit. The control signal Cont2 is designed to be at the H level when the logic circuit 32 detects that the processing mode is the storage mode, or at the L level when the logic circuit 32 detects that the processing mode is the reproduction mode . An inverter 34 supplies the d pin of the three-state circuit with another control signal, the phase of which is opposite to the control signal Cont2. This structure of the I / O buffer thus allows the bidirectional data stream.

Wenn die Logikschaltung 32 erkennt, daß das Signal den Verarbeitungs­ modus der digitalen Signalverarbeitungsschaltung 5 der Kamera als den Speicherungsmodus oder den Reproduktionsmodus angibt, arbeitet die Logik­ schaltung 32 zur Ausgabe eines Steuerimpulses Cont3 zum Schließen des Schalters 35. Wenn der Verarbeitungsmodus des Mikrocontrollers 14 erkannt ist, dient der Steuerimpuls Cont3 der Öffnung des Schalters 35. Im Speicherungsmodus arbeitet der E/A-Puffer 33, um das digitale Videosignal Da an den Pufferspeicher 16 auszugeben synchron zu dem Steuerimpuls CP1 und der Adresse Ad1, die von dem Speichercontroller zugeführt werden. In dem Reproduktionsmodus wird das digitale Videosignal Da von dem Pufferspeicher 16 der Logikschaltung 32 zugeführt synchron zu dem Steuer­ impuls CP1 und der Adresse Ad1, welche von dem Speichercontroller zugeführt werden. Des weiteren wird in dem Verarbeitungsmodus des Mikrocontrollers 14 die Logikschaltung 32 von dem Pufferspeicher 16 abgeschaltet. Zu dieser Zeit kann das Steuersignal Cont1 auf dem H- oder dem L-Pegel sein.When the logic circuit 32 detects that the signal indicates the processing mode of the digital signal processing circuit 5 of the camera as the storage mode or the reproduction mode, the logic circuit 32 operates to output a control pulse Cont3 to close the switch 35 . When the processing mode of the microcontroller 14 is recognized, the control pulse Cont3 serves to open the switch 35 . In the storage mode, the I / O buffer 33 operates to output the digital video signal Da to the buffer memory 16 in synchronism with the control pulse CP1 and the address Ad1, which are supplied by the memory controller. In the reproduction mode, the digital video signal Da is supplied from the buffer memory 16 to the logic circuit 32 in synchronism with the control pulse CP1 and the address Ad1, which are supplied from the memory controller. Furthermore, in the processing mode of the microcontroller 14, the logic circuit 32 is switched off by the buffer memory 16 . At this time, the control signal Cont1 can be at H or L level.

In dem Mikrocontroller 14 hat der Ausgabepuffer für den Steuerimpuls CP2 und die Adresse Ad2 die gleiche Beschaltung wie der Speichercontroller 10, und der E/A-Fuffer für das digitale Videosignal Da hat die gleiche Beschal­ tung wie die Signalverarbeitungsschaltung 5 der Kamera. In dieser Schal­ tung arbeitet in dem Verarbeitungsmodus des Mikrocontrollers 14 der Mikro­ controller 14 zum Zugreifen auf den Pufferspeicher 16. Im Speicherungs- /Reproduktionsmodus können der Speichercontroller 10 und die digitale Signalverarbeitungsschaltung 5 der Kamera auf den Pufferspeicher 16 zugrei­ fen. Das digitale Kameragerät des zweiten Ausführungsbeispiels kann also in ähnlicher Weise wie das digitale Kameragerät des ersten Ausführungsbei­ spiels arbeiten.In the microcontroller 14 , the output buffer for the control pulse CP2 and the address Ad2 has the same circuitry as the memory controller 10 , and the I / O buffer for the digital video signal Da has the same circuitry as the signal processing circuit 5 of the camera. In this circuit device, the microcontroller 14 operates in the processing mode of the microcontroller 14 to access the buffer memory 16 . In the storage / reproduction mode, the memory controller 10 and the digital signal processing circuit 5 of the camera can access the buffer memory 16 . The digital camera device of the second embodiment can thus work in a similar manner to the digital camera device of the first embodiment.

Als nächstes wird die Beschreibung auf das Kameragerät gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf Fig. 6 gelenkt. Fig. 6 ist ein Blockschaltbild, welches ein Beispiel eines Aufbaus des digitalen Kamerageräts gemäß dem dritten Ausführungsbeispiel zeigt. In Fig. 6 bezeichnet ein Bezugszeichen 40 einen Speicher. Der Speicher 40 wird durch den Steuerimpuls PC und die Adresse Ad gesteuert, welche dem Pufferspeicher 16 übergeben wurden, und benutzt dieselbe E/A-Datenleitung wie der Pufferspeicher 16. Des weiteren führt der Mikrocontroller 14 dem Speicher 40 ein Chip-Freigabe-(CE)-Signal zu, um anzuzeigen, daß auf den Speicher 40 zugegriffen werden kann. Mit Ausnahme des Speichers 40 ist der Aufbau des dritten Ausführungsbeispiels der gleiche wie der Aufbau des zweiten Ausführungsbeispiels. Im folgenden wird der Betrieb des dritten Ausführungsbeispiels beschrieben.Next, the description will be directed to the camera device according to the third embodiment of the present invention with reference to FIG. 6. FIG. 6 is a block diagram showing an example of a structure of the digital camera device according to the third embodiment. In Fig. 6, reference numeral 40 denotes a memory. The memory 40 is controlled by the control pulse PC and the address Ad, which were transferred to the buffer memory 16 , and uses the same I / O data line as the buffer memory 16 . Microcontroller 14 also provides memory 40 with a chip enable (CE) signal to indicate that memory 40 is accessible. Except for the memory 40 , the construction of the third embodiment is the same as the construction of the second embodiment. The operation of the third embodiment will now be described.

Das digitale Videosignal Da, bezüglich dessen die Software-basierte digitale Videoverarbeitung durch den Mikrocontroller 14 durchgeführt wird, wird in den Pufferspeicher 16 während des Betriebs, der mit Bezug auf die vor­ angegangenen ersten und zweiten Ausführungsbeispiele beschrieben wurde, eingegeben. Wenn der Benutzer den Modus in den Reproduktionsmodus schaltet, wird das digitale Videosignal Da nach außen ausgegeben, so daß der Benutzer das verarbeitete Ergebnis auf einer Anzeigeeinheit, wie z. B. einem Monitor, überprüfen kann. Wenn danach der Benutzer entscheidet, daß das Bild gespeichert werden soll, kann der Benutzer den auf der Steuerplatte 11 gelegenen Schalter bedienen, so daß der Zugriff dem Mikro­ controller 14 zurückgegeben wird. Das verarbeitete Ergebnis kann automa­ tisch ohne manuelle Benutzeroperation überprüft werden. Diese Überprüfung selbst kann auch von der Operation weggelassen werden. Der Mikrocontrol­ ler 14 liest die in dem Pufferspeicher 16 gespeicherten digitalen Bilddaten Da, steuert die Chip-Freigabe (CE) zum Starten des Zugriffs auf den Speicher 40 und schreibt die digitalen Bilddaten Da sequentiell in den Speicher 40. Die vorstehende Operation ermöglicht die Speicherung in dem Speicher 40 des digitalen Videosignals, welches durch die digitale Signalver­ arbeitung durch sowohl die Signalverarbeitungsschaltung 5 der Kamera als auch durch den Mikrocontroller 14 erzeugt wurde.The digital video signal Da, with respect to which the software-based digital video processing is carried out by the microcontroller 14 , is input into the buffer memory 16 during operation, which was described with reference to the first and second exemplary embodiments described above. When the user switches the mode to the reproduction mode, the digital video signal Da is output to the outside, so that the user can see the processed result on a display unit, such as. B. a monitor can check. If the user then decides that the image should be saved, the user can operate the switch located on the control plate 11 so that the access is returned to the microcontroller 14 . The processed result can be checked automatically without manual user operation. This check itself can also be omitted from the operation. The microcontroller 14 reads the digital image data Da stored in the buffer memory 16 , controls the chip release (CE) to start accessing the memory 40 and writes the digital image data Da sequentially into the memory 40 . The above operation enables storage in the memory 40 of the digital video signal generated by the digital signal processing by both the signal processing circuit 5 of the camera and the microcontroller 14 .

Als ein Ergebnis dieser Operation werden neue digitale Bilddaten Da in dem Pufferspeicher 16 gespeichert. Der Mikrocontroller 14 kann die Software­ basierte digitale Signalverarbeitung bezüglich der digitalen Bilddaten Da durchführen. Weiterhin werden die in dem Speicher 40 gespeicherten digitalen Bilddaten Da entlang dem entgegengesetzten Betriebsablauf zu dem obigen Betrieb durch den Mikrocontroller 14 zu dem Pufferspeicher 16 transferiert. Dann können die resultierenden digitalen Bilddaten durch Schalten des Modus in den Reproduktionsmodus an dem Ausgabestift 18 oder 19 nach außen gesendet werden. Durch Wiederholen dieser Operation ist das digitale Kameragerät dieser Erfindung in der Lage, zwei oder mehr Blätter oder Bildschirme digitaler Bilddaten zu verarbeiten, zu speichern und zu reproduzieren. Wenn ein Flash-Speicher als Speicher 40 benutzt wird, kann das digitale Videosignal ohne Energieversorgung und spezielle externe Speichereinheit gehalten werden, weil der Flash-Speicher eine Fähigkeit des elektrischen Schreibens/Löschens der Daten bereitstellt und keine Energiequel­ le für das Halten der gespeicherten Daten benötigt.As a result of this operation, new digital image data Da is stored in the buffer memory 16 . The microcontroller 14 can carry out the software-based digital signal processing with regard to the digital image data Da. Furthermore, the digital image data Da stored in the memory 40 are transferred to the buffer memory 16 by the microcontroller 14 along the opposite operational flow to the above operation. Then, the resulting digital image data can be sent to the outside at the stylus 18 or 19 by switching the mode to the reproduction mode. By repeating this operation, the digital camera apparatus of this invention is able to process, store, and reproduce two or more sheets or screens of digital image data. If a flash memory is used as the memory 40 , the digital video signal can be held without a power supply and special external storage unit because the flash memory provides an electrical write / erase capability of the data and does not require any energy source for holding the stored data .

Als nächstes wird die Beschreibung auf ein digitales Kameragerät gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf Fig. 7 gelenkt. Fig. 7 ist ein Blockschaltbild, welches einen Teil eines Aufbaus des digitalen Kameragerätes gemäß dem vierten Ausführungsbeispiel zeigt. Im einzelnen zeigt Fig. 7 den Fluß des digitalen Videosignals Da, bezüglich dessen die digitale Signalverarbeitung durchzuführen ist. In Fig. 7 bezeichnet Bezugszeichen 16 einen Pufferspeicher. Konkret bezeichnet es den inneren Speicherplatz. Bezugszeichen 14 bezeichnet allgemein einen Mikrocontroller. Er gibt beispielhaft einen Teil der Software-Verarbeitung an. Dieses Ausführungsbeispiel betrifft die Art, wie das digitale Kamerage­ rät ein Standbild bearbeitet. Ein Teil eines Standbildes wird komprimiert oder expandiert auf der Software-Basis mit dem Mikrocontroller 14.Next, the description will be directed to a digital camera device according to a fourth embodiment of the present invention with reference to FIG. 7. FIG. 7 is a block diagram showing part of a structure of the digital camera device according to the fourth embodiment. In particular, Fig,. 7 shows the flow of the digital video signal, since with respect to which is to perform the digital signal processing. In Fig. 7, reference numeral 16 denotes a buffer memory. Specifically, it describes the inner storage space. Numeral 14 generally designates a microcontroller. He gives an example of part of the software processing. This embodiment relates to the way the digital camera advises to process a still image. Part of a still image is compressed or expanded on the software basis with the microcontroller 14 .

Der Typ der Bildkompression/-expansion ist nicht festgelegt. Hierin betrifft die spätere Beschreibung die Art, wie das Kameragerät bei dem typischen JPEG-(Joint Photographic Experts Group)-System des Standes der Technik betrieben wird. Im Betrieb, wenn der Benutzer den Schalter SW, der auf der Steuerplatte 11 angebracht ist, in einem Augenblick bedient, wenn er ein Bild bekommen möchte, werden die digitalen Bilddaten Da für ein Feld oder einen Rahmen in den Pufferspeicher 16 während des Betriebs, der mit Bezug auf das erste Ausführungsbeispiel beschrieben wurde, gegeben. Hierin ist der Speicherplatz des Pufferspeichers 16 in zwei Bereiche A und B geteilt, wie in Fig. 7 gezeigt. Unter der Adreßsteuerung des Speicher­ controllers 10 wird das digitale Videosignal Da in dem Bereich A gespei­ chert. Anschließend, wenn der Betrieb zu der durch den Mikrocontroller 14 durchgeführten Software-basierten Verarbeitung geht, wird die JPEG-Ver­ arbeitung ausgeführt, wie unten beschrieben wird.The type of image compression / expansion is not specified. Hereinafter, the description relates to the manner in which the camera device is operated in the typical JPEG (Joint Photographic Experts Group) system of the prior art. In operation, when the user operates the switch SW mounted on the control plate 11 at a moment when he wants to get an image, the digital image data Da for one field or frame is stored in the buffer memory 16 during the operation which has been described with reference to the first embodiment. Herein, the storage space of the buffer memory 16 is divided into two areas A and B, as shown in FIG. 7. Under the address control of the memory controller 10 , the digital video signal Da is stored in the area A. Subsequently, when the operation goes to the software-based processing performed by the microcontroller 14 , the JPEG processing is carried out as described below.

Zuerst wird die Beschreibung auf die JPEG-basierte Codierung gerichtet. Das in dem Bereich A gespeicherte digitale Videosignal Da wird in einen 8×8-L/S-(Lesen/Schreiben)-Verarbeitungsblock 51 in einer Einheit von ins­ gesamt 64 Pixel mit einer Matrix von acht Pixel in einer Zeile und acht Pixel in einer Spalte eingelesen. Das digitale Videosignal Da dieser Matrix wird einem DCT-(diskrete Kosinus-Transformation)/inversen DCT-Verarbei­ tungsblock 52 zugeführt. In dem Block 52 wird das Signal Da DCT- transformiert und wird in Gleich- und Wechselkomponenten getrennt. Das DCT-umgewandelte digitale Videosignal Da wird zu einem Quantisierungs- /Dequantisierungs-Verarbeitungsblock 53 gesendet. In diesem Block 53 wird das Signal Da durch Bezugnahme auf die in der Quantisierungstabelle 54 gespeicherten Daten quantisiert. Die quantisierten Daten werden zu einem Huffman-Codierungs-/Decodierungs-Verarbeitungsblock 55 gesendet. In dem Block 55 werden die quantisierten Daten Huffman-codiert durch Bezugnahme auf die in der Huffman-Tabelle 56 gespeicherten Daten. Das Huffman­ codierte digitale Videosignal Da ist ein komprimiertes Videosignal variabler Lange. Das resultierende Signal wird in einen Bereich B des Pufferspei­ chers 16 durch die Wirkung eines Bitstrom-L/S-Verarbeitungsblocks 57 geschrieben. Die vorangegangene Operation ermöglicht dem digitalen Videosignal Da, welches ein in dem Bereich A des Pufferspeichers gespei­ chertes Originalbild ist, in jedem Block von 8×8 Pixel JPEG-codiert (kom­ primiert) zu sein. Dann dient ein Bitstrom-L/S-Steuerblock dazu, verschie­ denartige vor und nach dem Videosignal enthaltene Zusatzdaten dem codier­ ten Signal Da zuzuführen.First, the description is directed to JPEG based encoding. The digital video signal Da stored in the area A is converted into an 8 × 8 L / S (read / write) processing block 51 in a unit of 64 pixels in total with a matrix of eight pixels in one line and eight pixels in one Column read. The digital video signal Da is supplied to a DCT (discrete cosine transform) / inverse DCT processing block 52 . In block 52 , the signal Da is transformed by DCT and is separated into DC and AC components. The DCT-converted digital video signal Da is sent to a quantization / dequantization processing block 53 . In this block 53 , the signal Da is quantized by referring to the data stored in the quantization table 54 . The quantized data is sent to a Huffman coding / decoding processing block 55 . In block 55 , the quantized data is Huffman encoded by reference to the data stored in the Huffman table 56 . The Huffman encoded digital video signal Da is a compressed video signal of variable length. The resulting signal is written into an area B of the buffer memory 16 by the action of a bitstream L / S processing block 57 . The foregoing operation enables the digital video signal Da, which is an original image stored in the area A of the buffer memory, to be JPEG encoded (compressed) in each 8 × 8 pixel block. Then, a bit stream L / S control block is used to supply various additional data contained before and after the video signal to the coded signal Da.

Die vorangegangene Operation erlaubt die Speicherung des Originalbilds und des komprimierten Signals als das digitale Videosignal Da in den entspre­ chenden beiden Bereich A und B des Pufferspeichers 16. Somit wird, sogar nachdem das digitale Videosignal Da im vorangegangenen Reproduk­ tionsmodus JPEG-codiert ist, das JPEG-codierte digitale Videosignal Da von dem Ausgabestift 19 ausgegeben, ebenso wie das als das digitale Videosignal Da gespeicherte Originalbild bei dem Ausgabestift 19 ausgegeben werden kann. Wenn das Originalbild als ein analoges Signal gespeichert ist, kann es an dem Ausgabestift 18 ausgegeben werden.The foregoing operation allows the original image and the compressed signal to be stored as the digital video signal Da in the corresponding two areas A and B of the buffer memory 16 . Thus, even after the digital video signal Da is JPEG encoded in the previous reproduction mode, the JPEG encoded digital video signal Da is output from the output pen 19 , as well as the original image stored as the digital video signal Da can be output at the output pen 19 . If the original image is stored as an analog signal, it can be output on the output pen 18 .

Nun wird die Beschreibung auf den Betrieb des JPEG-basierten Decodierens gerichtet. Das digitale Videosignal Da, d. h. die in dem Bereich B gespei­ cherten JPEG-codierten Daten, wird durch einen in dem Mikrocontroller 14 gelegenen Bitstrom-L/S-Verarbeitungsblock gelesen. In diesem Block werden die Daten in ein Videosignal und Zusatzdaten getrennt. Das Videosignal wird Huffman-codiert bezüglich der Zusatzdaten durch die Wirkung eines Huffman-Codierungs-/Decodierungs-Verarbeitungsblocks 55 und dann dequanti­ siert durch einen Quantisierungs-/Dequantisierungs-Verarbeitungsblock 53. Des weiteren wird das dequantisierte Signal invers-DC-transformiert in einen DCT/IDCT-Verarbeitungsblock 52. Das resultierende Signal wird als das decodierte digitale Videosignal Da in dem Bereich A des Pufferspeichers 16 durch die Wirkung eines 8×8-Block-L/S-Verarbeitungsblocks 51 gespeichert.The description will now be directed to the operation of JPEG-based decoding. The digital video signal Da, ie the JPEG-coded data stored in area B, is read by a bit stream L / S processing block located in the microcontroller 14 . In this block, the data is separated into a video signal and additional data. The video signal is Huffman encoded with respect to the additional data by the action of a Huffman encoding / decoding processing block 55 and then dequantized by a quantization / dequantization processing block 53 . Furthermore, the dequantized signal is inversely DC transformed into a DCT / IDCT processing block 52 . The resulting signal is stored as the decoded digital video signal Da in the area A of the buffer memory 16 by the action of an 8 × 8 block L / S processing block 51 .

Wie die vorangegangene JPEG-Codierung erlaubt, nachdem das Bild JPEG- decodiert ist, die obige Operation die Speicherung des codierten Signals und des digitalen Videosignals Da des decodierten Bildes in den beiden Berei­ chen B und A des Pufferspeichers 16. Im Reproduktionsmodus können das JPEG-codierte digitale Videosignal Da und das JPEG-decodierte digitale Videosignal Da bei dem Ausgabestift 18 und dem Ausgabestift 19 ausgege­ ben werden.Like the previous JPEG encoding, after the picture is JPEG decoded, the above operation allows the encoded signal and the digital video signal Da of the decoded picture to be stored in the two areas B and A of the buffer memory 16 . In the reproduction mode, the JPEG-encoded digital video signal Da and the JPEG-decoded digital video signal Da can be output at the output pen 18 and the output pen 19 .

Gemäß der vorliegenden Erfindung ermöglicht es also bereits das Zugreifen auf den Pufferspeicher 16, ein Videosignal zu speichern und zu reproduzie­ ren, welches zu einem außerhalb des digitalen Kameragerätes verbundenen Monitor direkt auszugeben ist, oder das JPEG-codierte/decodierte Videosignal zu erzeugen und auszugeben.According to the present invention, it is thus already possible to access the buffer memory 16 to store and reproduce a video signal which is to be output directly to a monitor connected outside the digital camera device, or to generate and output the JPEG-encoded / decoded video signal.

Nun wird die Beschreibung auf das digitale Kameragerät gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf Fig. 8 gerichtet. Fig. 8 ist ein Blockschaltbild, welches einen Teil eines Aufbaus des digitalen Kameragerätes gemäß dem fünften Ausführungsbeispiel zeigt. Im besonderen zeigt Fig. 8 den Fluß des digitalen Videosignals Da, be­ züglich dessen die digitale Signalverarbeitung durchgeführt werden wird. In Fig. 8 bezeichnen Bezugszeichen 16 und 40 einen Pufferspeicher bzw. einen Speicher, deren innere Plätze gezeigt sind. Bezugszeichen 14 bezeichnet einen Mikrocontroller. Ein Teil der durch den Mikrocontroller durchzufüh­ renden Software-Verarbeitung wird beispielhaft gezeigt. Das digitale Kame­ ragerät dieses Ausführungsbeispiels ist so aufgebaut, daß wiederum der Speicher 40 zu dem digitalen Kameragerät des vierten Ausführungsbeispiels hinzugefügt wird. Die JPEG-Codierung/Decodierung entsprechend der Standbild-Verarbeitung und die Steuerung des Speichers 40 zum Speichern der codierten Daten werden auf der Software-Basis durch den Mikrocontrol­ ler 14 durchgeführt.The description will now be directed to the digital camera device according to the fifth embodiment of the present invention with reference to FIG. 8. Fig. 8 is a block diagram showing a part of a configuration of the digital camera apparatus according to the fifth embodiment. In particular, Fig. 8 shows the flow of the digital video signal Da, with respect to which the digital signal processing will be performed. In Fig. 8, reference numerals 16 and 40 denote a buffer memory and a memory, respectively, the inner places of which are shown. Numeral 14 denotes a microcontroller. Part of the software processing to be performed by the microcontroller is shown as an example. The digital camera device of this embodiment is constructed so that the memory 40 is added to the digital camera device of the fourth embodiment. The JPEG encoding / decoding corresponding to the still image processing and the control of the memory 40 for storing the encoded data are performed on the software basis by the microcontroller 14 .

Zuerst wird die Operation von der JPEG-Codierung zu der Speicherung der Daten nachfolgend beschrieben. First, the operation from JPEG encoding to storing the Data described below.  

Das in dem Bereich A des Pufferspeichers 16 gespeicherte digitale Videosi­ gnal wird in den Mikrocontroller 14 gelesen und dann einem JPEG-Codie­ rungs-/Decodierungs-Verarbeitungsblock 61 zugeführt. Dieser JPEG-Codie­ rungs-/Decodierungs-Verarbeitungsblock 61 ist so aufgebaut, den 8×8-Block- L/S-Verarbeitungsblock 51, den DCT/IDCT-Verarbeitungsblock 52, den Quantisierungs-/Dequantisierungs-Verarbeitungsblock 53, die Quantisierungs­ tabelle 54, den Huffman-Codierungs-/Decodierungs-Verarbeitungsblock 55, die Huffman-Tabelle 56 und den Bitstrom-L/S-Verarbeitungsblock 57, welche in dem Kameragerät des vierten Ausführungsbeispiels enthalten sind, als eine Software-Verarbeitung zu vereinigen. In der gleichen Operation wie oben wird das JPEG-codierte digitale Videosignal Da in den Bereich B des Pufferspeichers 16 geschrieben. Nach dem JPEG-Codierungsprozeß eines einzelnen Bildschirms und in Verbindung mit der Benutzerbedienung des Schalters SW, welcher auf der Steuerplatte 11 liegt, oder nach dem Ab­ schluß des JPEG-Codierungsprozesses arbeitet der Mikrocontroller 14 zum Lesen des in dem Bereich B des Pufferspeichers 16 gespeicherten JPEG- codierten digitalen Videosignals Da in den Speicher-L/S-Verarbeitungsblock 62. Der Speicher-L/S-Verarbeitungsblock 62 verwaltet den Speicher 40 im Zustand der Unterteilung des Speicherplatzes in vier Bereiche C, D, E und F, wie in Fig. 8 gezeigt. Das JPEG-codierte digitale Videosignal Da wird gesteuert, um in einem der Bereiche (hier Bereich C) durch den Block 62 gespeichert zu werden.The digital video signal stored in the area A of the buffer memory 16 is read into the microcontroller 14 and then supplied to a JPEG coding / decoding processing block 61 . This JPEG coding / decoding processing block 61 is constructed such as the 8 × 8 block L / S processing block 51 , the DCT / IDCT processing block 52 , the quantization / dequantization processing block 53 , the quantization table 54 , the Huffman coding / decoding processing block 55 , the Huffman table 56, and the bitstream L / S processing block 57 included in the camera device of the fourth embodiment as software processing. In the same operation as above, the JPEG encoded digital video signal Da is written in the area B of the buffer memory 16 . After the JPEG coding process of a single screen and in connection with the user operation of the switch SW, which is located on the control plate 11 , or after the conclusion of the JPEG coding process, the microcontroller 14 works to read the JPEG stored in the area B of the buffer memory 16 encoded digital video signal Da in the memory L / S processing block 62 . The memory L / S processing block 62 manages the memory 40 in the state of dividing the memory space into four areas C, D, E and F as shown in FIG. 8. The JPEG encoded digital video signal Da is controlled to be stored in one of the areas (here area C) by block 62 .

Als nächstes wird die Beschreibung auf die Operation der JPEG-Decodierung des Bildes zur Reproduktion gelenkt.Next, the description is given to the operation of JPEG decoding of the image directed to reproduction.

Wenn der Benutzer den Schalter SW, welcher sich auf der Steuerungsplatte 11 befindet, bedient, greift der Mikrocontroller 14 auf denjenigen Bereich (hier den Bereich C) zu, in welchem das digitale Videosignal Da für eines der in dem Speicher 40 gespeicherten Bilder gespeichert ist, und liest dann das digitale Videosignal Da in den Speicher-L/S-Verarbeitungsblock 62 ein. Dann wird das Signal Da sequentiell in den Bereich B des Pufferspeichers 16 eingelesen. Dieses JPEG-codierte digitale Videosignal Da wird wieder­ um durch den Mikrocontroller 14 gelesen und dann durch den JPEG-Codie­ rungs-/Decodierungs-Verarbeitungsblock 61 WEG-codiert. Das JPEG-codierte digitale Videosignal wird in den Bereich A des Pufferspeichers 16 geschrie­ ben. Bei der vorangegangenen Operation wird das codierte digitale Videosi­ gnal Da, wenn das Videosignal JPEG-codiert und in dem Speicher 40 gespeichert ist, temporär in dem Bereich B des Pufferspeichers 16 gespei­ chert. Wenn das Videosignal JPEG-codiert und reproduziert wird, wird das von dem Speicher 40 gelesene codierte digitale Videosignal Da temporär in dem Bereich B des Pufferspeichers 16 gespeichert.When the user operates the switch SW, which is located on the control plate 11 , the microcontroller 14 accesses the area (here area C) in which the digital video signal Da is stored for one of the images stored in the memory 40 , and then reads the digital video signal Da into the memory L / S processing block 62 . Then the signal Da is read sequentially into the area B of the buffer memory 16 . This JPEG encoded digital video signal Da is read again by the microcontroller 14 and then coded away by the JPEG encoding / decoding processing block 61 . The JPEG-encoded digital video signal is written into area A of the buffer memory 16 . In the foregoing operation, when the video signal is JPEG encoded and stored in the memory 40 , the encoded digital video signal Da is temporarily stored in the area B of the buffer memory 16 . When the video signal is JPEG encoded and reproduced, the encoded digital video signal Da read from the memory 40 is temporarily stored in the area B of the buffer memory 16 .

Gemäß der vorliegenden Erfindung muß nur auf einen einzigen Speicher für eine Reihe von Prozessen (z. B. JPEG-Codierung/Decodierung eines Bildes) zugegriffen werden. Dies bedeutet, daß ein komplizierter Prozeß vermieden werden kann, konkret, kein Zugriff zwischen zwei oder mehreren unter­ schiedlichen Speichertypen geschaltet werden muß, während gerade ein digitales Bild verarbeitet wird. Die digitalen Speichertypen umfassen einen DRAM, einen SDRAM, einen SRAM, einen Flash-Speicher, einen EEPROM und ähnliches, von denen jeder das entsprechende Zugriffssystem hat.According to the present invention, only a single memory for a series of processes (e.g. JPEG encoding / decoding an image) be accessed. This means that a complicated process is avoided can be, specifically, no access between two or more under different types of memory must be switched while watching a digital image is processed. The digital storage types include one DRAM, SDRAM, SRAM, flash memory, EEPROM and the like, each of which has the appropriate access system.

Die Beschreibung wird nun auf das digitale Kameragerät gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf Fig. 9 gerichtet. Fig. 9 ist ein Blockschaltbild, welches einen Teil eines Auf­ baus des digitalen Kamerageräts gemäß dem sechsten Ausführungsbeispiel zeigt, insbesondere den Fluß des zu verarbeitenden digitalen Videosignals Da. In Fig. 9 bezeichnet Bezugszeichen 16 einen Pufferspeicher. Bezu­ gszeichen 40 bezeichnet einen Speicher. Die inneren Speicherplätze dieser Speicher sind gezeigt. Bezugszeichen 14 bezeichnet einen Mikrocontroller. The description will now be directed to the digital camera device according to a sixth embodiment of the present invention with reference to FIG. 9. Fig. 9 is a block diagram showing a part of a construction of the digital camera apparatus according to the sixth embodiment, particularly the flow of the digital video signal Da to be processed. In Fig. 9, reference numeral 16 denotes a buffer memory. 40 denotes a memory. The inner memory locations of these memories are shown. Numeral 14 denotes a microcontroller.

Teile der in dem Mikrocontroller durchzuführenden Software-Verarbeitung werden beispielhaft gezeigt. Des weiteren bezeichnet Bezugszeichen 72 einen E/A-Stift. Bezugszeichen 73 bezeichnet einen Personal Computer (PC genannt). Das digitale Kameragerät dieses Ausführungsbeispiels ist so aufgebaut, daß es ein externes Gerät und einen externen I/F-Verarbeitungs­ block zum Durchführen einer Eingabe/Ausgabe von digitalen Daten, wie z. B. dem digitalen Videosignal in dem in dem vorangegangenen fünften Aus­ führungsbeispiel gezeigten Mikrocontroller, so daß die Kommunikation mit dem externen Gerät durch den E/A-Stift 19 auf der Software-Basis durch­ geführt wird.Parts of the software processing to be carried out in the microcontroller are shown by way of example. Furthermore, reference numeral 72 denotes an I / O pin. Numeral 73 denotes a personal computer (called a PC). The digital camera device of this embodiment is constructed so that it blocks an external device and an external I / F processing block for performing input / output of digital data such as. B. the digital video signal in the microcontroller shown in the previous fifth exemplary embodiment, so that the communication with the external device is performed by the I / O pin 19 on the software basis.

Zunächst wird die Beschreibung darauf gerichtet, wie das digitale Kamerage­ rät dieses Ausführungsbeispiels das digitale Videosignal Da zu dem PC 73 transferiert. Wenn die Kommunikation zwischen dem PC 73 und dem Mikrocontroller 14 aufgebaut ist und der PC 73 eine Aufforderung zur Ausgabe des in dem Speicher 40 gespeicherten JPEG-codierten digitalen Videosignals Da ausgibt, erfaßt der externe I/F-Verarbeitungsblock, welches der als das digitale Videosignal Da gespeicherten Bilder anzufordern ist. Anschließend greift der Speicher-L/S-Verarbeitungsblock auf einen Bereich (hier den Bereich C) des Speichers 40 zu, in welchem das angeforderte Bild steht, und transferiert dann das codierte digitale Videosignal Da zu dem Bereich B des Pufferspeichers 16. Wenn das von dem PC 73 angeforderte digitale Videosignal codiert ist, d. h. komprimierte Daten, gibt der externe I/F-Verarbeitungsblock 71 das in dem Bereich B gespeicherte codierte digitale Videosignal Da durch den Ausgabestift 72 an den PC 73. Wenn das von dem PC 73 angeforderte digitale Videosignal aus nichtkomprimierten Daten besteht, wird das in dem Bereich B JPEG-codierte digitale Videosi­ gnal Da wiederum aus dem Bereich B zu dem Mikrocontroller 14 gelesen. Der JPEG-Codierungs-/Decodierungs-Verarbeitungsblock 61 arbeitet zur Durchführung der JPEG-Codierungsoperation bezüglich des Signals Da und schreibt dann das decodierte Signal Da in den Bereich A des Pufferspeichers 16. Der externe I/F-Verarbeitungsblock 71 gibt dann das decodierte digitale Videosignal Da in dem Bereich A durch den E/A-Stift 72 an den PC 73 aus.First, the description will be directed to how the digital camera of this embodiment transfers the digital video signal Da to the PC 73 . When the communication between the PC 73 and the microcontroller 14 is established and the PC 73 issues a request to output the JPEG encoded digital video signal Da stored in the memory 40 , the external I / F processing block detects which one the digital video signal Since saved images must be requested. Then, the memory L / S processing block accesses an area (here, area C) of the memory 40 in which the requested image is located, and then transfers the encoded digital video signal Da to the area B of the buffer memory 16 . When the digital video signal requested by the PC 73 is encoded, that is, compressed data, the external I / F processing block 71 outputs the encoded digital video signal Da stored in the area B to the PC 73 through the output pen 72 . If the digital video signal requested by the PC 73 consists of uncompressed data, the digital video signal Da encoded in area B is in turn read from area B to the microcontroller 14 . The JPEG encoding / decoding processing block 61 operates to perform the JPEG encoding operation on the signal Da and then writes the decoded signal Da into the area A of the buffer memory 16 . The external I / F processing block 71 then outputs the decoded digital video signal Da in the area A through the I / O pin 72 to the PC 73 .

Wenn das von dem PC 73 angeforderte digitale Videosignal codierte Daten enthält, führt der JPEG-Codierungs-/Decodierungs-Verarbeitungsblock 61 die JPEG-Decodierungsoperation bezüglich der Daten durch. Anschließend werden die decodierten Daten im Reproduktionsmodus durch den Ausgabestift 18 zu dem externen Monitor ausgegeben, so daß der Benutzer prüfen kann, was abzubilden ist. Die vorangegangene Operation erlaubt es, daß jede Art von durch den PC 73 angeforderten digitalen Videosignalen Da von dem Mikrocontroller 14 ausgegeben werden kann, wenn das Signal Da codiert oder decodiert ist.When the digital video signal requested by the PC 73 contains encoded data, the JPEG encoding / decoding processing block 61 performs the JPEG decoding operation on the data. Then, the decoded data is output in the reproduction mode through the output pen 18 to the external monitor so that the user can check what is to be displayed. The foregoing operation allows any type of digital video signals Da requested by the PC 73 to be output from the microcontroller 14 when the signal Da is encoded or decoded.

Als nächstes wird die Beschreibung darauf gerichtet, wie das digitale Video­ signal Da von dem PC 73 zu dem digitalen Kameragerät dieses Ausfüh­ rungsbeispiels transferiert wird. Wenn die Kommunikation zwischen dem PC und dem Mikrocontroller 14 aufgebaut ist und der PC 73 den Mikro­ controller 14 auffordert, das digitale Videosignal Da zu senden, wird der externe I/F-Verarbeitungsblock freigegeben, um eine Eingabe von dem PC 73 zu empfangen. Das digitale Videosignal Da wird von dem PC 73 durch den E/A-Stift 72 dem Mikrocontroller 14 zugeführt. Der externe I/F-Ver­ arbeitungsblock 71 stellt fest, ob das digitale Videosignal Da codiert ist oder decodiert ist. Wenn es nicht codiert ist, wird das digitale Videosignal Da in den Bereich A des Pufferspeichers 16 geschrieben. Wenn es codiert ist, wird das codierte Signal Da in den Bereich B des Pufferspeichers 16 geschrieben. Das in dem Bereich A gespeicherte nichtkomprimierte digitale Videosignal Da wird in den Mikrocontroller 14 zurückgeschrieben. Der JPEG-Codierungs-/Decodierungs-Verarbeitungsblock 61 führt die JPEG-Codie­ rungsoperation bezüglich des Signals Da durch. Das codierte Signal Da wird in den Bereich B des Pufferspeichers 16 geschrieben. Das von dem PC 73 eingegebene digitale Videosignal Da wird also in dem Bereich B des Pufferspeichers 16 in dem codierten Format gespeichert, gleichgültig, ob das Signal Da codiert ist oder nicht. Das codierte digitale Videosignal Da wird in den von dem Benutzer festgelegten Bereich des Speichers 40 (hier Be­ reich C) durch den Speicher-L/S-Verarbeitungsblock geschrieben.Next, the description will be directed to how the digital video signal Da is transferred from the PC 73 to the digital camera device of this embodiment. When the communication between the PC and the microcontroller 14 is established and the PC 73 requests the micro controller 14 to send the digital video signal Da, the external I / F processing block is released to receive an input from the PC 73 . The digital video signal Da is supplied from the PC 73 through the I / O pin 72 to the microcontroller 14 . The external I / F processing block 71 determines whether the digital video signal Da is encoded or decoded. If it is not encoded, the digital video signal Da is written into the area A of the buffer memory 16 . When encoded, the encoded signal Da is written into area B of buffer memory 16 . The uncompressed digital video signal Da stored in area A is written back into the microcontroller 14 . The JPEG encoding / decoding processing block 61 performs the JPEG encoding operation on the signal Da. The coded signal Da is written into the area B of the buffer memory 16 . The digital video signal Da input from the PC 73 is thus stored in the area B of the buffer memory 16 in the encoded format, regardless of whether the signal Da is encoded or not. The encoded digital video signal Da is written into the user-specified area of the memory 40 (here, area C) by the memory L / S processing block.

Dieser Bereich kann durch Bedienen des Schalters SW, der sich auf der Steuerplatte 11 befindet, oder durch eine von dem PC 73 gegebene Anwei­ sung festgelegt werden. Wie die Operation des Ausgebens des digitalen Videosignals zu dem PC 73, wenn das von dem PC 73 gesendete digitale Videosignal codiert ist, führt der JPEG-Codierungs-/Decodierungs-Verarbei­ tungsblock 61 die JPEG-Decodierungsoperation bezüglich des Signals durch. Im Reproduktionsmodus kann das decodierte Signal durch den Ausgabestift 18 zu dem externen Monitor ausgegeben werden, so daß der Benutzer den Inhalt des von dem PC 73 eingegebenen Bildes prüfen kann.This area can be determined by operating the switch SW, which is located on the control plate 11 , or by an instruction given by the PC 73 . Like the operation of outputting the digital video signal to the PC 73 when the digital video signal sent from the PC 73 is encoded, the JPEG encoding / decoding processing block 61 performs the JPEG decoding operation on the signal. In the reproduction mode, the decoded signal can be output to the external monitor through the output pen 18 , so that the user can check the content of the image input from the PC 73 .

Die vorangegangene Operation erlaubt es dem von dem PC 73 eingegebenen digitalen Videosignal Da, in dem Speicher 40 gespeichert zu werden, gleich­ gültig, ob das Signal Da codiert ist oder nicht. Das digitale Kameragerät dieses sechsten Ausführungsbeispiels erlaubt es also, das digitale Videosignal Da jedes Formats zu und von dem externen Gerät, wie z. B. dem PC, zu transferieren, basierend auf der durch den Mikrocontroller 14 durchgeführten Software-Verarbeitung.The foregoing operation allows the digital video signal Da input from the PC 73 to be stored in the memory 40 regardless of whether the signal Da is encoded or not. The digital camera device of this sixth embodiment thus allows the digital video signal Da of any format to and from the external device such. B. the PC to transfer, based on the software processing performed by the microcontroller 14 .

Ein digitales Kameragerät gemäß eines siebten Ausführungsbeispiels der vorliegenden Erfindung wird mit Bezug auf die Fig. 10A, 10B, 11A und 11B beschrieben. Die Fig. 10A und 10B zeigen beispielhaft Speicherplatz des Pufferspeichers 16, welcher Teil eines Aufbaus des digitalen Kamerage­ räts gemäß diesem Ausführungsbeispiel ist. Die Fig. 11A und 11B zeigen jeden der Impuls-Zeitabläufe, auf die von dem Pufferspeicher 16 zugegriffen wird. Das siebte Ausführungsbeispiel betrifft die Adreßsteuerung des Puffer­ speichers 16, welche in dem vorangegangenen vierten Ausführungsbeispiel auszuführen ist. Im folgenden wird die Arbeitsweise des siebten Ausfüh­ rungsbeispiels beschrieben.A digital camera device according to a seventh embodiment of the present invention will be described with reference to FIGS. 10A, 10B, 11A and 11B. FIG. 10A and 10B show examples of storage of the buffer memory 16 which part of a structure of the digital Kamerage is Raets according to this embodiment. FIG. 11A and 11B show each of the pulse timings are accessed from the buffer memory 16. The seventh embodiment relates to the address control of the buffer memory 16 , which is to be carried out in the previous fourth embodiment. The operation of the seventh embodiment is described below.

Im Speicherungsmodus arbeitet der Speichercontroller 10, um auf den Pufferspeicher 16 zuzugreifen zum Lesen des durch die digitale Signalver­ arbeitungsschaltung 5 der Kamera erzeugten digitalen Videosignals Da. Anschließend wird das Signal Da in den Bereich A des Pufferspeichers 16 geschrieben. Wie in Fig. 10A gezeigt, wird das Signal Da normalerweise in eine Adresse des Bereichs A geschrieben, welche zweidimensional einem Punkt eines eigentlichen Bildes entspricht oder an einer Stelle ist, die dem eigentlichen zweidimensionalen Bild entspricht. Im Gegensatz dazu ist der Pufferspeicher 16 gemäß der vorliegenden Erfindung so aufgebaut, daß insgesamt 64 Pixel, bestehend aus acht Pixel in einer Zeile und acht Pixel in einer Spalte, als ein Block angesehen werden und die erste Zeile von acht Pixel und die zweite Zeile von acht Pixel seriell als eine einzige Zeile geschrieben werden. Die dritte und spätere Zeilen werden in ähnlicher Weise gesteuert. Als Ergebnis werden die Bilddaten, welche einem Block entsprechen, zu einem Ein-Zeilen-Datenblock gemacht, wie durch Bezugsz­ eichen 82 in Fig. 10B gezeigt ist.In the storage mode, the memory controller 10 operates to access the buffer memory 16 for reading the digital video signal Da generated by the digital signal processing circuit 5 of the camera. The signal Da is then written into area A of the buffer memory 16 . As shown in Fig. 10A, the signal Da is normally written in an address of the area A which two-dimensionally corresponds to a point of an actual image or is at a position which corresponds to the actual two-dimensional image. In contrast, the buffer memory 16 according to the present invention is constructed so that a total of 64 pixels consisting of eight pixels in one row and eight pixels in one column are regarded as one block and the first row of eight pixels and the second row of eight pixels can be written serially as a single line. The third and later lines are controlled in a similar manner. As a result, the image data corresponding to one block is made into a one-line data block, as shown by reference numeral 82 in Fig. 10B.

Dann, wenn die JPEG-Codierungsoperation gestartet wird, arbeitet der Mikrocontroller 14, um das digitale Videosignal Da Block für Block zu lesen. Ein Block besteht aus einer Matrix von insgesamt 64 Pixel mit acht Pixel in einer Zeile und acht Pixel in einer Spalte. Das gelesene digitale Videosignal Da wird durch die DCT-Transformation und die Huffman-Codie­ rung verarbeitet. Das verarbeitete Signal wird zu einem komprimierten Bitstrom gemacht. Der Bitstrom wird in den Bereich B des Pufferspeichers 16 geschrieben. Unter der Steuerung des Speichers wird das digitale Videosignal Da für jeden Block bestehend aus einer Matrix mit acht Pixel pro Zeile und acht Pixel pro Spalte in die seriellen Adressen geschrieben, die in einer Zeile des Pufferspeichers angeordnet sind. Der Mikrocontroller 14 kann also das digitale Videosignal Da unter der Steuerung des seriellen Zugriffs auf Zeilenadressen bei einer Spalte lesen.Then, when the JPEG encoding operation is started, the microcontroller 14 operates to read the digital video signal Da block by block. A block consists of a matrix of 64 pixels with eight pixels in one row and eight pixels in one column. The read digital video signal Da is processed by the DCT transformation and the Huffman coding. The processed signal is made into a compressed bit stream. The bit stream is written into area B of the buffer memory 16 . Under the control of the memory, the digital video signal Da is written for each block consisting of a matrix with eight pixels per line and eight pixels per column in the serial addresses which are arranged in one line of the buffer memory. The microcontroller 14 can therefore read the digital video signal Da under the control of the serial access to row addresses for a column.

Die Zeitgaben, zu denen auf den Speicher unter dieser Steuerung zugegriffen wird, werden mit Bezug auf die Fig. 11A und 11B beschrieben. Die Fig. 11A und 11B zeigen die Zugriffsoperation, die beim Datenlesen durchgeführt wird, wenn ein DRAM, einer der typischen bekannten Speicher, als Puffer­ speicher 16 benutzt wird. Fig. 11A zeigt die Zeitgaben, zu denen die unter der normalen Steuerung geschriebenen Daten gelesen werden. Fig. 11B zeigt die Zeitgaben, zu denen die unter der Steuerung dieser Erfindung geschriebenen Daten gelesen werden. In beiden Fällen wird auf den Puffer­ speicher 16 in einem Fast-Page-Modus zugegriffen, welcher einer der be­ kannten schnellen Modi für den DRAM ist.The timings at which the memory is accessed under this control will be described with reference to Figures 11A and 11B. Figs. 11A and 11B show the access operation, which is performed when reading data, when a DRAM, one of the typical prior art memory, is used as a buffer memory 16. Fig. 11A shows the timings at which the data written under the normal control is read. Fig. 11B shows the timings at which the data written under the control of this invention is read. In both cases, the buffer memory 16 is accessed in a fast page mode, which is one of the known fast modes for the DRAM.

Ein RAS (Row Address Strobe = Zeilenadreß-Hinweissignal) ist ein Impuls zum Auswählen einer Zeile, während ein CAS (Column Address Strobe = Spaltenadreß-Hinweissignal) ein Impuls zum Auswählen einer Spalte ist. Zur Vereinfachung der Beschreibung werden Steuerimpulse, wie z. B. eine Schreibfreigabe (WE) und eine Ausgabefreigabe (OE), in dieser Beschreibung weggelassen.A RAS (Row Address Strobe) is a pulse to select a row during a CAS (Column Address Strobe = Column address strobe) is a pulse for selecting a column. For Simplification of the description are control pulses such. Legs Write release (WE) and an output release (OE), in this description omitted.

Im folgenden wird zuerst eine Methode des Zugreifens auf den DRAM kurz beschrieben. Wenn eine Zeilenadresse (R) beim Anstieg des RAS ausge­ wählt wird und eine Spaltenadresse (C) beim Abfall des CAS ausgewählt wird, werden die Daten um eine verzögerte Zeit später an der ausgewählten Adresse ausgegeben. Bei dem Fast-Page-Modus ist es durch Auswählen der Zeilenadresse (R) und der Spaltenadresse (C) der Reihe nach möglich, auf die Daten in derselben Zeile zuzugreifen.In the following, a method of accessing the DRAM will first be brief described. If a row address (R) is out when the RAS increases is selected and a column address (C) is selected when the CAS falls the data will be delayed at the selected time  Address issued. In Fast Page mode, it is by selecting the Row address (R) and column address (C) possible in order access the data on the same line.

Wenn daher in Fig. 11A die Zeilenadresse (R) ausgewählt wird und dann die Spaltenadressen (C) ununterbrochen acht Mal ausgewählt werden, um acht Datenelemente auszugeben, ist es notwendig, die Zeilenadresse (R) und die Spaltenadresse (C) nochmals auszuwählen. Dagegen sind in Fig. 11B lediglich ein oder zwei Auswahlvorgänge der Zeilenadresse (R) für diesen Zweck gefordert (weil, da die Spaltengröße des Pufferspeichers 16 nicht notwendigerweise ein Vielfaches von 64 ist, die Zeilenadresse auf dem Verarbeitungsweg aktualisiert werden kann). Was hiernach gefordert ist, sind lediglich die seriellen Auswahlvorgänge der Spaltenadressen (C) zur Ausgabe der Daten für 64 Pixel. Dies kann die Zugriffszeit auf den Pufferspeicher 16 um eine Zeit T × 8 oder 7, wie in Fig. 11A gezeigt, verkürzen. Dies bedeutet, daß die ganze Verarbeitungszeit verkürzt wird um diese Verkürzungszeit × Zahl aller Blöcke × Lesezeiten × Schreibzeiten. Eigentlich ist die Adreßsteuerung des Speichercontrollers 10 so kompliziert gemacht, daß die Zugriffszeit auf der Seite des Speichercontrollers erhöht werden könnte. Jedoch wird die obige Steuerung durch die Hardware­ basierte Verarbeitung durchgeführt, so daß die Operation zum Erzeugen einer Adresse und die Ausgabe daher in nur meistens einem Systemtakt ermöglicht werden. Andererseits wird die Adreßsteuerung des Mikrocontrollers 14 durch die Software-basierte Verarbeitung durchgeführt. Diese Verarbeitung benötigt grundsätzlich eine um einige Male längere Verarbeitungszeit als die Hardware-basierte Verarbeitung. Die oben genannte Steuerung ist also wirksam genug, um die Zugriffszeit zu verkürzen.Therefore, in Fig. 11A, when the row address (R) is selected and then the column addresses (C) are continuously selected eight times to output eight data items, it is necessary to select the row address (R) and the column address (C) again. In contrast, only one or two selections of the row address (R) in Fig. 11B required for this purpose (because, since the column size of the buffer memory 16 is not necessarily a multiple of 64, the row address can be updated in the processing path). What is required hereafter are only the serial selection processes of the column addresses (C) for outputting the data for 64 pixels. This can shorten the access time to the buffer memory 16 by a time T × 8 or 7 as shown in FIG. 11A. This means that the entire processing time is shortened by this shortening time × number of all blocks × read times × write times. The address control of the memory controller 10 is actually made so complicated that the access time on the side of the memory controller could be increased. However, the above control is performed by the hardware-based processing, so the operation for generating an address and output are therefore only possible in one system clock most of the time. On the other hand, the address control of the microcontroller 14 is carried out by the software-based processing. This processing generally requires a processing time that is several times longer than that of hardware-based processing. The control mentioned above is therefore effective enough to shorten the access time.

Die Signalverarbeitung der vorliegenden Erfindung ist in dem Ablaufdia­ gramm der Fig. 12 gezeigt.The signal processing of the present invention is shown in the flow diagram of FIG. 12.

Claims (10)

1. Digitales Kameragerät, aufweisend:
bildgebende Einrichtungen (1, 2, 3) zur photoelektrischen Umwandlung eines optischen Bildes in ein elektrisches Videosignal;
erste digitale Signalverarbeitungseinrichtungen (4, 5) zur Analog-Digital- Umsetzung des Videosignals der bildgebenden Einrichtungen in ein digitales Signal und zum Durchführen einer digitalen Signalverarbeitung bezüglich des digitalen Signals zum Erzeugen von digitalen Bilddaten;
einen ersten Speicher (16) zum Speichern der digitalen Bilddaten;
Steuerungseinrichtungen (10) zum Speichern der in den ersten digitalen Signalverarbeitungseinrichtungen erzeugten digitalen Bilddaten in dem ersten Speicher durch eine erste Zugriffsoperation und zum Transferie­ ren der in dem ersten Speicher gespeicherten digitalen Bilddaten zu den ersten digitalen Signalverarbeitungseinrichtungen;
einen Mikrocontroller (14) zum Durchführen einer zweiten digitalen Signalverarbeitung bezüglich der in dem ersten Speicher gespeicherten digitalen Bilddaten auf der Software-Basis durch einen zweiten Zugriff;
Einrichtungen (15) zum Umschalten des ersten Zugriffs auf den zweiten Zugriff oder umgekehrt, und
wobei die ersten digitalen Signalverarbeitungseinrichtungen und der Mikrocontroller sich einen Speicherplatz des ersten Speichers teilen und die digitale Signalverarbeitung bezüglich der in dem ersten Speicher gespeicherten digitalen Bilddaten durchgeführt wird. 1. A digital camera device, comprising:
imaging devices ( 1 , 2 , 3 ) for photoelectrically converting an optical image into an electrical video signal;
first digital signal processing devices ( 4 , 5 ) for analog-digital conversion of the video signal of the imaging devices into a digital signal and for carrying out digital signal processing with respect to the digital signal for generating digital image data;
a first memory ( 16 ) for storing the digital image data;
Control means ( 10 ) for storing the digital image data generated in the first digital signal processing means in the first memory by a first access operation and for transferring the digital image data stored in the first memory to the first digital signal processing means;
a microcontroller ( 14 ) for performing second digital signal processing on the software-based digital image data stored in the first memory by a second access;
Means ( 15 ) for switching the first access to the second access or vice versa, and
wherein the first digital signal processing devices and the microcontroller share a memory location of the first memory and the digital signal processing is carried out with respect to the digital image data stored in the first memory. 2. Digitales Kameragerät nach Anspruch 1, das weiter einen zweiten Speicher (40) zum Steuern des Mikrocontrollers aufweist und wobei durch einen dritten Zugriff die digitalen Bilddaten zwischen den ersten und zweiten Speichern transferiert werden oder die durch den Mikro­ controller erzeugten digitalen Bilddaten zwischen den ersten und zweiten Speichern transferiert werden.2. Digital camera device according to claim 1, further comprising a second memory ( 40 ) for controlling the microcontroller and wherein the digital image data between the first and second memories are transferred by a third access or the digital image data generated by the micro controller between the first and second memories can be transferred. 3. Digitales Kameragerät nach Anspruch 2, wobei der zweite Speicher zum Steuern des Mikrocontrollers aus einem EEPROM oder einem Flash- Speicher besteht, welcher den Inhalt der dort gespeicherten digitalen Bilddaten halten kann, wenn eine Energieversorgung des digitalen Kamerageräts unterbrochen ist.3. Digital camera device according to claim 2, wherein the second memory for Controlling the microcontroller from an EEPROM or a flash Memory exists, which contains the content of the digital stored there Image data can hold when the digital power supply Camera device is interrupted. 4. Digitales Kameragerät nach Anspruch 2, bei dem der Mikrocontroller einen Steckverbinder vorsieht, um dem digitalen Kameragerät zu erlau­ ben, mit einer externen Vorrichtung verbunden zu werden, und vierte Zugriffseinrichtungen vorsieht, um den Transfer der digitalen Bilddaten und der anderen digitalen Daten zwischen der externen Vorrichtung und dem ersten Speicher durch den Steckverbinder zu ermöglichen.4. Digital camera device according to claim 2, wherein the microcontroller provides a connector to allow the digital camera device ben to be connected to an external device, and fourth Access devices provides for the transfer of digital image data and the other digital data between the external device and to enable the first memory through the connector. 5. Digitales Kameragerät nach Anspruch 4, bei dem im Falle, daß die digitalen Bilddaten und die anderen digitalen Daten von der externen Vorrichtung in den ersten Speicher eingegeben werden, die vierten Zugriffseinrichtungen die Daten in den der Zusammensetzung der Daten entsprechenden Speicherstellen des ersten Speichers speichert.5. Digital camera device according to claim 4, in which in the event that the digital image data and the other digital data from the external Device entered in the first memory, the fourth Access devices the data in the composition of the data stores the corresponding memory locations of the first memory. 6. Digitales Kameragerät nach Anspruch 1, bei dem im Falle, daß der erste Speicher die von den zweiten digitalen Signalverarbeitungseinrich­ tungen erzeugten Daten speichert, der erste Speicher die Daten an einer von derjenigen Speicherstelle des ersten Speichers, wo die von den ersten digitalen Signalverarbeitungseinrichtungen erzeugten digitalen Daten gespeichert sind, verschiedene Speicherstellen des ersten Speichers speichert.6. Digital camera device according to claim 1, in which in the event that the first memory that of the second digital signal processing device data generated, the first memory stores the data on a  from the memory location of the first memory where that of the first digital signal processing devices generated digital Data are stored, different storage locations of the first memory saves. 7. Digitales Kameragerät nach Anspruch 6, bei dem der Mikrocontroller einen Steckverbinder vorsieht, um dem digitalen Kameragerät zu erlau­ ben, mit einem externen Gerät verbunden zu werden, und vierte Zu­ griffseinrichtungen vorsieht, um den Transfer der digitalen Bilddaten und der anderen digitalen Daten zwischen dem externen Gerät und dem ersten Speicher durch den Steckverbinder zu ermöglichen.7. A digital camera device according to claim 6, wherein the microcontroller provides a connector to allow the digital camera device to connect to an external device and fourth to handle devices provides for the transfer of digital image data and the other digital data between the external device and the to enable the first memory through the connector. 8. Digitales Kameragerät nach Anspruch 7, bei dem im Falle, daß die digitalen Bilddaten und die anderen digitalen Daten von dem externen Gerät in den ersten Speicher eingegeben werden, die vierten Zugriffs­ einrichtungen die Daten in der der Zusammensetzung der Daten ent­ sprechenden Speicherstelle des ersten Speichers speichert.8. Digital camera device according to claim 7, in which in the event that the digital image data and the other digital data from the external Device entered in the first memory, the fourth access establish the data in the composition of the data speaking memory location of the first memory stores. 9. Digitales Kameragerät nach Anspruch 1, bei dem eine Adresse der in dem ersten Speicher gespeicherten digitalen Bilddaten auf der Basis der von dem Mikrocontroller durchgeführten Adreßsteuerung festgelegt wird.9. A digital camera device according to claim 1, wherein an address of the in digital image data stored in the first memory on the basis of the address control performed by the microcontroller. 10. Verfahren zur Verarbeitung eines Kamerasignals, welches die folgenden Schritte aufweist:
photoelektrisches Umwandeln eines Lichtsignals in ein elektrisches Signal;
Durchführen einer Analog-Digital-Umsetzung bezüglich des bei dem Schritt der photoelektrischen Umwandeln erzeugten elektrischen Signals;
Durchführen auf einer Hardware-Basis einer digitalen Signalbearbeitung eines bei dem Schritt der Analog-Digital-Umsetzung ausgegebenen digitalen Signals zur Erzeugung eines digitalen Videosignals und eines ersten Zugriffs auf Speichervorrichtungen, wie einen Speicher;
Durchführen auf einer Software-Basis eines zweiten Zugriffs auf die Speichervorrichtungen zur Durchführung einer digitalen Signalbearbei­ tung;
Schalten eines Zugriffsrechts zwischen den ersten und zweiten Zugriffen; Durchführen einer Digital-Analog-Umsetzung bezüglich des auf der Hardware- und Software-Basis behandelten digitalen Videosignals; und
wobei die digitale Signalbearbeitung für das in den Speichervorrichtun­ gen gespeicherte digitale Videosignal ausgeführt wird durch mehrfache Zugriffe zur Erzeugung eines Videosignals.10. A method for processing a camera signal, which has the following steps:
photoelectrically converting a light signal into an electrical signal;
Performing analog-digital conversion on the electrical signal generated in the photoelectric conversion step;
Performing, on a hardware basis, digital signal processing of a digital signal output in the analog-to-digital conversion step to generate a digital video signal and first accessing storage devices such as a memory;
Performing, on a software basis, a second access to the storage devices to perform digital signal processing;
Switching an access right between the first and second accesses; Performing a digital-to-analog conversion on the hardware and software based digital video signal; and
wherein the digital signal processing for the digital video signal stored in the storage devices is carried out by multiple accesses to generate a video signal.
DE1996115571 1995-04-19 1996-04-19 Digital camera device Expired - Fee Related DE19615571C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9337495A JPH08289207A (en) 1995-04-19 1995-04-19 Digital camera

Publications (2)

Publication Number Publication Date
DE19615571A1 true DE19615571A1 (en) 1996-10-24
DE19615571C2 DE19615571C2 (en) 1997-11-27

Family

ID=14080538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996115571 Expired - Fee Related DE19615571C2 (en) 1995-04-19 1996-04-19 Digital camera device

Country Status (2)

Country Link
JP (1) JPH08289207A (en)
DE (1) DE19615571C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013071273A1 (en) * 2011-11-11 2013-05-16 Qualcomm Incorporated Method and apparatus for tightly coupled, low power image processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05103266A (en) * 1991-10-04 1993-04-23 Nec Corp Tv camera device
JPH06284424A (en) * 1993-03-25 1994-10-07 Kyocera Corp Simple supervisory equipment employing digital electronic camera
JPH06311137A (en) * 1993-04-21 1994-11-04 Fujitsu General Ltd Radio equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05103266A (en) * 1991-10-04 1993-04-23 Nec Corp Tv camera device
JPH06284424A (en) * 1993-03-25 1994-10-07 Kyocera Corp Simple supervisory equipment employing digital electronic camera
JPH06311137A (en) * 1993-04-21 1994-11-04 Fujitsu General Ltd Radio equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013071273A1 (en) * 2011-11-11 2013-05-16 Qualcomm Incorporated Method and apparatus for tightly coupled, low power image processing
US9001267B2 (en) 2011-11-11 2015-04-07 Qualcomm Incorporated Method and apparatus for tightly coupled, low power image processing

Also Published As

Publication number Publication date
DE19615571C2 (en) 1997-11-27
JPH08289207A (en) 1996-11-01

Similar Documents

Publication Publication Date Title
DE69126909T2 (en) Video signal display device
DE69320152T2 (en) Decoder and method for digital compressed television signal using a common memory for decoding and 2/3 conversion
DE69026739T2 (en) Signal processing device
DE60103965T2 (en) Updating raster images in a display device with a frame buffer
DE68923472T2 (en) Electronic still camera with the ability to select a recording medium.
KR100254525B1 (en) Apparatus and method for creating film-like video
DE69625954T2 (en) Still camera
DE69526025T2 (en) Signal processor for coding and decoding
DE102004063847B4 (en) Circuit arrangement for DMA image data processing and camera interface
DE69322532T2 (en) Digital processing unit for video editing
DE3114923C2 (en) Video output processor for a computer graphics system
DE3010990A1 (en) DIGITAL STILL IMAGE STORAGE SYSTEM
DE10331292B3 (en) Apparatus and method for interfacing an image sensor and an image processor
DE10322884B4 (en) Camera-based presentation system
DE69129730T2 (en) Device for processing image data
DE3751999T2 (en) SAVING IMAGES USING SEPARATELY SCANNED BROADBAND AND NARROWBAND VARIABLES
DE69625858T2 (en) Loopback video preview for a computer display
DE3114925C2 (en)
DE69703046T2 (en) MOTION VIDEO PROCESSING CIRCUIT FOR RECORDING, PLAYING BACK AND PROCESSING DIGITAL MOTION VIDEO INFORMATION WITH A COMPUTER
DE69520845T2 (en) Video processing apparatus and method
DE4401339C2 (en) Storage system for processing digital video signals
DE3486243T2 (en) Electronic single image memory with quick sorting and method for its operation.
DE19615571C2 (en) Digital camera device
DE69411859T2 (en) Digital memory for a display system with spatial light modulator
DE3689331T2 (en) Transformation circuit for raster operations.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee