DE19503596C2 - Datenausgabepuffer einer Halbleiterspeichervorrichtung - Google Patents
Datenausgabepuffer einer HalbleiterspeichervorrichtungInfo
- Publication number
- DE19503596C2 DE19503596C2 DE19503596A DE19503596A DE19503596C2 DE 19503596 C2 DE19503596 C2 DE 19503596C2 DE 19503596 A DE19503596 A DE 19503596A DE 19503596 A DE19503596 A DE 19503596A DE 19503596 C2 DE19503596 C2 DE 19503596C2
- Authority
- DE
- Germany
- Prior art keywords
- data output
- power
- phi
- buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
- H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf
einen Datenausgabepuffer einer Halbleiterspeichervorrichtung, der
ein mit fester Periode arbeitendes Taktsignal von Außen benutzt.
Da eine Halbleiterspeichervorrichtung wie etwa ein DRAM (Dynamic Random
Access Memory, dynamischer Speicher mit wahlfreiem Zugriff) ein Zeilenadress-
Freigabesignal RAS (row address strobe signal) von außerhalb des Chips erhält, ist
es möglich, eine Datenauslese- oder eine Datenschreiboperation der Speichervor
richtung durchzuführen. Nachdem das Zeilenadress-Freigabesignal RAS aktiviert
worden und eine vorbestimmte Zeit verstrichen ist, und falls ein Spaltenadress-
Freigabesignal CAS angelegt wird, ist nämlich die Zeit konstant, zu der die Daten
vom Chip nach Außen abgegeben werden.
Fig. 1 zeigt einen Datenausgabepuffer einer bekannten Halbleiterspeichervor
richtung. Die in Fig. 1 gezeigte Halbleiterspeichervorrichtung schließt einen Inverter
35 zum Empfang eines Taktsignals CLK von außerhalb des Chips, einen Inverter 40
zum Invertieren des Ausgabesignals des Inverters 35 und Übertragungsgatter 5 und
55 ein, die von den Ausgabesignalen der Inverter 35 und 40 gesteuert werden. Die
Daten DO und DO werden von einem (nicht gezeigten) Abtastverstärker in die
Übertragungsgatter 5 und 55 eingegeben. Jedes der Ausgabesignale der Über
tragungsgatter 5 und 55 eines Dateneingabeteils 90 wird temporär in Zwischen
speichern 85 und 97 zwischengespeichert und dann an die Treiber 95 bzw. 100 der
Daten DO bzw. DO übergeben. Ein Pull-up-Transistor 25 des Treibers 95 von DO
benutzt eine innerhalb der Halbleiterspeichervorrichtung angehobene Boost-
Spannung VPP als Versorgungsspannung, so daß ein Pull-up-Transistor 30 für die
Datenausgabe durch Anheben des Potentials an seiner Gate-Elektrode ermöglicht,
daß die Versorgungsspannung VCC am Datenausgabeknoten N1 ausreichend stark
anliegt.
Fig. 2 ist ein Zeitdiagramm entsprechend Fig. 1. In Fig. 2 werden die von außerhalb
vorgegebene Systemtaktimpulse nacheinander erzeugt. Nachdem das Spalten
adress-Freigabesignal CAS aktiviert ist, wird ein zweiter Taktsignalimpuls von einem
logischen "niedrig"-Zustand in einen logischen "hoch"-Zustand gebracht, und ein
Datenausgabepuffer-Freigabesignal TRST wird so auf einen logischen "hoch"-
Zustand gebracht. Damit werden erste Daten ausgegeben und der Datenaus
gabepuffer wird so freigegeben. Da die zur Freigabe des Datenausgabepuffer-
Freigabesignals TRST benötigte Zeit verzögert ist, entsteht in diesem Fall eine
Verzögerungszeit bis der Datenausgabepuffer freigegeben wird, so daß die
Geschwindigkeit einer Datenausgabeoperation niedrig wird. Da das Datenaus
gabepuffer-Freigabesignal TRST im logischen "hoch"-Zustand gehalten wird,
entsprechen die dem zweiten Datum folgenden Daten den auf das vierte Taktsignal
folgenden Taktsignalen und werden dann erzeugt.
Falls in der in Fig. 1 gezeigten Halbleiterspeichervorrichtung das Datenaus
gabepuffer-Freigabesignal TRST verändert wird, sollte diese Veränderung die
Ausgabeoperation der gültigen Daten beeinflussen.
Bei der in Synchronisation mit dem Systemtaktsignal arbeitenden Halbleiterspeicher
vorrichtung mit von außen vorgegebenen fester Periode ist der Zeitpunkt zur
Freigabe des Datenausgabepuffers wichtig, um die gültigen Daten vom Datenaus
gabepuffer richtig auszugeben. Ferner wird in einem System, das entsprechend der
Frequenz des Systemtaktsignals arbeitet, die Periode des Taktsignals entsprechend
dieser Frequenz verändert, um hierdurch das Datenausgabepuffer-Freigabesignal
TRST freizugeben.
Aus der EP-A-0 532 373 ist ein Datenausgabepuffer bekannt, der weitestgehend
dem in Fig. 1 dargestellten Ausführungsbeispiel entspricht.
Aus der Patentschrift US-5,058,066 ist ein Datenausgabepuffer bekannt, bei dem
das Datenausgabepuffer-Freigabesignal TRST selbst als Taktsignal für das
Zwischenspeichern der auszugebenenen Daten dient.
Es ist daher Aufgabe der vorliegenden Erfindung einen Datenausgabepuffer einer Halbleiterspeichervorrichtung
anzugeben, der geeignet ist, eine Ausgabe von ungültigen Daten zu verhindern und
gleichzeitig einen stabilen Betrieb bei hoher Betriebsgeschwindigkeit gewährleistet.
Diese Aufgabe wird erfindungsgemäß durch einen Datenausgabepuffer einer Halbleiterspeichervorrichtung
gelöst, die in Antwort auf ein von außen vorgegebenes Taktsignal arbeitet,
enthaltend: einen Datenzwischenspeicher zum Zwischenspeichern von Daten in
Synchronisation mit dem Taktsignal; eine mit dem Ausgang des Datenzwischen
speichers zum Empfang von Daten gekoppelte Datenausgabetreibervorrichtung zur
Datenausgabe in Antwort auf ein Steuersignal; und eine Ausgabeeinrichtung zum
Ausgeben der Daten von der Datenausgabetreibervorrichtung, die mit der
Datenausgabetreibervorrichtung gekoppelt ist, wobei der Datenausgabepuffer der Halbleiterspeichervor
richtung eine Zwischenspeichersteuereinrichtung zum Zwischenspeichern eines
Steuersignals in Synchronisation mit dem Taktsignal und zum Ausgeben des
Datenausgabetreiber-Steuersignals enthält, und daß das Datenausgabetreiber-
Steuersignal der Datenausgabetreibervorrichtung als Steuersignal für die Datenaus
gabe zugeführt wird.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der beigefügten
Zeichnungen näher erklärt. Es zeigen:
Fig. 1 einen Datenausgabepuffer einer bekannten Halbleiterspeichervorrichtung;
Fig. 2 ein Zeitdiagramm entsprechend Fig. 1;
Fig. 3 einen Datenausgabepuffer einer Halbleiterspeichervorrichtung nach der
vorliegenden Erfindung; und
Fig. 4 ein Zeitdiagramm entsprechend Fig. 3.
In der folgenden Beschreibung werden in den Fällen, in denen Komponenten eines
Datenausgabepuffers der vorliegenden Erfindung dieselben sind wie die eines
Datenausgabepuffers der konventionellen Bauweise, die Bezugszeichen der
vorliegenden Erfindung in derselben Weise benutzt, wie bei der vorstehenden
Beschreibung der bekannten Halbleiterspeichervorrichtung.
Fig. 3 zeigt einen Datenausgabepuffer einer Halbleiterspeichervorrichtung nach der
vorliegenden Erfindung. Die Halbleiterspeichervorrichtung hat einen Inverter 105 zur
Eingabe eines von außen vorgegebenen Taktsignals CLK, einen Inverter 40 zum
Invertieren des Ausgabesignals des Inverters 105, und Übergabegatter 5 und 55,
die durch die Ausgabesignale der Inverter 105 bzw. 40 gesteuert werden. Die
Daten DO und DO werden in die Übergabegatter 5 und 55 von einem (nicht
gezeigten) Abtastverstärker eingegeben. Jedes der Ausgabesignale der Über
gabegatter 5 und 55 des Dateneingabeteils 90 wird temporär in den Zwischen
speichern 85 bzw. 97 zwischengespeichert, und dann an die Treiber 95 bzw. 100
der Daten DO und DO übergeben. Die Daten werden hierbei in Synchronisation mit
dem von außerhalb vorgegebenen Taktsignal CLK in den Zwischenspeichern 85 und
97 zwischengespeichert. Nach Verstreichen einer vorbestimmten Verzögerungszeit
werden die gespeicherten Daten an die Treiber 95 und 100 übergeben. Ein Pull-up-
Transistor 25 des Treibers 95 des Datums DO benutzt als Versorgungsspannung
eine (innerhalb der Halbleiterspeichervorrichtung) erhöhte Spannung VPP, so daß
ein Pull-up-Transistor 30 für die Datenausgabe durch Anheben des Potentials an
seiner Gate-Elektrode ermöglicht, daß die Versorgungsspannung VCC am Datenaus
gabeknoten N1 ausreichend stark anliegt. Solche Datenausgabetreiber 95 und 100
empfangen die Ausgabesignale von den Zwischenspeichern 85 und 97, und treiben
die Ausgabesignale [am Knoten N2] in Antwort auf ein bereitgestelltes Steuersignal.
Der in Fig. 3 gezeigte Datenausgabepuffer empfängt ein Datenausgabepuffer-
Freigabesignal TRST, das in Synchronisation mit dem von außerhalb vorgegebenen
Taktsignal CLK erzeugt wird. Ferner enthält der Datenausgabepuffer ein Über
gabegatter 120, das ein von den Ausgabesignalen der Inverter 105 und 40 gesteu
ertes Datenausgabepuffer-Freigabesignal-Eingabeteil ist, Inverter 130 und 135 zum
Zwischenspeichern des Ausgabesignals des Übergabegatters 120, und eine
Zwischenspeichersteuereinrichtung 145, die aus einem PMOS-Transistor 125
besteht, an dessen Source-Anschluß die Versorgungsspannung VCC und an dessen
Gate-Anschluß eine Einschaltspannung VCCH angelegt ist.
Der Datenausgabepuffer einer in Fig. 3 gezeigten Halbleiterspeichervorrichtung wird
mit Bezug auf das Zeitablaufdiagramm in Fig. 4 anschließend im Detail erläutert.
Nach Aktivierung eines Spaltenadress-Freigabesignals CAS und nach Verstreichen
einer vorbestimmten. Zeit werden die gültigen Daten DO und DO in die Über
gabegatter 5 und 55 des Dateneingabeteils 90 eingegeben. Das Taktsignal CLK
wird im logischen "hoch"-Zustand eingegeben, und die Übergabegatter 5 und 55
sind deshalb eingeschaltet. Dadurch werden die Ausgabesignale der Über
gabegatter 5 und 55 temporär in den Zwischenspeichern 85 und 97 zwischenge
speichert, und werden dann an die NAND-Gatter 20, 45 und 70 der Treiber 95 und
100 der Daten DO und DO übergeben.
Mittlerweile wird die an den Gate-Anschluß des PMOS-Transistors 125 der
Zwischenspeichersteuereinrichtung 145 angelegte Einschaltspannung VCCH in
einer Anfangsoperation im logischen "niedrig"-Zustand gehalten. Dadurch ist der
PMOS-Transistor 125 eingeschaltet und das Potential am Knoten N2 ist deshalb im
logischen "niedrig"-Zustand, so daß die Treiber 95 und 100 der Daten DO und DO
sich im inaktiven Zustand der Anfangsoperation befinden. Nach Beginn der
Operation und nach Verstreichen einer Zeit wird die Einschaltspannung VCCH in
den logischen "hoch"-Zustand gebracht, und dadurch wird der PMOS-Transistor
125 abgeschaltet. Das Potential am Knoten N2 wird hierdurch in Antwort auf das
Datenausgabepuffer-Freigabesignal TRST gesetzt.
Wie in Fig. 4 gezeigt, wird das Datenausgabepuffer-Freigabesignal TRST in Syn
chronisation mit der abfallenden Flanke des ersten Taktimpulses in den logischen
"hoch"-Zustand gebracht, nachdem das Spaltenadress-Freigabesignal CAS aktiviert
wurde. Nach Aktivierung des Spaltenadress-Freigabesignals CAS und nach dem
Wechsel des zweiten Taktimpulses vom logischen "niedrig"-Zustand in den
logischen "hoch"-Zustand wird das Übergabegatter 120 eingeschaltet, und
gleichzeitig wird das Datenausgabepuffer-Freigabesignal TRST temporär in der
Zwischenspeichersteuereinrichtung 145 gespeichert. Danach wird das am Knoten
N2 anliegende Signal im logischen "hoch"-Zustand gehalten. Das Datenaus
gabepuffer-Freigabesignal TRST wird von dem Taktimpuls synchronisiert und
gehalten, der dem Taktimpuls vorangeht, welcher die Daten entsprechend der
Taktfrequenz holt.
Deshalb ist der Knoten N2 mit einem Eingang von jedem der NAND-Gatter 20, 45
und 70 verbunden, und die Treiber 95 und 100 der Daten DO und DO werden so
betrieben, daß gültige Daten ausgegeben werden.
Wie in Fig. 3 und Fig. 4 gezeigt, wechselt gemäß der vorliegenden Erfindung das
Datenausgabepuffer-Freigabesignal TRST zum logischen "hoch"-Zustand, wenn
der zweite Taktimpuls vom logischen "niedrig"-Zustand zum logischen "hoch"-
Zustand wechselt. Das auf den logischen "hoch"-Zustand gesetzte Daten
ausgabepuffer-Freigabesignal TRST wird an das Übergabegatter 120 des
Datenausgabepuffers übergeben. Wie in Fig. 4 gezeigt, wird das Übergabegatter
120 eingeschaltet, wenn der dritte Taktimpuls vom logischen "niedrig"-Zustand
zum logischen "hoch"-Zustand wechselt. Dadurch wird das Datenausgabepuffer-
Freigabesignal TRST durch die Zwischenspeichersteuereinrichtung 145 von Fig.
3 zwischengespeichert, und zur selben Zeit werden die wirksamen Daten
ausgegeben. So ist die Geschwindigkeit der Datenausgabeoperation des Datenaus
gabepuffers nach der vorliegenden Erfindung höher als die eines konventionellen
Datenausgabepuffers.
Im Datenausgabepuffer der Halbleiterspeichervorrichtung nach der vorliegenden
Erfindung wird der Zeitpunkt, zu dem der Knoten N2 in den logischen "hoch"-
Zustand gebracht wird, präzise auf den Zeitpunkt gesetzt, zu dem die Daten
ausgegeben werden. Im Ergebnis wird verhindert, daß ungültige Daten ausgegeben
werden, und besonders wird die Komponente tSAC, d. h. die Zeitspanne, bis die
wirksamen Daten nach dem Taktimpuls erzeugt werden, erfüllt, wobei die
Komponente tSAC für die Speichervorrichtungen bedeutsam ist, die in Syn
chronisation mit einem Takt fester Periode betrieben werden.
Durch Synchronisation der gültigen Daten DO und DO und des Datenausgabepuffer-
Freigabesignals TRST mit demselben Takt CLK ist es möglich, daß verhindert wird,
daß ungültige Daten ausgegeben werden. Selbst wenn das Datenausgabepuffer-
Freigabesignal TRST vom logischen "hoch"-Zustand in den logischen "niedrig"-
Zustand im logischen Intervall zwischen dem dritten und, vierten Takt wechselt,
kann der Takt CLK das Übergabegatter 120 in Fig. 3 im Intervall des logischen
"niedrig"-Zustands nicht einschalten. Deshalb ändert sich der zuvor zwischenge
speicherte logische "hoch"-Zustand am Knoten N2 nicht und hat deshalb keinen
Einfluß auf die Ausgabe der gültigen Daten.
Es ist in dem Datenausgabepuffer einer Halbleiterspeichervorrichtung nach der vorliegenden Erfindung möglich
zu verhindern, daß ungültige Daten ausgegeben werden. Es wird ermöglicht, die
Betriebsgeschwindigkeit der Halbleiterspeichervorrichtung zu verbessern, mit der
Wirkung, daß ein stabiler Betrieb gewährleistet werden kann.
Claims (17)
1. Datenausgabepuffer einer Halbleiterspeichervorrichtung, die in Antwort auf ein von außen vorgegebenes
Taktsignal (CLK) arbeitet,
enthaltend:
einen Datenzwischenspeicher (85, 97) zum Zwischenspeichern von Daten (DO und DO) in Synchronisation mit dem Taktsignal (CLK);
eine mit dem Ausgang des Datenzwischenspeichers (85, 97) zum Empfang von Daten gekoppelte Datenausgabetreibervorrichtung (95, 100) zur Datenausgabe in Antwort auf ein Steuersignal; und
eine Ausgabeeinrichtung (30, 80) zum Ausgeben der Daten von der Datenaus gabetreibervorrichtung (95, 100), die mit der Datenausgabetreibervorrichtung (95, 100) gekoppelt ist,
dadurch gekennzeichnet, daß der Datenausgabepuffer der Halbleiterspeichervorrichtung eine Zwischen speichersteuereinrichtung (145) zum Zwischenspeichern eines Steuersignals (phi- TRST) in Synchronisation mit dem Taktsignal (CLK) und zum Ausgeben des Daten ausgabetreiber-Steuersignals enthält, und daß das Datenausgabetreiber-Steuersig nal der Datenausgabetreibervorrichtung (95, 100) als Steuersignal für die Daten ausgabe zugeführt wird.
einen Datenzwischenspeicher (85, 97) zum Zwischenspeichern von Daten (DO und DO) in Synchronisation mit dem Taktsignal (CLK);
eine mit dem Ausgang des Datenzwischenspeichers (85, 97) zum Empfang von Daten gekoppelte Datenausgabetreibervorrichtung (95, 100) zur Datenausgabe in Antwort auf ein Steuersignal; und
eine Ausgabeeinrichtung (30, 80) zum Ausgeben der Daten von der Datenaus gabetreibervorrichtung (95, 100), die mit der Datenausgabetreibervorrichtung (95, 100) gekoppelt ist,
dadurch gekennzeichnet, daß der Datenausgabepuffer der Halbleiterspeichervorrichtung eine Zwischen speichersteuereinrichtung (145) zum Zwischenspeichern eines Steuersignals (phi- TRST) in Synchronisation mit dem Taktsignal (CLK) und zum Ausgeben des Daten ausgabetreiber-Steuersignals enthält, und daß das Datenausgabetreiber-Steuersig nal der Datenausgabetreibervorrichtung (95, 100) als Steuersignal für die Daten ausgabe zugeführt wird.
2. Datenausgabepuffer nach Anspruch 1,
wobei die Zwischenspeichersteuereinrichtung (145) das Steuersignal (phi-TRST) in
Antwort auf eine Taktflanke des Taktsignals (CLK) speichert, die gültigen Daten
vorausgeht, die am Ausgang (DOUT) verfügbar sind.
3. Datenausgabepuffer nach Anspruch 1,
wobei das Ausgangssignal des Datenzwischenspeichers (85, 97) zu der Datenaus
gabetreibervorrichtung (95, 100) geleitet wird, bevor die Zwischenspeichersteuer
einrichtung (145) das Steuersignal (phi-TRST) zwischenspeichert.
4. Datenausgabepuffer nach Anspruch 1,
wobei die Zwischenspeichersteuereinrichtung (145) einen aus zwei Invertern beste
henden Zwischenspeicher enthält.
5. Datenausgabepuffer nach Anspruch 4,
wobei die Zwischenspeichersteuereinrichtung (145) weiterhin eine Power-up-
Einrichtung zur Aufrechterhaltung des Datenausgabetreiber-Steuersignals in einem
ausgeschalteten Zustand bei Ausbleiben einer Power-up-Spannung (phi-VCCH)
enthält.
6. Datenausgabepuffer nach Anspruch 5,
wobei die Power-up-Einrichtung das Ausgangssignal der Zwischenspeichersteuer
einrichtung (145) in Antwort auf die Power-up-Spannung (phi-VCCH) aus dem
abgeschalteten Zustand freigibt.
7. Datenausgabepuffer nach Anspruch 1,
wobei die Speichersteuereinrichtung (145) weiterhin einen ersten Inverter (130)
und einen zweiten Inverter (135) enthält, wobei der Ausgang des ersten Inverters
(130) mit dem zweiten Inverter und der Ausgang des zweiten Inverters (135) mit
dem Eingang des ersten Inverters (130) gekoppelt ist.
8. Datenausgabepuffer nach Anspruch 1,
wobei die Zwischenspeichersteuereinrichtung (145) weiterhin ein Power-up-Mittel
zum Aufrechterhalten des Datenausgabetreiber-Steuersignals in einem abgeschalte
ten Zustand bei Ausbleiben einer Power-up-Spannung (phi-VCCH) enthält.
9. Datenausgabepuffer nach Anspruch 8,
wobei das Power-up-Mittel das Ausgangssignal der Zwischenspeichersteuereinrich
tung (145) in Antwort auf die Power-up-Spannung (phi-VCCH) aus dem abgeschal
teten Zustand freigibt.
10. Datenausgabepuffer nach Anspruch 1,
wobei die Zwischenspeichersteuereinrichtung (145) weiterhin einen Zwischen
speicher (130, 135) zum Zwischenspeichern des Steuersignals (phi-TRST) und
einen Power-up-Transistor (125) enthält, der an einer ersten Elektrode ein erstes
Leistungssignal (Vcc) empfängt, der mit einer zweiten Elektrode mit dem Zwischen
speicher (130, 135) verbunden ist und eine Gate-Elektrode zum Empfang eines
Power-up-Spannungssignals (phi-VCCH) enthält.
11. Datenausgabepuffer nach Anspruch 10,
wobei der Power-up-Transistor (125) in Antwort auf eine Zustandsänderung des
Power-up-Spannungssignals (phi-VCCH) den Zwischenspeicher (130, 135) freigibt.
12. Datenausgabepuffer nach Anspruch 10,
wobei der Power-up-Transistor (125) ein PMOS-Transistor ist und das Datenaus
gabetreiber-Steuersignal in einem ausgeschalteten Zustand aufrechterhält, wenn
das Power-up-Spannungssignal (phi-VCCH) sich in einem logisch niedrigen Zustand
befindet und den Zwischenspeicher (130, 135) freigibt, wenn sich das Power-up-
Spannungssignal (phi-VCCH) in einem logisch hohen Zustand befindet.
13. Datenausgabepuffer nach Anspruch 1,
wobei die Speichersteuereinrichtung (145) weiterhin einen Zwischenspeicher (130,
135) zum Zwischenspeichern des Steuersignals (phi-TRST) und einen Power-up-
Transistor (125) enthält, der an einer ersten Elektrode ein erstes Leistungssignal
(Vcc) empfängt, mit einer zweiten Elektrode mit dem Eingang des Zwischenspei
chers (130, 135) verbunden ist und eine Gate-Elektrode zum Empfang eines Power-
up-Spannungssignals (phi-VCCH) enthält, wobei der Zwischenspeicher (130, 135)
ausgeschaltet ist, wenn das Power-up-Spannungssignal (phi-VCCH) sich in einem
ersten Zustand befindet und eingeschaltet ist, wenn sich das Power-up-Span
nungssignal (phi-VCCH) in einem zweiten Zustand befindet.
14. Datenausgabepuffer nach Anspruch 13,
wobei das Datenausgabetreiber-Steuersignal in einem ausgeschalteten Zustand
gehalten wird, wenn sich das Power-up-Spannungssignal (phi-VCCH) in einem
ersten Zustand befindet.
15. Datenausgabepuffer nach Anspruch 14,
wobei das Datenausgabetreiber-Steuersignal freigegeben wird, wenn sich das
Power-up-Spannungssignal (phi-VCCH) in einem zweiten Zustand befindet, womit
dem Zwischenspeicher (130, 135) gestattet wird, das Steuersignal (phi-TRST)
zwischenzuspeichern.
16. Datenausgabepuffer nach Anspruch 14,
wobei das Datenausgabetreiber-Steuersignal freigegeben wird, wenn sich das
Power-up-Spannungssignal (phi-VCCH) in dem zweiten Zustand befindet, wobei
hierbei dem Datenausgabetreiber-Steuersignal gestattet wird, Zustände zu ändern.
17. Datenausgabepuffer nach Anspruch 14,
wobei der Power-up-Transistor (125) ein PMOS-Transistor ist, der das Datenaus
gabetreiber-Steuersignal in einem abgeschalteten Zustand aufrechterhält, wenn das
Power-up-Spannungssignal (phi-VCCH) sich in einem logisch niedrigen Zustand
befindet, und gestattet, daß das Datenausgabetreiber-Steuersignal den Zustand
ändert, wenn das Power-up-Spannungssignal (phi-VCCH) sich in einem logisch
hohen Zustand befindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940002089A KR960004567B1 (ko) | 1994-02-04 | 1994-02-04 | 반도체 메모리 장치의 데이타 출력 버퍼 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19503596A1 DE19503596A1 (de) | 1995-08-10 |
DE19503596C2 true DE19503596C2 (de) | 1999-02-18 |
Family
ID=19376806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19503596A Expired - Lifetime DE19503596C2 (de) | 1994-02-04 | 1995-02-03 | Datenausgabepuffer einer Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5535171A (de) |
JP (1) | JP2895765B2 (de) |
KR (1) | KR960004567B1 (de) |
DE (1) | DE19503596C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10235453A1 (de) * | 2002-08-02 | 2004-02-19 | Infineon Technologies Ag | Ausgangstreiberanordnung |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326191A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH08161883A (ja) * | 1994-11-30 | 1996-06-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3518562B2 (ja) * | 1995-02-17 | 2004-04-12 | 株式会社ルネサステクノロジ | 半導体装置 |
KR0167683B1 (ko) * | 1995-09-11 | 1999-02-01 | 김광호 | 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법 |
JP3252678B2 (ja) * | 1995-10-20 | 2002-02-04 | 日本電気株式会社 | 同期式半導体メモリ |
JPH09147598A (ja) * | 1995-11-28 | 1997-06-06 | Mitsubishi Electric Corp | 半導体記憶装置およびアドレス変化検出回路 |
JPH09167076A (ja) * | 1995-12-15 | 1997-06-24 | Fuji Photo Film Co Ltd | 出力同期方法及び装置 |
KR0164807B1 (ko) * | 1995-12-22 | 1999-02-01 | 김광호 | 반도체 메모리 장치의 데이타 출력버퍼 제어회로 |
KR100223747B1 (ko) * | 1995-12-28 | 1999-10-15 | 김영환 | 고속 저잡음 출력 버퍼 |
JP3768608B2 (ja) * | 1996-01-30 | 2006-04-19 | 株式会社日立製作所 | 半導体装置および半導体記憶装置 |
JPH1021684A (ja) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
WO1998008224A1 (fr) * | 1996-08-16 | 1998-02-26 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de circuit integre a semi-conducteurs |
US5953411A (en) * | 1996-12-18 | 1999-09-14 | Intel Corporation | Method and apparatus for maintaining audio sample correlation |
US5715198A (en) * | 1997-02-03 | 1998-02-03 | International Business Machines Corporation | Output latching circuit for static memory devices |
US5793672A (en) * | 1997-03-11 | 1998-08-11 | Advanced Micro Devices, Inc. | Low power register memory element circuits |
KR100266901B1 (ko) * | 1997-09-04 | 2000-10-02 | 윤종용 | 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치 |
JP4306821B2 (ja) * | 1997-10-07 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP4057125B2 (ja) * | 1998-01-23 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH11213666A (ja) * | 1998-01-30 | 1999-08-06 | Mitsubishi Electric Corp | 出力回路および同期型半導体記憶装置 |
JP2000021200A (ja) * | 1998-07-06 | 2000-01-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100532971B1 (ko) * | 2004-04-22 | 2005-12-01 | 주식회사 하이닉스반도체 | 메모리 장치용 데이타 출력 장치 |
KR100668829B1 (ko) * | 2004-10-12 | 2007-01-16 | 주식회사 하이닉스반도체 | 메모리 장치용 데이타 출력 제어 회로 |
KR100599216B1 (ko) * | 2005-07-11 | 2006-07-12 | 삼성전자주식회사 | 반도체 메모리 장치의 출력회로 및 데이터 출력방법 |
DE102007048646B3 (de) * | 2007-10-10 | 2009-01-22 | Texas Instruments Deutschland Gmbh | Asynchrones Taktgatter mit Störimpulsschutz |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5058066A (en) * | 1989-06-15 | 1991-10-15 | Samsung Electronics Co., Ltd. | Output buffer precharge circuit for DRAM |
EP0532373A2 (de) * | 1991-08-09 | 1993-03-17 | Fujitsu Limited | Ausgangs-Schaltkreis |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3100622B2 (ja) * | 1990-11-20 | 2000-10-16 | 沖電気工業株式会社 | 同期型ダイナミックram |
KR950012019B1 (ko) * | 1992-10-02 | 1995-10-13 | 삼성전자주식회사 | 반도체메모리장치의 데이타출력버퍼 |
US5424983A (en) * | 1993-12-16 | 1995-06-13 | Mosaid Technologies Incorporated | Output buffer and synchronizer |
US5402388A (en) * | 1993-12-16 | 1995-03-28 | Mosaid Technologies Incorporated | Variable latency scheme for synchronous memory |
DE69432455T2 (de) * | 1993-12-16 | 2003-11-20 | Fujitsu Ltd., Kawasaki | Ausgangpuffer mit variabler Latenz und Synchronisiereinrichtung für synchronen Speicher |
-
1994
- 1994-02-04 KR KR1019940002089A patent/KR960004567B1/ko not_active IP Right Cessation
-
1995
- 1995-02-03 DE DE19503596A patent/DE19503596C2/de not_active Expired - Lifetime
- 1995-02-03 US US08/383,767 patent/US5535171A/en not_active Expired - Lifetime
- 1995-02-03 JP JP7016933A patent/JP2895765B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5058066A (en) * | 1989-06-15 | 1991-10-15 | Samsung Electronics Co., Ltd. | Output buffer precharge circuit for DRAM |
EP0532373A2 (de) * | 1991-08-09 | 1993-03-17 | Fujitsu Limited | Ausgangs-Schaltkreis |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10235453A1 (de) * | 2002-08-02 | 2004-02-19 | Infineon Technologies Ag | Ausgangstreiberanordnung |
Also Published As
Publication number | Publication date |
---|---|
DE19503596A1 (de) | 1995-08-10 |
KR950026113A (ko) | 1995-09-18 |
KR960004567B1 (ko) | 1996-04-09 |
JP2895765B2 (ja) | 1999-05-24 |
US5535171A (en) | 1996-07-09 |
JPH07262777A (ja) | 1995-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19503596C2 (de) | Datenausgabepuffer einer Halbleiterspeichervorrichtung | |
DE19839570B4 (de) | Synchrones Halbleiterspeicherbauteil mit programmierbarer Latenzzeit | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE19860650B4 (de) | Synchrone Halbleiter-Speichervorrichtung mit einer Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion | |
DE10322364B4 (de) | Datenpuffer und Halbleiterspeicher sowie zugehöriges Verfahren zur Verzögerungszeitsteuerung | |
DE102004050080B4 (de) | Halbleiterspeichervorrichtung mit Spaltenadresspfad darin zur Energieverbrauchsreduzierung | |
DE4126474C2 (de) | ||
DE69619620T2 (de) | Synchroner Halbleiterspeicher mit einem systemzyklusabhängigen Schreibausführungszyklus | |
DE19954564B4 (de) | Steuerungsschaltung für die CAS-Verzögerung | |
DE10208715B4 (de) | Latenz-Zeitschalter für ein S-DRAM | |
DE3787357T2 (de) | Steuerschaltung für Halbleiterspeicher. | |
DE4304886C2 (de) | Halbleiterspeichervorrichtung | |
DE10065477B4 (de) | Automatisches Vorladegerät einer Halbleiter-Speicheranordnung | |
DE4006702C2 (de) | Leseverstärkertreiber zur Verwendung in einem Speicher | |
DE4207999A1 (de) | Adresseingabepuffereinrichtung | |
DE4004771C2 (de) | ||
DE19944727B4 (de) | Integrierte Schaltung und synchrones Halbleiterspeicherbauelement mit einer Takterzeugungsschaltung | |
DE68920233T2 (de) | Steuerschaltung für eine Halbleiterspeicheranordnung und Halbleiterspeichersystem. | |
DE10210726B4 (de) | Latenz-Zeitschaltung für ein S-DRAM | |
DE69724302T2 (de) | Synchrone Halbleiterspeicheranordnung | |
DE4003690C2 (de) | Schaltkreis zum Einstellen eines Spannungspegels entsprechend den Ausgangsdaten eines Halbleiterspeichers | |
DE102007019548A1 (de) | Ein Verfahren und eine Vorrichtung zur frühzeitigen Schreibbeendigung bei einem Halbleiterspeicher | |
DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
DE10341557A1 (de) | DQS-Postambel-Rauschunterdrückung durch Erzwingen einer minimalen Pulslänge | |
DE10146149B4 (de) | Schaltungsanordnung zum Empfang eines Datensignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, SPEISER & PARTNER, 28195 BREMEN |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |