DE1538087C3 - - Google Patents

Description

Netzspannung zu großer Amplitude der zweiten Netzspannung ein Sperrsignal und der zweite Trigger bei gegenüber der ersten minimal zulässigen Netzspannung größerer Amplitude der zweiten Netzspannung ein Freigabesignal an die Veriegelungseinrichtung abgibt, daß an die Phasenvergleicheinrichtung eine Schaltungseinrichtung, bestehend aus der Schlupfbegrenzungsschaltung und der pa^Uel dazu angeordneten Zeitvorgabeeinrichtung, angeschlossen ist, deren Schlupfbegrenzungsschaltung mit einem Trigger ausgerüstet ist, der ein Sperrsignal abgibt, falls eine dem Schlupf proportionale Spannung zu groß ist, und deren Zeitvorgabeeinrichtung das die Eig'enzeit des Kommandoschalters berücksichtigende Freigabesignal über einen zugehörigen Trigger an die Verriegelungseinrichtung liefert, und daß die das Parallelschaltkommando abgebende Verriegelungseinrichtung eine durch die einzelnen Freigabesignale angesteuerte Gleichrichterschaltung enthält, die eine Transistorschaltung zur Betätigung des Parallelschaltgliedes ansteuert. Mains voltage too large amplitude of the second mains voltage, a blocking signal and the second trigger Compared to the first minimum permissible network voltage, the amplitude of the second network voltage is greater emits a release signal to the locking device that the phase comparison device a Circuit device consisting of the slip limitation circuit and the pa ^ uel arranged for it Timing device, is connected, whose slip limiting circuit is equipped with a trigger that emits a locking signal if a voltage proportional to the slip is too high, and whose time setting device the release signal taking into account the time of the command switch via an associated trigger to the locking device, and that the parallel switching command dispensing locking device controlled by the individual release signals Contains rectifier circuit which controls a transistor circuit for actuating the parallel switching element.

Bei der erfindungsgemäßen Schaltungsanordnung bringt der Aufbau der Phasenvergleicheinrichtung aus Triggern, Koppelglied und Filter die Eigenschaft ■ mit sich, daß wegen der Verwendung der Trigger nur die Phasenlage der Spannungen, d.h. bevorzugt die Nulldurchgänge, ausgewertet werden, so daß der Verlauf der Spannungen zwischen den Nulldurchgängen kei'nerlei Einfluß hat. Den Spannungen überlagerte Störgrößen können daher den Phasenvergleich nicht beeinflussen. Entsprechendes gilt für die Amplituden-Vergleicheinrichtung, bei der durch Triggern vorgeschaltete Filter etwaige Störgrößen aus den miteinander zu vergleichenden Spannungen herausgesiebt werden. Dadurch, daß die Zeitvorgabeeinrichtung und die Schlupfbegrenzungsschaltung an die Phasenvergleioheinrichtung angeschlossen sind, ist im Vergleich zu der bekannten Schaltungsanordnung der Bedarf an Wandlern verringert und außerdem dafür gesorgt, daß auch diese Einrichtungen unbeeinflußt von den den Spannungen der parallel zu schaltenden Wechselstromnetze überlagerten Störgrößen arbeiten.In the circuit arrangement according to the invention, the structure of the phase comparison device brings about from triggers, coupling link and filter the property ■ with it that because of the use of the trigger only the phase position of the voltages, i.e. preferably the zero crossings, can be evaluated so that the course the voltages between the zero crossings has no influence whatsoever. Superimposed on the tensions Disturbance variables can therefore not influence the phase comparison. The same applies to the amplitude comparison device, in the case of the upstream filter triggered by any disturbance variables from the one another to be screened out for comparative tensions. By the fact that the timing device and the slip limiting circuit to the phase comparator are connected, the need for converters is reduced compared to the known circuit arrangement, and moreover therefor It is ensured that these facilities are also unaffected by the voltages of the devices to be connected in parallel AC networks superimposed disturbance variables work.

Weitere Vorteile der erfindungsgemäßen Schaltungsanordnung ergeben sich aus den Maßnahmen nach den Unteransprüchen, wobei den Anordnungen nach den Unteransprüchen 7 und 8 für sich besondere Bedeutung im Hinblick auf die Gewinnung einer Gleichgroße mit besonders geringer Welligkeit zukommt. Further advantages of the circuit arrangement according to the invention result from the measures according to the subclaims, the arrangements according to the subclaims 7 and 8 being special in themselves Importance is given with regard to obtaining an equal size with particularly low waviness.

Die erfindungsgemäße Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen bzw. Zuschalten von Generatoren an in Betrieb befindliche Wechselstromnetze soll an Hand der folgenden Figuren näher erläutert werden.The circuit arrangement according to the invention for connecting or connecting alternating current networks in parallel from generators to operating AC networks should be based on the following figures are explained in more detail.

In der F i g. 1 ist ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung dargestellt. Die Schaltungsanordnung ist über einen Wandler Wl an die Spannung t/l des in Betrieb befindlichen Weohselstromnetzes und unter Verwendung des Wandlers W 2 an die Spannung U 2 beispielsweise eines dem Wechselstromnetz parallel zu schaltenden Generators angeschlossen. Jeder der beiden Wandler Wl und W2 besitzt außer der Primärwicklung w 1 bzw. w2 zwei Sekundärwicklungen w V und wl" bzw. w2' und w 2", von denen die Sekundärwicklungen w 1' und w 2' mit den Eingangsklemmen 1-2 und 3-4 der Phasenvergleicheinrichtung P und die Sekundärwicklungen wl" und w2" mit den Eingangsklemmen 5-6 und 7-8 der Amplitudenvergleicheinrichtung A verbunden sind.In FIG. 1 shows a block diagram of the circuit arrangement according to the invention. The circuit arrangement is connected via a converter to the voltage Wl t / l of 2, for example a the AC network is connected in operation located Weohselstromnetzes and using the transducer to the voltage U W 2 parallel to switching generator. In addition to the primary winding w 1 and w2, each of the two converters Wl and W2 has two secondary windings w V and wl " or w2 ' and w 2", of which the secondary windings w 1' and w 2 ' with the input terminals 1-2 and 3-4 of the phase comparison device P and the secondary windings wl " and w2" are connected to the input terminals 5-6 and 7-8 of the amplitude comparison device A.

Die Ausgangsklemmen 9-10 der Phasenvergleicheinrichtung P sind direkt an die Eingangsklemmen 9'-10' der Schaltungseinrichtung S angeschlossen, die eine Schlupfbegrenzungsschaltung und eine Zeitvorgabeeinrichtang enthält. Die mit der Zeitvorgabeeinrichtung verbundenen Ausgangsklemmen 11-12 der Schaltungseinrichtung S stehen mit den Eingangsklemmen ll'-12' der Verriegelungseinrichtung V in Verbindung, und die mit der Schlupfbegrenzungsschaltung verbundenen Ausgangsklemmen 13-14 der Schaltungseinrichtung S sind an die Eingangsklemmen 13'-14' der Verriegelungseinrichtung V angeschlossen. The output terminals 9-10 of the phase comparison device P are connected directly to the input terminals 9'-10 'of the circuit device S , which contains a slip limiting circuit and a timing device. The problems associated with the timing means output terminals 11-12 of the circuit means S are provided to the input terminals LL'-12 'of the locking device V in connection, and connected to the slip limiting circuit output terminals 13-14 of the circuit means S are connected to the input terminals 13'-14' of the Interlocking device V connected.

Die Amplitudenvergleicheinrichtung A ist über ihre Ausgangsklemmen 15-16 und 17-18 mit den Eingangsklemmen 1S'-16' und 17'-18' der Verriegelungseinrichtung V verbunden, an deren Ausgangsklemmen ein das Parallelschaltkommando auslösendes Relais R angeschlossen ist.The amplitude comparison device A is connected via its output terminals 15-16 and 17-18 to the input terminals 1S'-16 'and 17'-18' of the locking device V , to whose output terminals a relay R that triggers the parallel switching command is connected.

Die Wirkungsweise der Schaltungsanordnung ist folgende:The circuit arrangement works as follows:

In der Phasenvergleicheinrichtung P, die über denIn the phase comparison device P, which has the

Wandler Wl an eine der Spannung i/l im Wechselstromnetz proportionale Spannung UIp und über den Wandler W 2 an eine der Spannung U 2 des parallel zu schaltenden Generators proportionale Spannung UIp angeschlossen ist, wird eine dem jeweils vorhandenen Phasenwinkel zwischen den Spannungen t/l und XJ2 proportionale Spannung Up erzeugt; diese Spannung wird der Schaltungseinrichtung S über die Klemmen 9'-10' zugeführt.Converter Wl is connected to a voltage UIp proportional to the voltage i / l in the AC network and via the converter W 2 to a voltage UIp proportional to the voltage U 2 of the generator to be connected in parallel, a phase angle between the voltages t / l and XJ2 generates proportional voltage Up ; this voltage is fed to the switching device S via the terminals 9'-10 '.

Die Spannung Up beinflußt sowohl die in der Schaltungseinrichtung 5 vorhandene Zeitvorgabeeinrichtung als auch die Schlupfbegrenzungsschaltung und läßt dann eine ein Freigabesignal darstellende Spannung Usz an den mit der Zeitvorgabeeinrichtung verbundenen Ausgangsklemmen 11-12 der Schaltungseinrichtung 5 entstehen, wenn bis zum Zeitpunkt des Phasenwinkels Null, d. h. der Spannung Up gleich Null, eine der Eigenzeit des verwendeten Kommandoschalters entsprechende Zeitdauer vorhanden ist. Ebenfalls durch die Spannung Up wird die in der Schaltungseinrichtung S enthaltene Schlupfbegrenzungsschaltung gesteuert, die an den Ausgangsklemmen 13-14 der Schaltungseinrichtung S eine ein Freigabesignal für die Verriegelungseinrichtung V darstellende Spannung Uss erzeugt, wenn die Frequenzen der Spannungen Ul und U 2 eine vorgegebene Differenz nicht überschreiten, d. h., wenn der Schlupf zwisehen dem Wechselstromnetz und dem parallel zu schaltenden Generator einen vorgegebenen Wert einhält. The voltage Up influences both the time setting device present in the circuit device 5 and the slip limiting circuit and then allows a voltage Usz representing a release signal to arise at the output terminals 11-12 of the circuit device 5 connected to the time setting device , if up to the point in time of the phase angle zero, ie the Voltage Up is equal to zero, a period of time corresponding to the operating time of the command switch used is present. The slip limiting circuit contained in the switching device S is also controlled by the voltage Up and generates a voltage Uss representing a release signal for the locking device V at the output terminals 13-14 of the switching device S if the frequencies of the voltages Ul and U 2 do not have a predetermined difference exceed, that is, when the slip between the alternating current network and the generator to be connected in parallel adheres to a predetermined value.

Hinsichtlich ihrer Amplitude werden die Spannungen Ul und t/2 in der Amplitudenvergleicheinrichtang A verglichen, an deren Eingangsklemmen 5-6 eine über den Wandler Wl aus der Spannung Ul des Wechselstromnetzes abgeleitete Spannung UIa und an deren Eingangsklemmen 7-8 eine über den Wandler W2 aus der Spannung t/2 des parallel zu schaltenden Generators abgeleitete Spannung U 2a liegt. Hält das Amplitudenverhältnis der Spannungen t/l und. U2 einen vorgegebenen Wert ein, dann werden von der Amplitudenvergleicheinrichtung über ihre Ausgangsklemmen 15-16 und 17-18 weitere Freigabesignale UsI und Us 2 an die Verriegelungseinrichtang V geliefert.With regard to their amplitude, the voltages Ul and t / 2 are compared in the amplitude comparator A , at whose input terminals 5-6 a voltage UIa derived via the converter Wl from the voltage Ul of the alternating current network and at its input terminals 7-8 a voltage via the converter W 2 from the voltage t / 2 of the generator to be connected in parallel is the voltage U 2a . Maintains the amplitude ratio of the voltages t / l and. U2 a predetermined value, then further release signals UsI and Us 2 are supplied to the locking device V by the amplitude comparison device via its output terminals 15-16 and 17-18.

Werden der Verriegelungseinrichtung V von der Schaltungseinrichtung S das Freigabesignal Usz und das Freigabesignal Uss und von der Amplitudenvergleicheinrichtung A die Freigabesignale UsI und Us 2 zugeführt, dann ist dies ein Zeichen dafür, daß das Amplitudenverhältnis sowie die Phasen- und Frequenzdifferenz der Spannungen Ul und Ul vorgegebene Werte einhalten; die Verriegelungseinrichtung V bringt dann das Relais R zum Ansprechen, das den Komrnandoschalter betätigt, wodurch der Generator dem Wechselstromnetz parallel geschaltet wird.If the locking device V is supplied with the release signal Usz and the release signal Uss from the circuit device S and the release signals UsI and Us 2 from the amplitude comparison device A , then this is an indication that the amplitude ratio and the phase and frequency difference of the voltages Ul and Ul are specified Adhere to values; the locking device V then brings the relay R to respond, which actuates the Komrnando switch, whereby the generator is connected in parallel to the AC network.

Zur näheren Erläuterung des Aufbaues und der Funktionsweise der erfindungsgemäßen Schaltungsanordnung zum Parallelschalten zweier Wechsel-Stromnetze bzw. zum Zuschalten eines Generators an ein im Betrieb befindliches Wechselstromnetz sollen im folgenden die .einzelnen Schaltungsteile nacheinander für sich behandelt werden.For a more detailed explanation of the structure and the mode of operation of the circuit arrangement according to the invention for connecting two AC power networks in parallel or for connecting a generator In the following, the individual circuit parts are to be connected to an alternating current network in operation to be treated for themselves.

In der F i g. 2 ist zunächst ein Ausführungsbei- ao spiel der Phasenvergleicheinrichtung P in Form eines Blockschaltbildes dargestellt. Die beiden miteinander hinsichtlich ihrer Phase zu vergleichenden, aus den Spannungen U1 und Ul abgeleiteten Spannungen UIp und UIp liegen an den Eingangsklemmen 1 und 2 bzw. 3 und 4 der Phasenvergleicheinrichtung P, die zwei Trigger Tp 1 und Tp 1 enthält. Die beiden Trigger Tp 1 und Tp 2 sind mit einem gemeinsamen Kopplungsglied K verbunden, das vorzugsweise über ein Anpassungsglied Ag an das Filter Fp angeschlossen ist.In FIG. 2 initially shows an exemplary embodiment of the phase comparison device P in the form of a block diagram. The two voltages UIp and UIp derived from the voltages U 1 and Ul, which are to be compared with one another in terms of their phase, are applied to the input terminals 1 and 2 or 3 and 4 of the phase comparison device P, which contains two triggers Tp 1 and Tp 1 . The two triggers Tp 1 and Tp 2 are connected to a common coupling element K , which is preferably connected to the filter Fp via an adapter Ag .

Ein bevorzugtes Ausführungsbeispiel der Phasenvergleicheinrichtung P, bei der die Trigger symmetrisch und das Filter unsymmetrisch ausgeführt sind, ist als Blockschaltbild in der F i g. 3 gezeigt. Zur Symmetrierung der symmetrischen Trigger Tps 1 und Tpsl besitzen die Sekundärwicklungen wl' und wT der Wandler Mittenanzapfungen 19 und 20, die miteinander verbunden und sowohl an Masse M als auch an die Eingangsklemmen 21 und 22 der Trigger Tps 1 und Tpsl angeschlossen sind. Die Enden der Sekundärwicklungen w 1' und w 1' der Wandler sind über einstellbare Widerstände R1 und Rl bzw. R 3 und R 4, die zur genauen Symmetrierung dienen, mit den Eingangsklemmen 23 und 24 des Triggers Tps 1 bzw. mit den Eingangsklemmen 25 und 26 des Triggers Tpsl verbunden.A preferred exemplary embodiment of the phase comparison device P, in which the triggers are symmetrical and the filter asymmetrical, is shown as a block diagram in FIG. 3 shown. To balance the symmetrical triggers Tps 1 and Tpsl , the secondary windings wl ' and wT of the converter have center taps 19 and 20, which are interconnected and connected to ground M as well as to the input terminals 21 and 22 of the triggers Tps 1 and Tpsl . The ends of the secondary windings w 1 'and w 1' of the converter are connected to the input terminals 23 and 24 of the trigger Tps 1 and the input terminals via adjustable resistors R 1 and Rl or R 3 and R 4, which are used for precise balancing 25 and 26 of the trigger Tpsl connected.

Der symmetrische Trigger Tpsl besitzt die Ausgangsklemmen 27, 28 und 29 und der symmetrische Trigger Tps2 die Ausgangsklemmen 3O₃ 31 und 32; von diesen Ausgangsklemmen der beiden Trigger Tps 1 und Tpsl sind die Ausgangsklemmen 29 und 32 gemeinsam an die Eingangsklemme 33 des vorzugsweise als Logikschaltung ausgeführten Kopplungsgliedes K geführt. Die anderen Ausgangsklemmen der symmetrischen Trigger Tps 1 und Tpsl, das sind die Ausgangsklemmen 27 und 28 sowie 30 und 31, sind an getrennte Eingangsklemmen 27' und 28' sowie 30' und 31' des Kopplungsgliedes K herangeführt.The symmetrical trigger Tpsl has the output terminals 27, 28 and 29 and the symmetrical trigger Tps2 the output terminals 3O ₃ 31 and 32; of these output terminals of the two trigger Tps 1 and TPSL the output terminals 29 and 32 are guided together to the input terminal 33 of the coupling element K preferably designed as a logic circuit. The other output terminals of the symmetrical trigger Tps 1 and Tpsl, that is the output terminals 27 and 28 as well as 30 and 31, are brought up to separate input terminals 27 'and 28' and 30 'and 31' of the coupling element K.

Das Kopplungsglied K besitzt die beiden Ausgangsklemmen 34 und 35, von denen die Ausgangsklemme 34 über ein Anpasungsglied Ag an die Eingangsklemme 34' des unsymmetrischen Filters Fp und die Ausgangsklemme 35 an Masse M angeschlossen sind. Ebenfalls mit Masse M verbunden ist die Eingangsklemme 35' des unsymmetrischen Filters Fp. An den Ausgangsklemmen 9 und 10 des unsymmetrischen Filters Fp, die mit den Ausgangsklemmen der Phasenvergleicheinrichtung identisch sind, kann die dem Phasenwinkel zwischen den beiden Spannungen U1 und Ul bzw. UIp und U2p proportionale Ausgangsgröße abgenommen und der Schaltungseinrichtung S zugeführt werden.The coupling element K has the two output terminals 34 and 35, of which the output terminal 34 is connected to the input terminal 34 'of the asymmetrical filter Fp and the output terminal 35 to ground M via an adapter Ag . The input terminal 35 'of the unbalanced filter Fp is also connected to ground M. At the output terminals 9 and 10 of the unbalanced filter Fp, which are identical to the output terminals of the phase comparison device, the phase angle between the two voltages U1 and Ul or UIp and U2p proportional output variable taken and fed to the circuit device S.

Zur Gleichspannungsversorgung der Phasenvergleicheinrichtung P dient eine Gleichspannungsquelle, deren positive Klemme + U direkt an die Speiseklemme 36 des Kopplungsgliedes K und über einen Widerstandes sowohl mit den Ausgangsklemmen 29 und 32 der beiden symmetrischen Trigger Tpsl und Tps 2 als auch mit der Eingangsklemme 33 des Kopplungsgliedes K verbunden ist.A DC voltage source is used to supply DC voltage to the phase comparison device P , the positive terminal + U of which is directly connected to the supply terminal 36 of the coupling element K and via a resistor both to the output terminals 29 and 32 of the two symmetrical triggers Tpsl and Tps 2 and to the input terminal 33 of the coupling element K. connected is.

Werden der Phasenvergleicheinrichtung P über die Sekundärwicklungen w 1' und w 2' der Wandler die beiden hinsichtlich ihrer Phasenlage miteinander zu vergleichenden Spannungen Ul und Ul bzw. UIp und UIp zugeführt, dann erzeugen die symmetrischen Trigger Tpsl und Tps2 an ihren Ausgangsklemmen 27 und 28 bzw. 30 und 31 Rechteckspannungen UrI und UrI bzw. Ur 3 und Ur 4, die jeweils gegeneinander um 180° in der Phase verschoben sind. Diese Rechteckspannungen, die bezogene Werte »0« oder »1« aufweisen, werden dem Kopplungsglied K zugeführt und rufen Rechteck -Spannungsimpulse UrS an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K hervor, wenn zur gleichen Zeit einander entsprechende Ausgangsklemmen 27 und 30 bzw. 28 und 31 der beiden symmetrischen Trigger Tpsl und Tpsl unterschiedliche Potentiale (»0« und »1«) aufweisen. Aus diesen am Ausgang des Kopplungsgliedes K auftretenden Rechteck-Spannungsimpulsen Ur 5 werden in dem unsymmetrischen Filter Fp die Wechselanteile ausgesiebt, so daß an den Ausgangsklemmen 9 und 10 des unsymmetrischen Filters Fp eine Gleichgröße auftritt, deren Augenblickswert dem momentanen Phasenwinkel zwischen den beiden Wechselgrößen proportional ist.Are the phase comparator P across the secondary windings W 1 'and W 2' of the transducer, the supplied both with regard to their phase position to be compared voltages Ul and Ul or UIp and UIp, then generate the symmetric trigger TPSL and TPS2 at its output terminals 27 and 28 respectively 30 and 31 square-wave voltages UrI and UrI or Ur 3 and Ur 4, each of which is phase shifted from one another by 180 °. These square-wave voltages, which have related values "0" or "1", are fed to the coupling element K and cause square-wave voltage pulses UrS at the output terminals 34 and 35 of the coupling element K if at the same time corresponding output terminals 27 and 30 or 28 and 31 of the two symmetrical triggers Tpsl and Tpsl have different potentials ("0" and "1"). From these square-wave voltage pulses Ur 5 occurring at the output of the coupling element K , the alternating components are filtered out in the asymmetrical filter Fp , so that a constant variable occurs at the output terminals 9 and 10 of the asymmetrical filter Fp , the instantaneous value of which is proportional to the current phase angle between the two alternating variables .

Zur Erläuterung der funktioneilen Wirkungsweise der Phasenvergleicheinrichtung P soll im folgenden ausführlich auf ihre einzelnen Schaltungsteile eingegangen werden.To explain the functional mode of operation of the phase comparison device P , its individual circuit parts will be discussed in detail below.

In der F i g. 4 ist ein Ausführungsbeispiel eines symmetrischen Triggers dargestellt, wie er beispielsweise als symmetrischer Trigger Tpsl bzw. Tpsl in der Phasenvergleicheinrichtung P nach F i g. 3 Verwendung finden kann. Dieser symmetrische Trigger, der zur genauen Erfassimg des Nulldurchganges der Spannungen U1 ρ bzw. UIp eine möglichst kleine Steuerbreite besitzen soll, ist aus den beiden Transistoren Tl und T 2 aufgebaut. Die Emitter der beiden, vorzugsweise als NPN-Si-Transistoren ausgeführten Transistoren sind miteinander verbunden und direkt an Masse M angeschlossen. Zwischen dem Verbindungspunkt der Emitter der beiden Transistoren Tl und Tl und jeweils einer Basis der beiden Transistoren sind Gleichrichterelemente D1 und D1 angeschlossen und derart gepolt, daß bei jeder Halbwelle der dem symmetrischen Trigger an seinen Eingangskiemmen 23 und 24 bzw. 25 und 26 zugeführten Spannung nur jeweils ein Transistor leitend ist. Im übrigen ist der symmetrische Trigger in allgemein bekannter Weise aufgebaut, so daß auf eine weitere Ausführung bezüglich der Funktion seiner übrigen Schaltungselemente verzichtet werden kann.In FIG. FIG. 4 shows an exemplary embodiment of a symmetrical trigger, as it is, for example, as a symmetrical trigger Tpsl or Tpsl in the phase comparison device P according to FIG. 3 can be used. This symmetrical trigger that ρ for accurately Erfassimg of the zero crossing of the voltages U 1 and UIp should have the smallest possible control width is made up of the two transistors Tl and T2. The emitters of the two transistors, preferably designed as NPN-Si transistors, are connected to one another and connected directly to ground M. Rectifier elements D1 and D1 are connected between the connection point of the emitters of the two transistors Tl and Tl and a base of each of the two transistors and are polarized in such a way that for each half-cycle of the voltage fed to the symmetrical trigger at its input terminals 23 and 24 or 25 and 26 only each transistor is conductive. Otherwise, the symmetrical trigger is constructed in a generally known manner, so that there is no need for a further explanation with regard to the function of its other circuit elements.

Die Ausgangsklemmen 27, 28 und 29 bzw. 30, 31 und 32 der symmetrischen Trigger Tpsl und Tps2 sind, wie oben bereits erwähnt, mit den Eingangs- The output terminals 27, 28 and 29 or 30, 31 and 32 of the symmetrical triggers Tpsl and Tps2 are, as already mentioned above, with the input

309 541/147309 541/147

klemmen 27', 28', 30', 31' und 33 des Kopplungs- negativen Halbwelle der Spannung U2p denWert»0« gliedes K verbunden, das vorzugsweise als Logik- an. Umgekehrt dazu ist das Potential an der Ausschaltung ausgeführt ist. Wie dem in der F i g. 5 dar- gangsklemme 31 während der positiven Halbwelle gestellten Schaltbild der Logikschaltung zu entneh- der Spannung U2p »C« und während der negativen men ist, enthält diese eine Gleichrichtersteueranord- 5 Halbwelle »1«. Das jeweils bei einer bestimmten nung G und einen Transistor Γ3. Die .Basis B dieses Polarität der beiden Spannungen OIp und V2p an Transistors ist über Gleichrichterelejhente D 3 und den Ausgangsklemmen der beiden symmetrischen D 4 der GleichrichtersteueranordnuHg G mit jeweils Trigger Tp^l und Tps2 bzw. das an den Eingangseinem Schaltungspunkt P1 und P 2 verbunden. Der klemmen 27', 28', 30' und 31' des Kopplungsglie-Schaltungspunkt P1 steht über die Gleichrichter- io des K vorhandene Potential ist in der F i g. 5 durch elemente D 5 und D 6 der Gleichrichtersteueranord- die Ziffern »1« und »0« an den entsprechenden Einnung G mit den Eingängen 28' und 31' des Kopp- gangen gekennzeichnet.clamp 27 ', 28', 30 ', 31' and 33 of the coupling negative half-wave of the voltage U2p to the value "0" element K , which is preferably connected as a logic. Conversely, the potential at the turn-off is carried out. Like the one in FIG. 5 output terminal 31 during the positive half-wave circuit diagram of the logic circuit can be seen from the voltage U2p "C" and during the negative men- tion , this contains a rectifier control arrangement 5 half-wave "1". That in each case at a certain voltage G and a transistor Γ3. The base B of this polarity of the two voltages OIp and V2p on the transistor is via rectifier elements D 3 and the output terminals of the two symmetrical D 4 of the rectifier control arrangement G with triggers Tp ^ 1 and Tps2 or that at the input of a circuit point P 1 and P 2 connected. The terminals 27 ', 28', 30 'and 31' of the coupling element circuit point P 1 is available via the rectifier- io of the K potential is shown in FIG. 5 identified by elements D 5 and D 6 of the rectifier control arrangement, the digits “1” and “0” at the corresponding input G with the inputs 28 'and 31' of the coupling gear.

lungsgliedes K bzw. mit den Ausgängen 28 und 31 Wie bereits oben kurz ausgeführt wurde, sollen an der symmetrischen Trigger Tps 1 und Tps2 in Ver- den Ausgangsklemmen 34 und 35 des Kopplungsbindung. Außerdem ist der Schaltungspunkt P1 über 15 gliedes K nur dann Rechteck-Spannungsimpulse aufeinen Widerstand R 6 mit der Eingangsklemme 33 treten, wenn die an den jeweils einander entspredes Kopplungsgliedes K und damit auch mit den chenden Ausgängen 27 und 30 bzw. 28 und 31 der Ausgangsklemmen 29 und 32 der symmetrischen beiden symmetrischen Trigger Tpsl und Tps 2 aufTrigger verbunden. Der Schaltungspunkt P 2 steht tretenden Rechteckspannungen UrI und Ur 3 bzw. über die Gleichrichterelemente D 7 und D 8 der ao Ur 2 und Ur 4 unterschiedliche Potentiale aufweisen. Gleichrichtersteueranordnung G mit den Eingängen Das bedeutet für die Schaltung, daß in diesem Augen-27' und 30' des Kopplungsgliedes K und damit mit blick der Basisstrom il des Transistors T3 desKoppden Ausgängen 27 und 30 der symmetrischen Trigger lungsgliedes K Null sein muß. Dies ist dann und nur in Verbindung. Ferner ist der Schaltungspunkt P 2 dann der Fall, wenn sowohl der über das Gleichrichüber einen Widerstand R 7 an die Eingangsklemme 25 terelement D 3 der Gleichrichtersteueranordnung G 33 des Kopplungsgliedes K angeschlossen. Zwischen fließende Strom ζ 2 als auch der über das Gleichrich-Basisß und Emitter E des Transistors T 3 liegt der terelement Z) 4 fließende Strom/3 Null ist. Diese Widerstand .R 8. Der Kollektor C des Transistors T 3 Ströme — /2 und i3 — sind aber nur dann Null, ist über einen Widerstand R 9 mit der Klemme + U wenn sowohl über das Gleiohrichterelement D 5 oder der Gleichspannungsquelle verbunden. Die Ausgangs- 30 Z) 6 als auch über das Gleichriohterelement D 7 oder klemmen 34 und 35 sind einmal vom Kollektor C des DS der Gleichrichtersteueranordnung G ein Strom Transistors T 3 und zum anderen vom Emitter des fließt. Voraussetzung dafür ist, daß an den Eingangs-Transistors T 3 herausgeführt. Die Ausgangsklemme klemmen 27' oder 30' und an den Eingangsklemmen 35 ist direkt mit Masse M verbunden. 28' oder 31' des Kopplungsgliedes K das Potentialmanagement element K or with the outputs 28 and 31 As already briefly stated above, on the symmetrical trigger Tps 1 and Tps2 in the output terminals 34 and 35 of the coupling link. In addition, the circuit point P 1 is via 15 member K only then square-wave voltage pulses occur on a resistor R 6 with the input terminal 33 when the corresponding coupling member K and thus also with the corresponding outputs 27 and 30 or 28 and 31 of the Output terminals 29 and 32 of the symmetrical two symmetrical triggers Tpsl and Tps 2 connected to the trigger. The circuit point P 2 stands for square-wave voltages UrI and Ur 3 or, via the rectifier elements D 7 and D 8 of the ao Ur 2 and Ur 4, have different potentials. Rectifier control arrangement G with the inputs This means for the circuit that in this eye 27 'and 30' of the coupling element K and thus the base current il of the transistor T 3 desKoppden outputs 27 and 30 of the symmetrical triggering element K must be zero. This is then and only in connection. Furthermore, the circuit point P 2 is the case when both the terminal element D 3 of the rectifier control arrangement G 33 of the coupling element K is connected via the rectifier via a resistor R 7 to the input terminal 25. Between the flowing current ζ 2 and the via the rectifier base and emitter E of the transistor T 3 is the terelement Z) 4 flowing current / 3 is zero. This resistance .R 8. The collector C of the transistor T 3 currents - / 2 and i3 - are only zero, but is connected via a resistor R 9 to the terminal + U if both via the rectifier element D 5 or the DC voltage source. The output 30 Z) 6 as well as via the rectifier element D 7 or terminals 34 and 35 are once from the collector C of the DS of the rectifier control arrangement G a current transistor T 3 and the other from the emitter of the flows. The prerequisite for this is that the input transistor T 3 is led out. The output terminal terminals 27 'or 30' and at the input terminals 35 is connected directly to ground M. 28 'or 31' of the coupling member K the potential

Wie aus den in den symmetrischen Triggern Tpsl 35 »0« vorhanden ist. Nur dann nämlich fließt von derAs in the symmetrical triggers Tpsl 35 "0" is present. Only then does it flow from the

und Tps 2 erzeugten Rechteckspannungen UrI bis mit der Klemme + U der Gleichspannungsquelle ver-and Tps 2 generated square-wave voltages UrI bis with terminal + U of the DC voltage source.

Ur 4 mittels des Kopplungsgliedes K Rechteck-Span- bundenen Eingangsklemme 33 des Kopplungsglie- Ur 4 by means of the coupling member K rectangular-clamped input terminal 33 of the coupling member

nungsimpulse UrS gewonnen werden, deren Mittel- des K über den Widerstand R 6 und das Gleichrich-voltage impulses UrS are obtained, the mean of the K via the resistor R 6 and the rectifier

wert dem Phasenwinkel zwischen den beiden Span- terelement D S oder D 6 und über den Widerstandvalue of the phase angle between the two clamping elements DS or D 6 and across the resistor

nungen UIp und U 2p proportional ist, soll an Hand 40 Ä7 und das Gleichrichterelement D 7 oder D 8 einvoltages UIp and U 2p is proportional, should be on hand 40 Ä7 and the rectifier element D 7 or D 8

der in der F i g. 6 daxgestellten Diagramme erläutert Strom,
werden. An den Ausgangsklemmen 34 und 35 des Kopp-the one shown in FIG. 6 diagrams below explain electricity,
will. At the output terminals 34 and 35 of the coupling

Wird der Phasenvergleicheinrichtung P über die lungsgliedes K entstehen also nur Rechteck-Span-Sekundärwicklung w V beispielsweise die aus der nungsimpulse, wenn an einer der Eingangsklemmen Spannung Ul des Wechselstromnetzes abgeleitete 45 ²⁷' ^{oder 30}'^{imd einer der} Eingangklemmen 28' oder Spannung U Ip mit dem im oberen Diagramm der 3Γ des Kopplungsgliedes K die Spannung den Wert Fig. 6 dargestellten .Zeitverlauf zugeführt, dann ent- »0« besitzt. Betrachtet man unter diesem Gesichtsstehen an den Ausgangsklemmen 27 und 28 des sym- punkt die in F i g. 5 an den Eingangsklemmen des metrischen Triggers Tpsl Rechteckspannungen UrI Kopplungsgliedes K sowie die in den beiden oberen und Ur2, die um 180° phasenverschoben sind und 50 Diagrammen der Fig. 6 tabellarisch zusammenderen bezogene Werte »1« oder »0« betragen. Ist die gestellten Potentialzustände der Spannungen UrI Spannung UIp während der ersten Halbwelle posi- bis Ur4, dann erkennt man, daß die gestellte Bedintiv, dann besitzt die Rechteckspannung UrI an der gung nur dann erfüllt ist, wenn
Ausgangsklemme 27 -das Potential »1« und die -,^- ,, ~„/ · _n τ> * ^ ι
Rechteckspannung i/r 2 an der Ausgangsklemme 28 55 an der Emgangsk emme 27 em »0«-Potentia ,
das Potential »0«. Während der folgenden negativen ^an ^^er Eingangsklemme 30 em »1«-Potentia ,
Halbwelle der Spannung UIp nimmt die Rechteck- ^an f^r Eingangsklemme 28 ein »1«-Potentia und
spannung UrI das Potential »0« und die Rechteck- ^{m der} Eingangsklemme 31 em »0«-Potential
spannung ψ 2 das Potential »1« an _{herrscht Außerdem tritt an den} AusgangsklemmenIf the phase comparator P therefore arise as to the development member K only rectangular-chip secondary winding W V, for example, from the voltage pulses, when at one of the input terminals of voltage Ul of the AC mains derived 45 ^{27 'or 30' IMD one of the} input terminals 28 'or voltage U Ip with the time curve shown in the upper diagram of 3Γ of the coupling element K, the voltage shown in FIG. 6, then ent- "0" has. If one looks at the output terminals 27 and 28 of the sym-point under this face, the ones shown in FIG. 5 at the input terminals of the metric trigger Tpsl rectangular voltages UrI coupling element K as well as the related values "1" or "0" which are tabulated together in the two upper and Ur2, which are phase shifted by 180 ° and 50 diagrams of FIG. 6. If the potential states of the voltages UrI voltage UIp are positive to Ur4 during the first half-wave , then one recognizes that the stated condition, then the square-wave voltage UrI is only fulfilled when
Output terminal 27 - the potential "1" and the -, ^ - ,, ~ "/ · _n τ> * ^ ι
Square wave voltage i / r 2 at the output terminal 28 55 at the input terminal 27 em »0« -potentia,
the potential "0". During the next negative ^to ^ ^he input terminal 30 em "1" -Potentia,
Half-wave of the voltage UIp takes the square ^of f ^r input terminal 28, a "1" and -Potentia
voltage UrI the potential »0« and the square ^{m of the} input terminal 31 em »0« potential
voltage ψ 2 the potential »1« is _{also present at the} output terminals

Wird gleichzeitig dem symmetrischen Tngger Tpsl 60 _{M und 35 deg} Kopplungsgliedes X auch ein Recht-If at the same time the symmetrical Tngger Tpsl 60 _{M and 35 deg} coupling link X is also a right

uber die Sekundärwicklung w 2 beispielsweise die m eck-Spannungsimpuls auf, wenn
der Phase bezüglich der Spannung U Ip um den Wm-Via the secondary winding w 2, for example, the meck voltage pulse occurs when
the phase with respect to the voltage U Ip by the Wm-

kel φ verschobene Spannung U2p mit dem im mittle- an der Eingangsklemme 27' ein »1«-Potential,kel φ shifted voltage U2p with the mean of input terminal 27 'a »1« potential,

ren Diagramm der F i g. 6 dargestellten Zeitverlauf zu- _an defEingangsklemme 30' ein »0«-Potential,
geführt, dann nimmt die an der Ausgangsklemme 30 6₅ an der Eingangsklemme 28'ein »Ö«-Potential undren diagram of FIG. 6 shown time _{curve to} def input terminal 30 'a "0" potential,
led, then takes on the output _{terminal 30 6 5} at the input terminal 28 'an "O" potential and

des symmetrischen 'Triggers Tps 2 stehende Recht- an der Eingangsklemme 31'ein »1«-Potentialof the symmetrical 'trigger Tps 2' standing on the right - at the input terminal 31 'a' 1 'potential

eckspannung Ur 3 während der positiven Halbwelle ^! corner voltage Ur 3 during the positive half-wave ^!

der Spannung U2p den- Wert »1« und während der vorhanden ist. Das Auftreten der an den Ausgangs-the voltage U2p has the value »1« and during which is present. The occurrence of the

klemmen 34 und 35 des Kopplungsgliedes K anstehenden Rechteck-Spannungsimpulse Ur 5 in Abhängigkeit von der Zeit t ist im unteren Diagramm der F i g. 6 dargestellt.terminals 34 and 35 of the coupling element K pending square-wave voltage pulses Ur 5 as a function of the time t is shown in the lower diagram of FIG. 6 shown.

Ändert sich der zwischen den beiden Spannungen UIp und UIp vorhandene Phasenwinkel·, wird er beispielsweise kleiner als der in der E ig., 6 eingezeichnete Phasenwinkel, dann werden die Rechteck Spannungsimpulse Ur5 schmaler; steigt der Phasenwinkel dagegen an, dann nehmen die Rechteck-Spannungsimpulse an Breite zu und erreichen bei einem Phasenwinkel von 180° ihre maximale Breite.If the phase angle between the two voltages UIp and UIp changes , for example, if it becomes smaller than the phase angle shown in Fig. 6, the square-wave voltage pulses Ur5 become narrower; If, on the other hand, the phase angle increases, the square-wave voltage pulses increase in width and reach their maximum width at a phase angle of 180 °.

Die Höhe der Rechteck-Spannungsimpulse Ur 5 ist, wenn die Gleichspannungsquelle eine konstante Gleichspannung liefert, ebenfalls konstant und ist von gegebenenfalls den Spannungen UIp und UIp überlagerten Störungen nicht beeinflußt. Die Rechteck-Spannungsimpulse UrS sind daher in ihrer Länge dem Phasenwinkel exakt proportional.The height of the square-wave voltage pulses Ur 5 is also constant when the direct voltage source supplies a constant direct voltage and is not influenced by any interference superimposed on the voltages UIp and UIp. The length of the square-wave voltage pulses UrS is therefore exactly proportional to the phase angle.

Die Rechteck-Spannungsimpulse Ur 5 werden dem unsymmetrischen Filter Fp zugeführt, das die Wechselstromanteüe aus diesen Impulsen aussiebt. Es tritt dann an den Ausgangsklemmen 9 und 10 des unsymmetrischen Filters Fp, das beispielsweise den in der F i g. 7 dargestellten Schaltungsaufbau als Reaktanzfilter besitzen kann, eine Gleichgröße auf, deren Wert dem Phasenwinkel zwischen den beiden Spannungen UIp und 172p proportional ist.The square-wave voltage pulses Ur 5 are fed to the asymmetrical filter Fp , which filters out the alternating current components from these pulses. It then occurs at the output terminals 9 and 10 of the unbalanced filter Fp, which, for example, is the one shown in FIG. 7 as a reactance filter can have a circuit structure whose value is proportional to the phase angle between the two voltages UIp and 172p.

Wird der Phasenwinkel zwischen zwei Spannungen unterschiedlicher Frequenzen gemessen, wie es bei einer Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen der Fall ist, dann entsteht an Stelle der Gleichgröße eine sich entsprechend der Periode des Schlupfes ändernde Dreieckspannung Up, die jeweils nach einer Schlupfperiode im Synchronpunkt, d. h. bei Übereinstimmung der Phasenlage der beiden Spannungen, den Augenblickswert Null hat und jeweils eine halbe Schlupfperiode danach — bei Gegenphasigkeit der beiden Spannungen — ihren größten Augenblickswert aufweist. Je größer die Frequenzdiflerenz der beiden Spannungen ist, um so größer ist auch die Schlupffrequenz und um so kürzer ist die Schlupfperiode. Infolgedessen zeigt die in der F i g. 8 ausgezogene Kurve K1 mit dem steilsten Anstieg eine relativ hohe Frequenzdifferenz an, während die beiden anderen strichliert bzw. strichpunktiert gezeichneten, flacher ansteigenden Kurven Kl und K 3 auf eine relativ kleine Frequenzdifferenz hindeuten.If the phase angle between two voltages of different frequencies is measured, as is the case with a circuit arrangement for connecting alternating current networks in parallel, a triangular voltage Up, which changes according to the period of the slip and which changes after a slip period at the synchronous point, i.e. at Correspondence of the phase position of the two voltages, has the instantaneous value zero and in each case half a slip period thereafter - if the two voltages are in phase opposition - has their greatest instantaneous value. The greater the frequency difference between the two voltages, the greater the slip frequency and the shorter the slip period. As a result, the FIG. 8 solid curve K 1 with the steepest rise in a relatively high frequency difference, while the other two dashed or dot-dashed, shallow rising curves Kl and K 3 to a relatively small frequency difference indicate.

Es ist bekannt, daß Reaktanzfilter nur dann einwandfrei arbeiten, wenn an ihren Eingängen etwa der der Berechnung zugrunde gelegte Eingangswiderstand konstant vorhanden ist. Um diese Bedingung einzuhalten, ist zwischen dem Kopplungsglied K und dem unsymmetrischen Filter Fp das Anpassungsglied Ag vorgesehen. Dieses Anpassungsglied Ag muß derart dimensioniert sein, daß es den relativ hohen Ausgangswiderstand des Kopplungsgliedes, wie er sich bei gesperrtem Transistor Γ 3 ergibt, auf den der Berechnung zugrunde gelegten Eingangswiderstand des Filters Fp herabmindert und bei leitendem Zustand des Transistors Γ3, d.h. niederohmigem Ausgangswiderstand des Kopplungsgliedes K, auf den gewünschten Wert des Eingangswiderstandes des Filters Fp anhebt. Dies läßt sich beispielsweise dadurch erreichen, daß das Anpassungsglied Ag aus einer Parallelschaltung eines Widerstandes und eines Gleichrichterelementes besteht.It is known that reactance filters only work properly if, for example, the input resistance on which the calculation is based is constant at their inputs. In order to comply with this condition, the adapter Ag is provided between the coupling element K and the asymmetrical filter Fp. This adapter Ag must be dimensioned in such a way that it reduces the relatively high output resistance of the coupling element, as it results when the transistor Γ 3 is blocked, to the input resistance of the filter Fp on which the calculation is based, and when the transistor Γ3 is conductive, ie low output resistance of the Coupling element K, raises to the desired value of the input resistance of the filter Fp. This can be achieved, for example, in that the adapter Ag consists of a parallel connection of a resistor and a rectifier element.

Einen Ausschnitt aus der Phasenvergleicheinrichtung P mit dem Anpassungsglied Ag zeigt die Fig. 9. Ist der Transistor T 3 des Kopplungsgliedes K gesperrt, dann liegt an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K eine relativ hohe Spannung, so daß der von der Klemme + U der Gleichspannungsquelle über den Widerstand R 9 und über die Eingangsklemmen 34' und 35' des unsymmetrischen Filters Fp fließende Strom vorwiegend denAn extract from the phase comparison device P with the adapter member Ag, FIG. 9. If 3 the coupling member K inhibited the transistor T, is then present at the output terminals 34 and 35 of the coupling element K a relatively high voltage so that the from the terminal + U the direct voltage source via the resistor R 9 and via the input terminals 34 'and 35' of the asymmetrical filter Fp predominantly the current flowing

ίο niederohmigen Weg über das Gleichrichterelement D 9 des Anpassungsgliedes Ag wählt. Geht der Transistor Γ 3 des Kopplungsgliedes K bei entsprechender Ansteuerung der Eingangsklemmen des Kopplungsgliedes K in den leitenden Zustand über, dann sinkt die Spannung an den Ausgangsklemmen 34 und 35 des Kopplungsgliedes K erheblich ab. Das Gleichriohterelement D 9 des Anpassungsgliedes Ag stellt bei dieser Spannung einen relativ hochohmigen Widerstand dar, so daß nunmehr der Widerstand R10 des Anpassungsgliedes Ag wirksam wird, wodurch eine Erhöhung des in diesem Falle sonst sehr niedrigen Ausgangswiderstandes des Kopplungsgliedes K erzielt wird.ίο low-resistance path via the rectifier element D 9 of the adapter Ag selects. Is the transistor Γ 3 the coupling member K with appropriate control of the input terminals of the coupling member K in the conductive state, the voltage drops at the output terminals 34 and 35 of the coupling member K substantially. The rectifier element D 9 of the adapter Ag represents a relatively high resistance at this voltage, so that now the resistor R 10 of the adapter Ag becomes effective, whereby an increase in the output resistance of the coupling element K , which is otherwise very low in this case, is achieved.

Die sich mit der Schlupffrequenz ändernde, an den Ausgangsklemmen 9 und 10 der Phasenvergleicheinrichtung P auftretende Dreieckspannung Up wird der Schaltungseinrichtung 5 über deren Eingangsklemmen 9' und 10' zugeführt. Die Schaltungseinrichtung S enthält, wie die Fig. 10 erkennen läßt, die Zeitvorgabeeinriehrung Z und die Schlupfbegrenzungsschaltung Sch, die über einen Impedanzwandler J mit den Eingangsklemmen 9' und 10' der Schaltungseinrichtung S bzw. mit den Ausgangsklemmen 9 und 10 der Phasenvergleichemrichtung P verbunden sind.The triangular voltage Up , which changes with the slip frequency and occurs at the output terminals 9 and 10 of the phase comparison device P , is fed to the circuit device 5 via its input terminals 9 'and 10'. As shown in FIG. 10, the circuit device S contains the timing device Z and the slip limiting circuit Sch, which are connected via an impedance converter J to the input terminals 9 'and 10' of the circuit device S and to the output terminals 9 and 10 of the phase comparator device P. .

Der Impedanzwandler/, dem gegebenenfalls ein Verstärker vorgeschaltet sein kann, stellt eine als Emitterfolger bekannte Schaltung dar und enthält unter anderem den Transistor Γ4, dessen Basis einerseits über den Widerstand R11 mit dem Pluspol der Betriebsspannungsquelle und andererseits mit der Eingangsklemme 9' der Schaltungsemrichtung S verbunden ist. Der Emitter des Transistors Γ 4 ist über einen Widerstand R12 mit Spannungsabgriff 36 an Masse M angeschlossen, und der Kollektor des Transistors T 4 ist mit dem Pluspol der Betriebsspannungsquelle verbunden. Zwischen der Basis des Transistors T4 und Masse M liegt der übliche Eingangswiderstand R13.The impedance converter /, which can optionally be preceded by an amplifier, represents a circuit known as an emitter follower and contains, among other things, the transistor Γ4, the base of which is connected to the positive pole of the operating voltage source via the resistor R 11 and to the input terminal 9 'of the circuit device S. connected is. The emitter of transistor Γ 4 is connected to ground M via a resistor R 12 with voltage tap 36, and the collector of transistor T 4 is connected to the positive pole of the operating voltage source. The usual input resistance R 13 is located between the base of the transistor T4 and ground M.

An den Ausgang des Impedanzwandlers/ ist die Zeitvorgabeeinrichtung Z angeschlossen, und zwar über den an den Schaltungspunkt 37 angeschlossenen, als Differenzierglied wirkenden Kondensator Cl und über den am Spannungsabgriff 36 des Widerstandes i?12 liegenden, ein Proportionalglied bildenden Widerstand R14; der Masseanschluß M der Zeitvorgabeeinriohtung Z ist direkt mit der Eingangsklemme 10' der Schaltungseinrichtung S verbunden. Das Differenzierglied C1 und das Proportionalglied i?14 sind im gemeinsamen Schaltungspunkt 38 miteinander verbunden, der direkt an die eine Eingangs-klemme 38' des Verstärkers Vst 1 angeschlossen ist; die andere Eingangsklemme 39' des Verstärkers Vstl ist mit Masse M verbunden. Ausgangsseitig ist der Verstärker Vst 1 an den Klemmen 41 und 42 an den Trigger Tz angeschlossen, der bei entsprechender Ansteuerung an seinen Ausgangsklemmen 11 und 12 der Schaltungseinrichtung S die das FreigabesignalThe time setting device Z is connected to the output of the impedance converter /, namely via the capacitor C1 connected to the circuit point 37 and acting as a differentiating element and via the resistor R 14 located at the voltage tap 36 of the resistor i? 12 and forming a proportional element; the ground connection M of the timing device Z is directly connected to the input terminal 10 'of the circuit device S. The differentiating element C1 and the proportional element i? 14 are connected to one another in the common circuit point 38, which is connected directly to one input terminal 38 'of the amplifier Vst 1; the other input terminal 39 'of the amplifier Vstl is connected to ground M. On the output side, the amplifier Vst 1 is connected to the terminals 41 and 42 to the trigger Tz , which, when appropriately controlled, sends the release signal to its output terminals 11 and 12 of the circuit device S

der Zeitvorgabeeinrichtung Z darstellende Spannung Usz erzeugt. the time setting device Z representing voltage Usz generated.

Als Trigger Tz kann der in der Fig. 11 dargestellte Trigger verwendet werden, der die beiden beispielsweise als NPN-Transistoren ausgeführten Transistoren T 5 und T 6 enthält, deren- Emitteranschlüsse direkt mit Masse M verbunden sijäcl. Die Kollektoranschlüsse der beiden Transistoren T 5 und T 6 sind mittels der Arbeitswiderstände R15 und R16 an den Pluspol der Betriebsspannungsquelle angeschlossen. Zwischen dem Kollektor des Transistors T 6 und der Basis des Transistors T 5 liegt der Widerstand R17, der das Potential am Kollektor des Transistors T 6 auf die Basis des Transistors T5 überträgt. Die Basis des Tansistors Γ 5 steht außerdem über das Gleichrichterelement D10 mit dem Masseanschluß M in Verbindung, wobei das Gleichrichterelement derart gepolt ist, daß sich für einen über die Widerstände 2? 16 und R17 fließenden Strom der Betriebsspannungsquelle eine Sperrwirkung ergibt.The trigger shown in FIG. 11 can be used as the trigger Tz , which contains the two transistors T 5 and T 6 , which are embodied, for example, as NPN transistors and whose emitter terminals are connected directly to ground M. The collector connections of the two transistors T 5 and T 6 are connected to the positive pole of the operating voltage source by means of the load resistors R 15 and R 16. Between the collector of the transistor T 6 and the base of the transistor T 5 is the resistor R 17, which transfers the potential at the collector of the transistor T 6 to the base of the transistor T5 . The base of the transistor Γ 5 is also connected to the ground connection M via the rectifier element D 10, the rectifier element being polarized in such a way that a via the resistors 2? 16 and R17 flowing current of the operating voltage source results in a blocking effect.

Der Transistor T 6 des Triggers Tz ist nur dann leitend, wenn die Eingangsklemme 41 des Triggers Tz infolge entsprechender Ansteuerung ein im Vergleich zur Eingangsklemme 42 negatives Potential aufweist. In diesem Falle ist nämlich der Transistor Γ 5 gesperrt, wodurch sich ein relativ hohes Potential am Kollektor des Transistors Γ 5 einstellt. Da der Kollektor des Transistors Γ 5 über das GleichrichterelementDll mit der Basis des Transistors Γ 6 verbunden ist, wird der Transistor T 6 erst bei einer durch den Sohwellwert des Gleichrichterelementes £>11 bestimmten Amplitude der an den Klemmen 41 und 42 auftretenden Eingangsgröße leitend; d. h., erst beim Überschreiten einer vorbestimmten Amplitude der Eingangsgröße tritt an den Ausgangsklemmen 11 und 12 des Triggers Tz ein Sprung der Spannung Usz von dem bezogenen Wert »1« auf den Wert »0« auf.The transistor T 6 of the trigger Tz is only conductive when the input terminal 41 of the trigger Tz has a negative potential compared to the input terminal 42 as a result of corresponding activation. In this case, the transistor Γ 5 is blocked, which results in a relatively high potential at the collector of the transistor Γ 5. Since the collector of the transistor Γ 5 is connected to the base of the transistor Γ 6 via the rectifier element DLL, the transistor T 6 only becomes conductive when the amplitude of the input variable occurring at the terminals 41 and 42 is determined by the threshold value of the rectifier element £>11; ie, only when a predetermined amplitude of the input variable is exceeded does the voltage Usz jump from the related value "1" to the value "0" at the output terminals 11 and 12 of the trigger Tz.

Der Trigger Tz wird, wie oben bereits angedeutet wurde, über den Verstärker Vst 1 von dem Impedanzwandler / der Schaltungseinrichtung S gesteuert. Tritt an den Eingangsklemmen 9' und 10' der Schaltungseinrichtung S, d. h. am Eingang des Impedanzwandlers J, die Dreieckspannung Up auf, dann bildet sich am Widerstand R12 eine die eine Ausgangsgröße des Impedanzwandlers J bildende Spannung Up', die der Spannung Up entspricht, da ein Emitterfolger keine Spannungsverstärkung durchführt. Die Spannung Up' stellt die eingeprägte Spannung des Kondensators Cl dar, der in dieser Anordnung als Differenzierglied wirkt und infolgedessen von einem Strom i_c durchflossen wird, der sich durch folgende Beziehung beschreiben läßt:As already indicated above, the trigger Tz is controlled by the impedance converter / the circuit device S via the amplifier Vst 1. If the triangular voltage Up occurs at the input terminals 9 'and 10' of the circuit device S, that is to say at the input of the impedance converter J, a voltage Up ' is formed at the resistor R 12, which forms an output variable of the impedance converter J and corresponds to the voltage Up, since an emitter follower does not perform any voltage amplification. The voltage Up ' represents the impressed voltage of the capacitor Cl, which acts as a differentiating element in this arrangement and is consequently traversed by a current i _c , which can be described by the following relationship:

heit der Ströme /,. und /^₁₄ folgt aus den Beziehungen (1) und (2)is the name of the currents / ,. and / ^ ₁₄ follows from the relationships (1) and (2)

dUp' k-Up' k äUp'dUp 'k-Up' k äUp '

ClCl

dtGerman

RURU

RU dtRU German

tv,tv,

woraus sich für die Vorgabezeit t_v die Beziehung
C1-Ä14from which the relationship for the default time t _v
C1-E14

L = Cl-L = Cl-

dUp' dtdUp ' German

(1)(1)

5555

Bezeichnet man das Teilerverhältnis des Widerstandes 2? 12 mit k, dann liegt zwischen dem Spannungsabgriff 36 und Masse M, d. h. am Widerstand R14, die eine weitere Ausgangsgröße des Impedanzwandlers J darstellende Spannung k ■ Up', die einen StromIs the division ratio of the resistance 2 called? 12 with k, then between the voltage tap 36 and ground M, that is to say at the resistor R 14, the voltage k.up ' representing a further output variable of the impedance converter J , which is a current

(3)(3)

ableiten läßt. Diese Gleichung (3) läßt erkennen, daß die Vorgabezeit t_v vom Schlupf unabhängig ist und in einfacher Weise der Eigenzeit des jeweiligen Kommandoschalters angepaßt werden kann, indem eine oder mehrere Größen Cl, RU und k verändert werden.can be deduced. This equation (3) shows that the default time t _{v is} independent of the slip and can be easily adapted to the proper time of the respective command switch by changing one or more variables Cl, RU and k.

Die Ströme i_c und i_{R u} werden einem gemeinsamen Schaltungspunkt 38 zugeführt, so daß der mit diesem Schaltungspunkt 38 verbundene Verstärker Vstl einen der Summe der beiden Ströme entsprechenden Strom i_s durch den Eingangskreis des Triggers Tz treibt. Geht bei einem Vorzeichenwechsel der Stromsumme die Amplitude des Stromes i_s durch Nul£ — dies tritt zu einem um die Vorgabezeit t_v vor dem Zeitpunkt des Phasenwinkels Null liegenden Zeitpunkt ein —, dann erzeugt der Trigger Tz an seinem Ausgang 11 und 12 ein Ausgangspotential, das sich als Sprung des bezogenen Wertes der Spannung Usz von »1« auf »0« darstellt und das Freigabesignal der Zeitvorgabeeinrichtung Z bildet.The currents i _c and i _{R u} are fed to a common node 38 so that the amplifier Vstl connected to this node 38 drives a current i _s corresponding to the sum of the two currents through the input circuit of the trigger Tz . If, when the sign of the current sum changes, the amplitude of the current i _s passes through zero - this occurs at a point in time lying around the specified time t _v before the point in time of the phase angle zero - then the trigger Tz generates an output potential at its output 11 and 12, which is represented as a jump in the related value of the voltage Usz from "1" to "0" and forms the release signal of the timing device Z.

Außer der Zeitvorgabeeinrichtung Z ist, wie es ebenfalls in der Fig. 10 dargestellt ist, die Schlupfbegrenzungsschaltung Sch an den Ausgang des Impedanzwandlers/ angeschlossen, und zwar derart, daß ihre Eingangsklemme 43 mit dem Schaltungspunkt 36 des Impedanzwandlers / und ihre Eingangsklemme 44 mit Masse M verbunden ist. Die Schlupfbegrenzungsschaltung Sch enthält einen Verstärker Vstl, an dessen Ausgang der Trigger Tsch angeschlossen ist. Beide Bausteine, sowohl der Verstärker Vstl als auch der Trigger Tsch, können in ihrem Aufbau im wesentlichen mit den entsprechenden Bausteinen — Vstl und Tz — der Zeitvorgabeeinrichtung Z übereinstimmen, da in beiden Fällen die gleiche Aufgabe, nämlich die Überwachung des Wertes einer elektrischen Größe, im Hinblick auf einen maximal zulässigen Wert, erfüllt werden soll. Daß sich die Schlupfbewegung auf eine solche Aufgabe zurückführen läßt, soll durch die folgenden Ausführungen bewiesen werden.In addition to the timing device Z, as is also shown in FIG. 10, the slip limiting circuit Sch is connected to the output of the impedance converter / in such a way that its input terminal 43 is connected to the junction 36 of the impedance converter / and its input terminal 44 is connected to ground M. connected is. The slip limitation circuit Sch contains an amplifier Vstl, to whose output the trigger Tsch is connected. Both components, both the amplifier Vstl and the trigger Tsch, can essentially coincide in their structure with the corresponding components - Vstl and Tz - of the timing device Z, since in both cases the same task, namely the monitoring of the value of an electrical variable, with regard to a maximum permissible value, should be met. That the slipping movement can be traced back to such a task is to be proven by the following remarks.

Allgemein gilt für den PhasenwinkelGenerally applies to the phase angle

φ = φ · t. (4) φ = φ t. (4)

Setzt man Linearität voraus, dann gilt auch, wenn φ_ν der Vorgabewinkel und t_v wieder die Vorgabezeit ist,If one assumes linearity, then it also applies if φ _{ν is} the default angle and t _{v is} again the default time,

¹Ru ~ ¹ Ru ~

k-Up' RUk-up ' RU

(2)(2)

τ_υ τ _υ

Es~ gilt dann auch die GleichungThe equation then also applies

φ ~ ■— = 2π -fs = 2π -/ν · s = φ ~ ■ - = 2π -fs = 2π - / ν · s =

(5)(5)

s, (6) s, (6)

durch das Proportionalglied R14 treibt. Bei Gleich-drives through the proportional element R 14. With equal

wenn T_s die Periodendauer des Schlupfes, /_s die Frequenz des Schlupfes und s der Schlupf ist; mit f_N ist die Frequenz des Wechselstromnetzes, d. h. die Frequenz der Spannung t/l bezeichnet.if T _{s is} the period of the slip, / _{s is} the frequency of the slip and s is the slip; f _N denotes the frequency of the alternating current network, ie the frequency of the voltage t / l.

Die Schlupfbegrenzungsschaltung Sch soll beim Überschreiten einer zulässigen Frequenzdifferenz s_zul ein Sperren der Verriegelungseinrichtuftg V bewirken;The slip limiter circuit should Sch s _zul cause locking of the Verriegelungseinrichtuftg V when exceeding a permissible frequency difference;

dies läßt sich mathematisch durch die Beziehungthis can be explained mathematically by the relationship

s_zuis _to i

ausdrücken. Berücksichtigt man die Beziehung (3), dann folgt aus der Gleichung (7):to express. If the relation (3) is taken into account, then it follows from the equation (7):

t_v t _v

cp-k _Up'cp-k _Up '

tvktvk

_Up'._{k Up} '. _k

tvktvk

dUp' άφ k-Up'dUp 'άφ k-Up'

tvk dUp' tvk dUp ' Ü14-C1Ü14-C1

_^> CO J^ _ ^> CO J ^

Da d φ/dUp' eine wählbare, konstante Größe ist, läuft die Schlupfbegrenzung auf eine Beobachtung der Spannung Up' hinaus. Überschreitet die Spannung Up' also einen vorgegebenen maximal zulässigen Wert,, dann springt die Ausgangsspannung Uss des Triggers Tsch von dem-bezogenen Wert »0« auf den Wert »1«, was zum Sperren der Verriegehmgseinrichtung V führt. Andernfalls liegt an den Ausgangsklemmen 13 und 14 der Schlupfbegrenzuhgsschaltung Sch eine Spannung Uss mit dem bezogenen Wert »0«, der als Freigabesignal auf die Verriegelungseinrichtung V wirkt.Since d φ / dUp 'is a selectable, constant variable, the slip limitation amounts to an observation of the voltage Up' . If the voltage Up ' exceeds a predetermined maximum permissible value, then the output voltage Uss of the trigger Tsch jumps from the related value "0" to the value "1", which leads to the locking device V being blocked. Otherwise, a voltage Uss with the related value “0”, which acts as a release signal on the locking device V, is present at the output terminals 13 and 14 of the slip limitation circuit Sch.

Eine weitere Möglichkeit der Sohlupfbegrenzung besteht darin, daß die am Widerstand R12 des Impedänzwandlers / liegende Ausgangsgröße Up' durch ein an den Schaltungspunkt37 angeschlossenes weiteres Differenzierglied differenziert wird. Die sich aus der Differentiation ergebende Größe kann zur Steuerung eines Triggers verwendet werden, der bei einem Wert dieser Größe, der einem unzulässig hohen Schlupf entspricht, ein Sperrsignal an die Verriegelungseinrichtung V liefert.A further possibility of limiting the level of swell consists in differentiating the output variable Up ' at the resistor R 12 of the impedance converter / by a further differentiating element connected to the circuit point 37. The variable resulting from the differentiation can be used to control a trigger which delivers a blocking signal to the locking device V in the event of a value of this variable which corresponds to an impermissibly high slip.

Es ist vorteilhaft, wenn zur Ermittlung sehr kleiner Schlupfe, wie es beim Parallelschalten synchroner Netze erforderlich ist, außer der Schlupfbegrenzungsschaltung Sch eine an sich bekannte Winkel-Zeit-Kontrolle vorgesehen ist. Diese Winkel-Zeit-Kontrolle kann beispielsweise an den Ausgang des Impedanzwandlers / oder auch der Phasenvergleicheinriohtung P angeschlossen sein. Mit dieser Winkel-Zeit-Kontrolle werden die Spannungen Up bzw. Up' mit dem in der Fig. 8 gezeigten zeitlichen Verlauf beobachtet, und zwar in der Weise, daß beim Erreichen eines vorgegebenen Amplitudenwertes der Spannung Up ein Zeitwerk angelassen wird, das nach einer vorbestimmten Zeitdauer in der Größenordnung von einigen 10 see. abgelaufen ist. Liegt der Augenblickswert der Spannung Up nach dieser Zeitdauer unter einem vorgegebenen Bezugswert, dann wird beispielsweise von einem Trigger eine Ausgangsspannung mit dem bezogenen Wert »0« erzeugt, die als weiteres Freigabesignal auf der Verriegelungseinrichtung V wirkt. Hat die Spannung Up nach der vorgegebenen Zeitdauer jedoch den vorbestimmten Bezugswert überschritten, dann erzeugt der Trigger eine Spannung mit dem bezogenen Wert»1«, der ein Sperrsignal für die Verriegelungseinrichtung V darstellt. It is advantageous if, in addition to the slip limiting circuit Sch, an angle-time control known per se is provided to determine very small slippages, as is necessary when synchronous networks are connected in parallel. This angle-time control can be connected to the output of the impedance converter / or to the phase comparison device P, for example. This angle-time control of the voltages Up or Up 'are observed with the in FIG. Time profile shown 8, in such a way that up a timer is started when a predetermined amplitude value of the voltage, which after a predetermined period of time on the order of a few tens of seconds. has expired. If the instantaneous value of the voltage Up is below a predetermined reference value after this period of time, an output voltage with the related value “0” is generated by a trigger, for example, which acts as a further release signal on the locking device V. However, if the voltage Up has exceeded the predetermined reference value after the specified period of time, the trigger generates a voltage with the related value "1", which represents a blocking signal for the locking device V.

Außer den zulässige Phasen- und Frequenzdifferenzen anzeigenden, von der Phasenvergleicheinrichtung P bzw. von der Schaltungseinrichtung 5 an die Verriegelungseinrichtung V gelieferten Freigabesignalen ist die Abgabe eines Parallelschaltkommandos auch davon abhängig, ob die Amplituden der Spannungen t/l und t/2 übereinstimmen bzw. ihr Verhältnis einen vorgegebenen Wert nicht überschreitet. Dieses Kriterium anzeigende Freigabesignale werden von der in der F i g. 12 in Form eines Blockschaltbildes dargestellten Amplitudenvergleicheinrichtung A erzeugt.In addition to the release signals, which indicate the permissible phase and frequency differences and are supplied by the phase comparison device P or by the circuit device 5 to the locking device V , the output of a parallel switching command is also dependent on whether the amplitudes of the voltages t / l and t / 2 match or not Ratio does not exceed a specified value. Release signals indicating this criterion are activated by the device shown in FIG. 12 generated amplitude comparison device A shown in the form of a block diagram.

Die Amplitudenvergleicheinrichtung^l ist mit ihren Eingangsklemmen 5 und 6 an die Sekundärwicklung wl" des an der Spannung t/l des Wechselstromnetzes liegenden Wandlers Wl und mit ihren Eingangsklemmen 7 und 8 an die Sekundärwicklung w 2" des an der Spannung t/2 des parallel zu schaltenden Generators liegenden Wandlers W2 angeschlossen.The amplitude comparator ^ l is with its input terminals 5 and 6 to the secondary winding wl " of the converter Wl connected to the voltage t / l of the AC network and with its input terminals 7 and 8 to the secondary winding w 2" of the voltage t / 2 of the parallel to be switched generator lying converter W2 connected.

«5 An den Eingangsklemmen 5 und 6 der Amplitudenvergleicheinrichtung A liegt der BrückengleichrichterSGl, der eine Gleichspannung an die Eingangsklemmen 45 und 46 des symmetrischen Filters FaI liefert. Das FilterFaI besitzt die beiden Ausgänge 47-48 und 48-49, von denen der eine Ausgang 47-48 über einen festen Widerstand R19 mit dem Eingang 50-51 des unsymmetrischen Triggers Tal verbunden ist. Der andere Ausgang 48-49 des symmetrischen Filters Fa 1 steht über umschaltbare Widerstände R 20, R 21, R 22, R 23 mit dem Eingang 52-53 des anderen unsymmetrischen Triggers Γα 2 in Verbindung."5 to the input terminals 5 and 6 of the amplitude comparison means A is the BrückengleichrichterSGl which supplies a DC voltage to the input terminals 45 and 46 of the balanced filter FAI. The filter FaI has the two outputs 47-48 and 48-49, of which one output 47-48 is connected to the input 50-51 of the asymmetrical trigger Tal via a fixed resistor R 19. The other output 48-49 of the symmetrical filter Fa 1 is connected to the input 52-53 of the other asymmetrical trigger Γα 2 via switchable resistors R 20, R 21, R 22, R 23.

Der Eingang 52-53 des anderen unsymmetrischen Triggers Ta 2 ist außerdem an das symmetrische Fil· ter Fa 2 angeschlossen, dem ein an die Sekundärwicklung w 2" des Wandlers W 2 angeschlossener Brükkengleichrichter BG 2 vorgeschaltet ist. Dieser Briikkengleichrichter erzeugt an den Eingangsklemmen 54 und 55 des symmetrischen Filters Fa 2 eine Gleichspannung, die nach Unterdrückung ihrer Welligkeit durch das Filter Fa 2 als geglättete Gleichspannung an den Ausgängen 56-57 und 57-58 des symmetrisehen Filters Fa 2 auftritt. Von den Ausgängen des symmetrischen Filters Fa 2 ist der eine Ausgang 56-57 über einen festen Widerstand R24 mit dem Eingang 52-53 des unsymmetrischen Triggers Ta 2 verbunden, während der andere Ausgang 57-58 über weitere umschaltbare Widerstände R 25, R 26, R 27 und R 28 an den Eingang 50-51 des unsymmetrischen Triggers Ta 1 angeschlossen ist.The input 52-53 of the other asymmetrical trigger Ta 2 is also connected to the symmetrical filter Fa 2 , which is preceded by a bridge rectifier BG 2 connected to the secondary winding w 2 ″ of the converter W 2 55 of the symmetrical filter Fa 2 is a direct voltage which, after its ripple has been suppressed by the filter Fa 2, occurs as a smoothed direct voltage at the outputs 56-57 and 57-58 of the symmetrical filter Fa 2. One of the outputs of the symmetrical filter Fa 2 is Output 56-57 is connected to input 52-53 of the asymmetrical trigger Ta 2 via a fixed resistor R 24, while the other output 57-58 is connected to input 50- via further switchable resistors R 25, R 26, R 27 and R 28. 51 of the unbalanced trigger Ta 1 is connected.

Den beiden unsymmetrischen Triggern Tal und Γα2 werden von den symmetrischen Filtern FaI und Fa 2 geglättete Gleichströme zugeführt, die bei gleieher Größe einen Sprung der an den Ausgangsklemmen 15-16 und 17-18 der Amplitudenvergleicheinrichtung A liegenden Spannungen UsI und Us 2 ver-Ursachen. Das Eintreten des Spannungssprunges ist abhängig von den Amplituden der Spannungen Ul und U 2. Da es nicht erforderlich ist, daß bei genauer Übereinstimmung der Amplituden das Parallelschalten erfolgt, sondern nur ein vorgegebenes Amplitudenverhältnis eingehalten werden muß, sind die umschaltbaren Widerstände R 20 bis R 23 sowie R 25 bisThe two asymmetrical triggers Tal and Γα2 are fed by the symmetrical filters FaI and Fa 2 smoothed direct currents, which cause a jump in the voltages UsI and Us 2 at the output terminals 15-16 and 17-18 of the amplitude comparison device A , given the same size. The occurrence of the voltage jump depends 2 out of the amplitudes of the voltages Ul and U Since it is not required that the parallel connection occurs in exact agreement of the amplitude, but only a predetermined amplitude ratio must be maintained, the switchable resistors R 20 to R 23 as well as R 25 bis

309 541/147309 541/147

17 1817 18

R 28 vorgesehen, die die Einstellung eines gewünsch- tungsteile der erfindungsgemäßen Schaltungsanord- R 28 provided, which enables the setting of a desired part of the circuit arrangement according to the invention

ten Amplitudenverhältnisses der Spannungen U1 und nung gerade noch zum einwandfreien Arbeiten derth amplitude ratio of the voltages U 1 and voltage just for the proper functioning of the

U2 gestatten; die Aüsgangsspannung UsI des un- einzelnen Schaltungsteile ausreicht, dann kann auch Allow U2 ; the output voltage UsI of the individual circuit parts is sufficient, then can

symmetrischen Triggers Ta 1 wird dann beispielsweise durch ein infolge zu niedriger Betriebsspannung ver-symmetrical trigger Ta 1 is then, for example, caused by an operating voltage that is too low

von den ihm über den festen Widerstand R19 sowie 5 ursachtes, fälschlicherweise abgegebenes Freigabe-from the wrongly issued release signal caused by the fixed resistor R 19 and 5

über den jeweils eingeschalteten der-Widerstände .R 25 signal kein Parallelschaltkommando hervorgerufenno parallel switching command triggered via the respectively switched on der resistors .R 25 signal

bis R 28 zufließenden GleichströmertAäerart beeinflußt, werden.up to R 28 inflowing co-flow type Aäerart are influenced.

daß sie bei einer Amplitude der Spannung U 2, die Die Freigabesignale der Amplitudenvergleicheingrößer ist als eine zulässige maximale Amplitude der richtung A mit der zugeordneten Prüfschaltung und Spannung Ul, von einem bezogenen Wert »0« auf io der Schlupfbegrenzungsschaltung Sch sowie die Freieinen Wert »1« springt. In ähnlicher Weise kann gabesignale der Zeitvorgabeeinrichtung Z und der durch entsprechende Dimensionierung der Wider- Winkel-Zeit-Kontrolle werden der VerriegelungseinständeR20 bis R23 der unsymmetrische Trigger Ta2 richtung V zugeführt, deren Schaltbild in der Fig. 14 dahingehend beeinflußt werden, daß er bei einer dargestellt ist. Die Verriegelungseinrichtung V beAmplitude der Spannung U 2, die größer ist als eine 15 steht aus einer Gleichrichterschaltung Gsch und einer vorgegebene kleinste Amplitude der Spannung 171, Transistorschaltung Tv. Die Gleichrichterschaltung an seinen Ausgangsklemmen 17-18 eine Spannung Gsch besitzt die Eingänge 15', 17', 59 und 60 sowie Us 2 liefert, die vom bezogenen Wert »1« auf den 11' und 13'; ein wetterer, an Masse M angeschlossebezogenen Wert »0« springt. ner Eingang ist mit den entsprechenden Ausgängen . Ist dafür Sorge getragen, daß die Verriegelungs- 20 der vorgeschalteten Schaltungsteile, wie Amplitudeneinrichtung V nur dann ein Parallelschaltkommando Vergleicheinrichtung A, Prüfschaltung, Zeitvorgabeabgibt, wenn sämtliche ihr zugeführten Spannungen einrichtung Z, Schlupfbegrenzungsschaltting Sch und den bezogenen Wert »0« aufweisen, dann ist durch Winkel-Zeit-Kontrolle, verbunden. Von den Eingändie beschriebene Dimensionierung der Amplituden- gen der Gleichrichterschaltung Gsch sind die Ein-£ Vergleicheinrichtung A sichergestellt, daß die Verrie- 25 gänge 15', 17', 59 und 60 über gleichartig gepolte gelungseinrichtung V im Sinne der Abgabe eines Gleichrichterelemente D12 bis D15 an einen An-Parallelschaltkommandos nur dann beeinflußt wird, Schluß des Widerstandes R 30 angeschlossen, dessen wenn die Amplitude der Spannung i/2 nicht größer anderer Anschluß mit dem Schaltungspunkt P3 der als eine vorgegebene maximale Amplitude der Span- einen Diagonalen des Brückengleichrichters BG 3 in nung U1 und nicht kleiner als eine vorgegebene mini- 30 Verbindung steht. Der andere Schaltungspunkt P 4 male Amplitude der Spannung Ul ist. dieser Diagonalen des Brückengleichrichters BG 3 istthat at an amplitude of the voltage U 2, the release signals of the amplitude comparison is greater than a permissible maximum amplitude of the direction A with the assigned test circuit and voltage Ul, from a related value "0" to io of the slip limitation circuit Sch and the free values "1 «Jumps. In a similar way, output signals of the time setting device Z and the corresponding dimensioning of the contra-angle-time control are fed to the locking units R 20 to R 23 of the asymmetrical trigger Ta2 direction V , the circuit diagram of which in FIG. 14 is influenced to the effect that it is shown at one. The locking device V beAmplitude of the voltage U 2, which is greater than a 15, consists of a rectifier circuit Gsch and a predetermined smallest amplitude of the voltage 171, transistor circuit Tv. The rectifier circuit at its output terminals 17-18 has a voltage Gsch, the inputs 15 ', 17', 59 and 60 as well as Us 2 supplies which are from the related value "1" to the 11 'and 13'; a weather related value "0" connected to ground M jumps. One input is with the corresponding outputs. If care has been taken that the interlocking 20 of the upstream circuit parts, such as amplitude device V, only issues a parallel switching command, comparison device A, test circuit, time specification when all of the voltages supplied to it have device Z, slip limit switching Sch and the related value "0", then through Angle-time control, connected. From the dimensioning of the amplitudes of the rectifier circuit Gsch described in the introduction , the comparison device A ensures that the interlocks 15 ', 17', 59 and 60 via similarly polarized control device V in the sense of the delivery of a rectifier element D 12 bis D 15 is only influenced by an on-parallel switching command, the end of the resistor R 30 connected, whose other connection to the node P3 if the amplitude of the voltage i / 2 is not greater than a predetermined maximum amplitude of the span- a diagonal of the bridge rectifier BG 3 in voltage U 1 and not less than a specified minimum 30 connection. The other circuit point P is 4 times the amplitude of the voltage Ul . this diagonal of the bridge rectifier BG 3 is

Als symmetrisches Filter Fa 1 bzw. Fa 2 kann das über den Widerstand R 31 mit Masse M verbunden, in der Fig. 13 dargestellte Filter verwendet wer- Die SchaltungspunkteP5 und P6 der anderen Diagoden. Das Filter ist nach Art eines π-Gliedes aufgebaut nalen des Brückengleiahrichters .BG 3 sind über je- und enthält in seinen beiden Längszweigen je eine In- 35 weils einen Kondensator C 4 und C 5 an die Eingänge duktivität L1, die aus Gründen guter Symmetrierung 11' und 13' der Gleichrichterschaltung Gsch angeunter Verwendung eines einzigen Eisenkernes herge- schlossen. Jeweils ein Kondensator C 6 bzw. C 7 liegt stellt sind; in den Querzweigen des π-Gliedes sind die auch zwischen dem Schaltungspunkt P 5 bzw. P 6 und Kondensatoren C 2 und C 3 angeordnet, von denen Masse M. The filter shown in FIG. 13, connected to ground M via the resistor R 31, can be used as the symmetrical filter Fa 1 or Fa 2. The circuit points P5 and P6 of the other diodes. The filter is built like a π-member nalen of the bridge rectifier .BG 3 are over each and contains in each of its two series branches a capacitor C 4 and C 5 to the inputs ductivity L1, which for reasons of good symmetry 11 'and 13' of the rectifier circuit Gsch connected using a single iron core. In each case a capacitor C 6 or C 7 is provided; in the shunt branches of the π-element are also arranged between the circuit point P 5 or P 6 and capacitors C 2 and C 3, of which mass M.

dem Kondensator C 3 der mit einem Abgriff versehene 40 Die Gleichrichterschaltung Gsch steht über das Widerstand R 29 parallel geschaltet ist. Das Filter, Gleichrichterelement D16 mit der Transistorschaltung das die Frequenzanteile der durch die Welligkeit des Tv der Verriegelungseinrichtung V in Verbindung, von den Brückengleichrichtern BG1 bzw. BG 2 die beispielsweise zwei NPN-Transistoren T 7 und T 8 gleichgerichteten Stromes gegebenen elektrischen enthält. Die Basis des Transistors Γ7 ist über ein Größe dämpfen soll und infolgedessen eine Tiefpaß- 45 Gleichrichterelement D17 mit dem Gleichrichteroder Bandpaßcharakteristik aufweisen muß, kann element D16 verbunden, und zwar derart, daß die zur Verbesserung der Filterwirkung gegebenenfalls beiden Gleichrichterelemente entgegengesetzt gepolt nach Axt einer Kettenschaltung aus mehreren π-Glie- sind. Ein zwischen den beiden Gleichrichterelementen dem zusammengesetzt sein. D16 und D17 liegender Schaltungspunkt 61 ist überthe capacitor C 3 is provided with a tap 40. The rectifier circuit Gsch is connected in parallel via the resistor R 29. The filter, rectifier element D16 with the transistor circuit that contains the frequency components of the electrical current given by the ripple of the Tv of the locking device V in connection, from the bridge rectifiers BG 1 and BG 2, for example, two NPN transistors T 7 and T 8. The base of the transistor Γ7 is supposed to attenuate over a certain amount and consequently a low-pass rectifier element D 17 with the rectifier or bandpass characteristic must have element D 16 connected in such a way that the two rectifier elements, if necessary, have opposite polarity to improve the filter effect, according to Axt a chain circuit made up of several π-members. One between the two rectifier elements to be assembled. D 16 and D 17 lying circuit point 61 is above

Die in der Amplitudenvergleicheinrichtung A ver- 50 den veränderbaren Widerstand R 32 mit dem Pluspol wendeten unsymmetrischen Trigger Tal und Ta2 der Betriebsspannungsquelle verbunden. Der Kollekkönnen in ihrem schaltungsmäßigen Aufbau mit dem tor des Transistors Tl ist über den üblichen Arbeitsin der F i g. 11 dargestellten Trigger Tz überein- widerstand R 33 ebenfalls an den Pluspol der Bestimmen, triebsspannungsquelle angeschlossen und außerdemIn the amplitude comparing means 50 A comparable connected to the variable resistor R 32 applied to the positive terminal unbalanced trigger valley and Ta2 of the operating voltage source. The circuit structure of the collector with the gate of the transistor Tl is based on the usual work in FIG. Trigger Tz shown in FIG. 11, also connected to the positive pole of the determining, drive voltage source and also connected to the resistance R 33

Es ist zweckmäßig, wenn der Amplitudenvergleich- 55 mittels des Gleichrichterelementes D18 an die BasisIt is useful if the amplitude comparator 55 is connected to the base by means of the rectifier element D 18

einrichtung^ eine Prüfschaltung zugeordnet ist, die des Transistors T8 angekoppelt. Der Emitter desdevice ^ a test circuit is assigned, which is coupled to the transistor T8. The emitter of the

über jeweils einen festen Widerstand mit den geglät- Transistors Γ 8 ist ebenso wie der des Transistors Γ 7Via a fixed resistor with the smoothed transistor Γ 8 is just like that of the transistor Γ 7

teten Gleichspannungen der symmetrischen Filter FaI direkt mit Masse M verbunden, und zwischen demteten DC voltages of the symmetrical filter FaI are connected directly to ground M , and between the

und Fa 2 gespeist wird. Durch entsprechende Dirnen- Kollektor des Transistors T 8 und dem Pluspol derand Fa 2 is fed. By appropriate damsel collector of the transistor T 8 and the positive pole of the

sionierung der beiden festen Widerstände läßt sich 60 Betriebspannungsquelle ist das Relais R angeordnet,sioning the two fixed resistors can be 60 operating voltage source, the relay R is arranged,

erreichen, daß ein von den Gleichspannungen beein- das das Parallelschaltkommando abgibt,achieve that one of the DC voltages issues the parallel switching command,

flußter Trigger an seinem Ausgang eine Spannung mit Das Relais R ist immer dann aberregt, wenn derFluxed trigger at its output a voltage with The relay R is always de-energized when the

dem bezogenen Wert»0« erzeugt, wenn die Ampli- Transistor T 8 gesperrt bzw. der Transistor Γ7 leitendthe related value »0« is generated when the ampli-transistor T 8 is blocked or the transistor Γ7 is conductive

tude der Spannung Ul des Wechselstromnetzes grö- ist. Dies ist dann der Fall, wenn der über den dietude of the voltage Ul of the alternating current network is greater. This is the case when the

ßer ist als eine vorbestimmte, kleinste Amplitude. Ist 65 Vorspannung für den Transistor Γ 7 einstellendenß is greater than a predetermined, smallest amplitude. Is 65 bias for the transistor Γ 7 setting

als kleinste Amplitude diejenige Amplitude gewählt, Widerstand R 32 fließende Strom ζ 4 Null ist. Voraus-selected as the smallest amplitude that amplitude, resistance R 32 flowing current ζ 4 is zero. In advance-

bei der die aus der Spannung des Wechselstromnetzes Setzung dafür wiederum ist, daß der Stromkreis überin which the setting from the voltage of the alternating current network is in turn that the circuit is over

gewonnene Betriebsspannung für die einzelnen Schal- den Brückengleichrichter BG 3 gesperrt ist. Dies kannThe operating voltage obtained for the individual switches Bridge rectifier BG 3 is blocked. This can

einmal dadurch eintreten, daß infolge eines bezogenen Wertes »1« an einem oder mehreren der Eingänge 15', 17', 59 und/oder 60 das Gleichrichterelement D16 gesperrt ist. Zum anderen ist der Stromkreis über dem Brückengleichrichter BG 3 stets auch dann gesperrt, wenn die Zeitvorgabeeinrichtung Z und die Schlupfbegrenzungsschaltung Sah an die Eingänge 11' und 13' bzw. an die SchaltGngspunkte P 5 und P 6 Spannungen mit den bezogenen Werten »1« liefern. Liegen dagegen an sämtlichen Eingängen der Gleichrichterschaltung Gsch Spannungen mit den bezogenen Werten »0«, dann ist der Stromkreis über den Brückengleichrichter BG 3 durchlässig, d. h., es fließt ein Strom /₄. Dieser Strom z₄ verursacht am Widerstand R 32 einen Spannungsabfall und damit einoccur once in that as a result of a related value "1" at one or more of the inputs 15 ', 17', 59 and / or 60, the rectifier element D 16 is blocked. On the other hand, the circuit via the bridge rectifier BG 3 is always blocked when the timing device Z and the slip limitation circuit Sah deliver voltages with the related values "1" to inputs 11 'and 13' or switching points P 5 and P 6 . If, on the other hand, voltages with the related values "0" are present at all inputs of the rectifier circuit Gsch , then the circuit via the bridge rectifier BG 3 is permeable, ie a current / _{4 flows} . This current z ₄ causes a voltage drop across resistor R 32 and thus a

Absinken des Potentials an der Basis des Transistors Γ 7. Der Transistor Γ 7 wird dadurch gesperrt und damit der Transistor 78 in bekannter Weise durchlässig; es fließt ein Kollektorstrom, der das Relais R zum Ansprechen bringt und dadurch das Parallelschaltkommando auslöst.Drop in the potential at the base of transistor Γ 7. The transistor Γ 7 is blocked and thus the transistor 78 is permeable in a known manner; A collector current flows which causes relay R to respond and thereby triggers the parallel switching command.

Da die Spannungen an den Eingängen der Gleichrichterschaltung nur dann die bezogenen Werte »0« aufweisen, wenn das Amplitudenverhältnis sowie dieSince the voltages at the inputs of the rectifier circuit only have the related values »0« have if the amplitude ratio as well as the

ίο Phasen- und die Frequenzdifferenz der Spannungen des Wechselstromnetzes und des parallel zu schaltenden Generators vorgegebene Werte einhalten, ist gewährleistet, daß nur dann einParallelschaltkommando erfolgt, wenn sämtliche der aufgezählten Bedingungen erfüllt sind.ίο Phase and frequency difference of the voltages of the alternating current network and the generator to be connected in parallel are guaranteed to that a parallel switching command is only issued if all of the listed conditions are fulfilled.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (12)

Patentansprüche:Patent claims: 1. Elektronische Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen bzw. Zuschalten von Generatoren an in Betrieb befindliehe Wechselstromnetze, bei der die Spannungen der parallel zu schaltenden Wechselstromnetze hinsichtlich ihrer Phasenlage in einer Phasenvergleicheinrichtung und hinsichtlich ihrer Amplitude in einer. Amplitudenvergleicheinrichtung verglichen werden und bei der eine von der Amplitudenvergleicheinrichtung sowie von einer die Eigenzeit des Kommandosahalters berücksichti-" genden Zeitvorgabeeinrichtung und einer Schlupfbegrenzungsschaltung beeinflußte, mit einer logisehen Schaltung versehene Verriegelungseinrichtung zur Abgabe eines Parallelschaltkommandos veranlaßt wird, wenn, das Amplitudenverhältnis sowie die Phasen- und die Frequenzdifferenz der Spannungen vorgegebene Werte einhalten, d a - ao durch gekennzeichnet, daß die Phasenvergleicheinrichtung (P) mindestens zwei Trigger (Fig. 2; TpI, TpI) und ein mit diesen über ein Kopplungsglied (K) in Reihe geschaltetes Filter (Fp) in einer derartigen Zuordnung aufweist, daß am Ausgang des Koppelgliedes (K) Rechteck-Spannungsimpulse auftreten, deren Höhe einer Hilfsgleichspannung und deren Breite dem jeweiligen Phasenunterschied zwischen den beiden Netzspannungen (U 1, Ul) entspricht, und daß das Filter (Fp) aus den Rechteck-Spannungsimpulsen durch Mittelwertbildung eine Dreieckspannung (F i g. 8) erzeugt, deren jeweiliger Betrag dem jeweiligen Phasenunterschied entspricht, und daß die Amplitudenvergleicheinrichtung (A) je einen Brückengleichrichter (Fig. 12; BGl, BG 2), je ein ihm nachgeschaltetes Filter (FaI, Fa 2) und den Filtern nachgeschaltete, jeweils mit beiden Filtern über Widerstände (R 19, z. B. R25; Ä24, z. B. R26) verbundene Trigger (Fig. 12; Tal, Tal) derart enthält, daß der eine Trigger (Tal) bei gegenüber der ersten maximal zulässigen Netzspannung (U 1) zu großer Amplitude der zweiten Netzspannung (U2) ein Sperrsignal und der zweiten Trigger (Γα 2) bei gegenüber der ersten minimal zulässigen Netzspannung größerer Amplitude der zweiten Netzspannung ein Freigabesignal an die Verriegelungseinrichtung (V) abgibt, daß an die Phasenvergleicheinrichtung (P) eine Schaltungseinrichtung (Fig. 10; 5), bestehend aus der Schlupfbegrenzungsschaltung (Fig. 10; Sch) und der parallel dazu angeordneten Zeitvorgabeeinrichrung (Z), angeschlossen ist, deren Sohlupfbegrenzungsschaltung mit einem Trigger (Tsch) ausgerüstet ist, der ein Sperrsignal abgibt, falls eine dem Schlupf proportionale Spannung (Fig. 10; k ■ Up') zu groß ist, und deren Zeitvorgabeeinrichtung (Z) das die Eigenzeit des Kommandoschalters berücksichtigende Freigabesignal über einen zugehörigen Trigger (Tz) an die Verriegelungseinrichtung (F) liefert, und daß die das Parallelschaltkommando abgebende Verriegelungseinrichtung (F) eine durch die einzelnen Freigabesignale angesteuerte Gleichrichterschaltung (Fig. 14; Gsch) enthält, die eine Transistorschaltung (Fig. 14; Tv) zur Betätigung des Parallelschaltgliedes (R) ansteuert.1. Electronic circuit arrangement for connecting alternating current networks in parallel or connecting generators to alternating current networks in operation, in which the voltages of the alternating current networks to be connected in parallel with regard to their phase position in a phase comparison device and with regard to their amplitude in a. Amplitude comparison device are compared and in which one of the amplitude comparison device as well as a time setting device that takes into account the proper time of the command holder and a slip limiting circuit, is provided with a logic circuit and causes a locking device to issue a parallel switching command if, the amplitude ratio as well as the phase and the Frequency difference of the voltages adhere to predetermined values, because - ao characterized in that the phase comparison device (P) has at least two triggers (Fig. 2; TpI, TpI) and a filter (Fp) connected in series with these via a coupling element (K ) in one has such an assignment that at the output of the coupling element (K) square-wave voltage pulses occur, the height of an auxiliary DC voltage and the width of which corresponds to the respective phase difference between the two mains voltages (U 1, Ul) , and that the filter (Fp) from the square-wave Voltage pulse sen a triangle voltage by averaging (F i g. 8), whose respective amount corresponds to the respective phase difference, and that the amplitude comparison device (A) each has a bridge rectifier (Fig. 12; BG1, BG 2), a filter connected downstream of it (FaI, Fa 2) and the filters connected downstream, respectively contains triggers (Fig. 12; valley, valley) connected to both filters via resistors (R 19, e.g. R25; Ä24, e.g. R26 ) in such a way that one trigger (valley) is at the maximum permissible compared to the first Mains voltage (U 1) too large an amplitude of the second mains voltage (U2) emits a blocking signal and the second trigger (Γα 2) emits a release signal to the locking device (V) when the amplitude of the second mains voltage is greater than the first minimum permissible mains voltage (P) a circuit device (Fig. 10; 5), consisting of the slip limiting circuit (Fig. 10; Sch) and the timing device (Z) arranged in parallel, is connected, the sole of which is the slip limiting circuit ung is equipped with a trigger (Tsch) that emits a locking signal if a voltage proportional to the slip (Fig. 10; k ■ Up ') is too large, and whose time setting device (Z) supplies the release signal, which takes into account the proper time of the command switch, via an associated trigger (Tz) to the locking device (F), and that the locking device (F) issuing the parallel switching command sends a through the contains individual enable signals controlled rectifier circuit (Fig. 14; Gsch) which controls a transistor circuit (Fig. 14; Tv) for actuating the parallel switching element (R) . 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Phasenvergleicheinrichtung (F i g. 3; P) zwei symmetrische Trigger (Tpsl, Tpsl) über das Kopplungsglied (K) mit einem unsymmetrischen Filter (Fp) in Reihe geschaltet sind.2. Circuit arrangement according to claim 1, characterized in that in the phase comparison device (F i g. 3; P) two symmetrical triggers (Tpsl, Tpsl) are connected in series via the coupling element (K) with an asymmetrical filter (Fp). 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Amplitudenvergleicheinrichtung (Fig. 12; A) den Brückengleichrichter (BGl, BG 2) je ein symmetrisches Filter (FaI, Fa2) nachgeschaltet ist, daß der eine Ausgang eines jeden symmetrischen Filters (FaI, Fa2) über einen festen Widerstand (R 19, R24) mit dem Eingang (Tal: 50-51, Γα2: 52-53) je-: weils eines unsymmetrischen Triggers (Γαΐ, Γα 2) und der andere Ausgang (FaI: 48-49, Fa 2 : 57-58) eines jeden symmetrischen Filters (FaI, Fa 2) über umsohaltbare Widerstände (R 20 bis R 23, R 25 bis R 28) mit dem Eingang (Γα 2:52-53, Γα 1: 50-51) jeweils des anderen unsymmetrischen Triggers (Γα2, Tal) verbunden ist.3. Circuit arrangement according to claim 1, characterized in that in the amplitude comparison device (Fig. 12; A) the bridge rectifier (BGl, BG 2) is followed by a symmetrical filter (FaI, Fa2) that the one output of each symmetrical filter ( FaI, Fa2) via a fixed resistor (R 19, R24) with the input (Tal: 50-51, Γα2: 52-53) each with an asymmetrical trigger (Γαΐ, Γα 2) and the other output (FaI: 48-49, Fa 2 : 57-58) of each symmetrical filter (FaI, Fa 2) via resistors that can be maintained (R 20 to R 23, R 25 to R 28) with the input (Γα 2: 52-53, Γα 1 : 50-51) each of the other asymmetrical trigger (Γα2, Tal) is connected. 4. Schaltungsanordnung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß der Amplitudenvergleicheinrichtung (Fig. 1; A) eine Prüfschaltung zugeordnet ist, die einen Trigger ent-_vhält, dessen Ausgangsspannung als Freigabe- ** signal auf die Verriegelungseinrichtung (V) wirkt, wenn die Amplitude der einen Spannung (Ul) eine vorgegebene, minimale Amplitude überschreitet. Holds _v is associated with a test circuit, which corresponds a trigger, whose output voltage signal acting as a release ** on the locking device (V); 4. A circuit arrangement as claimed in claim 1 or 3, characterized in that the amplitude comparison means (A Fig. 1) when the amplitude of a voltage (Ul) exceeds a predetermined, minimum amplitude. 5. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das als Logikschaltung ausgebildete Kopplungsglied (Fig. 5; K) der Phasenvergleicheinrichtung (F i g. 3; P) eine Gleichrichter-Steueranordnung (G) und einen Transistor (T 3) enthält, dessen Basis (B) durch die Gleichrichter-Steueranordnung (G) derart an die Ausgänge (27', 28', 30', 31') der beiden symmetrischen Trigger (Fig. 3; Tpsl, Tps2) angeschlossen ist, daß nur bei unterschiedlichen Potentialen an jeweils einander entsprechenden (27', 30' und 28', 31') Ausgängen der beiden symmetrischen Trigger (F ig. 3; Tpsl, Tpsl) an der Kollektor-Emitter-Strecke (34, 35) des Transistors (Γ3) die Rechteck-Spannungsimpulse (Ur S) auftreten.5. Circuit arrangement according to claim 1 or 2, characterized in that the coupling element designed as a logic circuit (Fig. 5; K) of the phase comparison device (F i g. 3; P) has a rectifier control arrangement (G) and a transistor (T 3) contains, whose base (B) is connected by the rectifier control arrangement (G) to the outputs (27 ', 28', 30 ', 31') of the two symmetrical triggers (Fig. 3; Tpsl, Tps2) that only at different potentials at corresponding (27 ', 30' and 28 ', 31') outputs of the two symmetrical triggers ( Fig. 3; Tpsl, Tpsl) on the collector-emitter path (34, 35) of the transistor ( Γ3) the square-wave voltage pulses (Ur S) occur. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß jeweils einander entsprechende Ausgänge (Fig. 5; 27' bis 30' und 28' bis 31') der beiden symmetrischen Trigger F i g. 3; Tps 1, Tps 2) der Phasenvergleicheinrichtung (Fig. 3; P) über gleichartig gepolte Gleichrichterelemente (D 5 bis D 8) der Gleichrichter-Steueranordnung (G) an jeweils einen gemeinsamen Schaltungspunkt (P 2, P1) angeschlossen sind und daß die Schaltungspunkte (P 2, Pl) über weitere Gleichrichterelemente (D 4, D 3) der Gleichrichter-Steueranordnung (G) mit der Basis (B) des Transistors (Γ3) in Verbindung stehen.6. Circuit arrangement according to claim 5, characterized in that in each case corresponding outputs (Fig. 5; 27 'to 30' and 28 'to 31') of the two symmetrical triggers F i g. 3; Tps 1, Tps 2) of the phase comparison device (Fig. 3; P) via similarly polarized rectifier elements (D 5 to D 8) of the rectifier control arrangement (G) are each connected to a common circuit point (P 2, P1) and that the circuit points (P 2, Pl) are connected to the base (B) of the transistor (Γ3) via further rectifier elements (D 4, D 3) of the rectifier control arrangement (G). 7. Schaltungsanordnung nach Anspruch 5 oder 6. dadurch gekennzeichnet, daß zwischen der Logikschaltung (F i g. 3; K) und dem Filter (Fp) der Phasenvergleicheinrichtung (P) ein Anpassungsglied (Ag) vorgesehen ist, das den Ausgangswiderstand der Logikschaltung (K) an den Eingangswiderstand des Filters (Fp) in der Weise anpaßt, daß das Filter (Fp). in jedem Schaltzustand mit dem gleichen Innenwiderstand belastet ist.7. Circuit arrangement according to claim 5 or 6, characterized in that an adapter (Ag) is provided between the logic circuit (F i g. 3; K) and the filter (Fp) of the phase comparison device (P), which adjusts the output resistance of the logic circuit ( K) adapts to the input resistance of the filter (Fp) in such a way that the filter (Fp) . is loaded with the same internal resistance in every switching state. 3 43 4 8. Schaltungsanordnung nach Anspruch 7, da- weiteren Eingänge (H', 13') der Verriegelungsdurch gekennzeichnet, daß das Anpassungsglied einrichtung (F) die Ausgänge (Fig. 10; 11-12, (Fig. 9; Ag) aus einer Parallelschaltung eines 13-14) der Zeitvorgabeeinrichtung (Fig. 10; Z) Widerstandes (RIO) und eines Gleichrichter- und der Schlupfbegrenzungsschaltung (Fig. 10; elementes (D 9) besteht. 5 Sch) über je einen Kondensator (C4, C 5) ange-8. Circuit arrangement according to claim 7, further inputs (H ', 13') of the locking, characterized in that the adapter device (F) the outputs (Fig. 10; 11-12, (Fig. 9; Ag) from a parallel circuit a 13-14) of the timing device (Fig. 10; Z) resistor (RIO) and a rectifier and the slip limiting circuit (Fig. 10; element (D 9) consists. 5 Sch) each via a capacitor (C4, C 5) appropriate 9. Schaltungsanordnung nach Anspruch 1, da- schlossen sind, wobei die zugehörigen Diagonaldurch gekennzeichnet, daß ein Differenzierglied punkte (P 5, P 6) über je einen weiteren Konden-(Fig. 10; Cl) der Zeitvorgabeeiffirichtung (Z) sator (C6, C7) mit Masse (M) verbunden sind,
von einer Ausgangsgröße (Up') eines Impedanzwandlers (/) und ein Proportionalglied (R 14) von io 9. Circuit arrangement according to claim 1, are closed, the associated diagonal characterized by that a differentiating element points (P 5, P 6) each via a further condenser (Fig. 10; Cl) of the timing device (Z) sator (C6 , C7) are connected to ground (M),
of an output variable (Up ') of an impedance converter (/) and a proportional term (R 14) of io einer weiteren Ausgangsgröße (k · Up) des Impedanzwandlers (/) beeinflußt ist und daß dieAnother output variable (k · Up) of the impedance converter (/) is influenced and that the Ströme des Differenziergliedes und des Propor- Die Erfindung bezieht sich auf eine elektronischeCurrents of the differentiator and proportional The invention relates to an electronic tionalgliedes einem gemeinsamen Schaltungspunkt Schaltungsanordnung zum Parallelschalten vontionalelementes a common switching point Circuit arrangement for connecting in parallel (38) zufließen, daß an den gemeinsamen Schal- 15 Wechselstromnetzen bzw. Zuschalten von Generato-(38) flow that on the common switching 15 alternating current networks or switching on generators tungspunkt (38) unter Zwischenschaltung eines ren an in Betrieb befindliche Wechselstromnetze, beiprocessing point (38) with the interposition of a ren to operating AC networks, at Verstärkers (Vst 1) der Trigger (Tz) der Zeitvor- der die Spannungen der parallel zu schaltendenAmplifier (Vst 1) the trigger (Tz) the time before the voltages of the to be switched in parallel gabeeinrichtung angeschlossen ist, der bei negativ Wechselstromnetze hinsichtlich ihrer Phasenlage ininput device is connected, which in negative AC networks with regard to their phase position in werdender Stromsumme im gemeinsamen Schal- einer Phasenvergleicheinrichtung und hinsichtlichincreasing current sum in the common switching a phase comparison device and with regard to tungspunkt (38) ein Freigabesignal an die Verrie- 20 ihrer Amplitude in einer Amplitudenvergleicheinrich-processing point (38) a release signal to the locking 20 of their amplitude in an amplitude comparison device gelungseinrichtung abgibt. tung verglichen werden und bei der eine von dergelation device delivers. tion can be compared and in the case of one of the 10. Schaltungsanordnung nach Anspruch 1 Arnplitudenvergleicheinrichtung sowie von einer die oder 9, dadurch gekennzeichnet, daß die Schlupf- Eigenzeit des Kommandoschalters berücksichtigenden begrenzungsschaltung (Fig. 10; Sch) von der wei- Zeitvorgabeeinrichtung und einer Schlupfbegrenteren Ausgangsgröße (k · Up') des Impedanz- 25 zungsschaltung beeinflußte, mit einer logischen Schalwandlers (/) derart beeinflußt ist, daß sie ein Frei- tung versehene Verriegelungseinrichtung zur Abgabe gabesignal (Fig. 10; Uss) an die Verriegelungs- eines Parallelschaltkommandos veranlaßt wird, wenn einrichtung (F) abgibt, wenn der Wert der weite- das Amplitudenverhältnis sowie die Phasen- und die ren Ausgangsgröße (k · Up') des Impedanzwand- Frequenzdifferenz der Spannungen vorgegebene lers (/) den für den Schlupf vorgegebenen, maxi- 30 Werte einhalten.10. Circuit arrangement according to claim 1 and amplitude comparison device as well as one or 9, characterized in that the limiting circuit (Fig. 10; Sch) taking into account the slip time of the command switch from the white time setting device and a slip limiter output variable (k · Up ') of the impedance - 25 control circuit influenced, is influenced with a logic switch (/) in such a way that it is a release provided locking device for the delivery of output signal (Fig. 10; Uss) is caused to the locking of a parallel switching command when device (F) outputs, if the value of the further amplitude ratio as well as the phase and the ren output variable (k · Up ') of the impedance wall frequency difference of the voltages (/) adhere to the maximum values specified for the slip. mal zulässigen Wert nicht überschreitet. Bei einer bekannten Schaltungsanordnung diesertimes does not exceed the permissible value. In a known circuit arrangement this 11. Schaltungsanordnung nach Anspruch 1 Art (französische Patentschrift 1 398 760) sind nicht oder 9, dadurch gekennzeichnet, daß eine an sich nur die Amplitudenvergleicheinrichtung und die bekannte Winkel-Zeit-Kontrolle vorgesehen ist, Phasenvergleicheinrichtung jeweils über Wandler an die, von der Ausgangsgröße (Fig. 10; Up') des 35 die parallel zu schaltenden Wechselstromnetze ange-Impedanzwandlers (J) gesteuert, beim Unter- sohlossen, sondern auch die Zeitvorgabeeinrichtung schreiten eines vorgegebenen Bezugswertes dieser und die Schlupfbegrenzungsschaltung; der Aufwand Ausgangsgröße (Up') ein Zeitwerk anläßt und für die Zuführung der Meßgrößen zu den einzelnen dann ein weiteres Freigabesignal an die Verriege- Einrichtungen ist daher verhältnismäßig hoch, lungseinrichtung (F) abgibt, wenn der Augen- 40 Außerdem werden in der bekannten Schaltungsanordblickswert der Ausgangsgröße (Up') des Impe- nung mehrere Schwebungsspannungen gebildet und danzwandlers (/) nach einer durch den Ablauf verarbeitet, was einen entsprechenden Schaltungsdes Zeitwerkes vorgegebenen Zeitdauer einen vor- aufwand erfordert.11. Circuit arrangement according to claim 1 type (French patent 1 398 760) are not or 9, characterized in that a per se only the amplitude comparison device and the known angle-time control is provided, phase comparison device each via converter to the, from the output variable (FIG. 10; Up ') of the impedance converter (J) connected to the alternating current networks to be switched in parallel, controlled by the undersoed, but also by the time setting device, a predetermined reference value for this and the slip limiting circuit; the effort output variable (Up ') causes a timer and for the supply of the measured variables to the individual then a further release signal to the locking devices is therefore relatively high Several beat voltages are formed from the output variable (Up ') of the impulse and processed according to a time period specified by the sequence, which requires a corresponding switching of the timer. bestimmten Bezugswert nicht überschreitet. · Der Erfindung liegt die Aufgabe zugrunde, unterdoes not exceed a certain reference value. · The invention is based on the object 12. Schaltungsanordnung nach Anspruch 1, da- 45 Vereinfachung des Sohaltungsaufbaues ohne Verwendurch gekennzeichnet, daß die Gleichrichter- dung von Schwebungsspannungen eine neuartige, schaltung (Fig. 14; Gsch) der Verriegelungsein- besonders zuverlässig und genau arbeitende Schalrichtung (F) aus mehreren mit ihren p-Anschlüs- tungsanordnung zum Parallelschalten von Wechselsen an getrennte Eingänge (15', 17', 59, 60) der stromnetzen zu erhalten.12. Circuit arrangement according to claim 1, there- 45 simplification of the Sohalteaufbaues without use characterized by that the rectifier grounding of beat voltages a novel, circuit (Fig. 14; Gsch) of the locking device particularly reliable and precisely working switching direction (F) from several with their p-connection arrangement for the parallel connection of exchanges to separate inputs (15 ', 17', 59, 60) of the power supply systems. Verriegelungseinrichtung (F) angeschlossenen und 50 Zur Lösung dieser Aufgabe enthält bei einer Schalmit ihren η-Anschlüssen untereinander verbünde- tungsanordnung der eingangs beschriebenen Art die nen Gleichrichterelementen (D 12 bis D15) und Phasenvergleicheinrichtung mindestens zwei Trigger einem Brückengleichrichter (BG 3) besteht, des- und ein mit diesen über ein Kopplungsglied in Reihe sen eines Paar von Diagonalpunkten (P 3, P4) geschaltetes Filter in einer derartigen Zuordnung, daß einerseits mit den η-Anschlüssen der Gleichrich- 55 am Ausgang des Koppelgliedes Rechteck-Spannungsterelemente (D 12 bis D15) und andererseits über impulse auftreten, deren Höhe einer Hilfsgleiohspaneinen Widerstand (R 31) mit Masse (M) verbun- nung und deren Breite dem jeweiligen Phasenunterden ist und dessen anderes Paar von Diagonal- schied zwischen den beiden Netzspannungen entpunkten(P5, P 6) an weitere Eingänge (H' 13') spricht, und daß das Filter aus den Rechteck-Spander Verriegelungseinrichtung (F) angeschlossen 60 nungsimpulsen durch Mittelwertbildung eine Dreieckist, daß die mit den p-Anschlüssen der Gleich- spannung erzeugt, deren jeweiliger Betrag dern, richterelemente (D 12 bis D15) der Gleichrichter- jeweiligen Phasenunterschied entspricht. Außerdem schaltung (Gsch) verbundenen Eingänge (15', 17', ist hierzu vorgesehen, daß die Amplitudenvergleichein-59, 60) der Verringelungseinrichtung (F) mit den richtung je" einen Brückengleichrichter, je ein ihm Triggern (Fig. 12; Tal, Tal) der Amplituden- 65 nachgeschaltetes Filter und den Filtern nachgeschal-59, 60) der Verriegelungseinrichtung (F) mit den tete, jeweils mit beiden Filtern über Widerstände Ausgängen der Prüfschaltung und der Winkel- verbundene Trigger derart enthält, daß der eine Trig-Zeit-Kontrolle verbunden sind und daß an die ger bei gegenüber der ersten maximal zulässigenInterlocking device (F) connected and 50 To solve this problem, a circuit arrangement of the type described at the beginning contains the rectifier elements (D 12 to D 15) and phase comparison device at least two triggers a bridge rectifier (BG 3), des- and a filter connected to these via a coupling element in series sen of a pair of diagonal points (P 3, P4) in such an assignment that on the one hand with the η-connections of the rectifier 55 at the output of the coupling element rectangular voltage grid elements (D 12 to D 15) and, on the other hand, through impulses, the height of which is connected to a resistor (R 31) with ground (M) and the width of which is connected to the respective phase and the other pair of diagonal differences between the two mains voltages (P5, P 6) speaks to further inputs (H '13'), and that the filter from the rectangular Spander locking device Attention (F) connected 60 voltage pulses by averaging a triangle that generates the DC voltage with the p-terminals, the respective magnitude of the rectifier elements (D 12 to D 15) corresponds to the rectifier phase difference. In addition, circuit (Gsch) connected inputs (15 ', 17', is provided for this purpose that the amplitude comparator 59, 60) of the reduction device (F) with the direction "a bridge rectifier, each trigger it (Fig. 12; valley, Valley) the amplitude 65 downstream filter and the filters downstream 59, 60) the locking device (F) with the tete, each with both filters via resistors outputs of the test circuit and the angle-connected trigger in such a way that the one trig time -Control are connected and that to the ger when compared to the first maximum allowable