DE10319119A1 - Interne Erzeugung einer Referenzspannung - Google Patents

Interne Erzeugung einer Referenzspannung

Info

Publication number
DE10319119A1
DE10319119A1 DE10319119A DE10319119A DE10319119A1 DE 10319119 A1 DE10319119 A1 DE 10319119A1 DE 10319119 A DE10319119 A DE 10319119A DE 10319119 A DE10319119 A DE 10319119A DE 10319119 A1 DE10319119 A1 DE 10319119A1
Authority
DE
Germany
Prior art keywords
reference voltage
integrated circuit
test mode
ref
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10319119A
Other languages
English (en)
Other versions
DE10319119B4 (de
Inventor
Ronald N Baker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10319119A1 publication Critical patent/DE10319119A1/de
Application granted granted Critical
Publication of DE10319119B4 publication Critical patent/DE10319119B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine integrierte Schaltung (IC), die konfiguriert ist, um mit einer externen Referenzspannung verbunden zu werden, verwendet eine IC-Referenzspannung, um die logischen Pegel von Signalen, die an der IC anliegen, zu bestimmen. Die IC umfaßt eine Einrichtung zum Erzeugen einer internen Referenzspannung und eine Einrichtung zum Auswählen von entweder der internen Referenzspannung oder der externen Referenzspannung zur Verwendung als die IC-Referenzspannung zumindest teilweise abhängig vom Betriebsmodus der IC.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungen und spezieller auf eine integrierte Schaltung, die zwischen einer internen Referenzspannung und einer externen Referenzspannung zumindest teilweise abhängig vom Betriebsmodus der IC auswählt.
  • Viele Schnittstellenstandards für integrierte Schaltungen, wie z. B. SSTO_2 (SSTO_2 = stub series terminated logic second version = abgeschlossene logische zweite Version der Stichleitungsreihe) erfordern die Verwendung eines Referenzspannungsstifts. Während des Betriebs der IC werden alle Eingangssignale zu der Spannung referenziert, die an den Referenzspannungsstift angelegt ist, d. h. die Referenzspannung, um zu bestimmen, ob das Eingangssignal auf einem logisch hohen oder logisch niedrigen Pegel ist.
  • Während des Testens muß die Referenzspannung auch an den Referenzspannungsstift angelegt sein. Testsysteme für ICs erzeugen die Referenzspannung typischerweise auf eine von mehreren Weisen, einschließlich eines Treiberstifts, einer Leistungsversorgung oder einer direkten Strommeßeinheit. IC- Testsysteme erfordern allgemein einen hohen Grad an Parallelismus, d. h. verdoppelt Testerressourcen für jedes DUT (DUT = device under test = getestetes Objekt). Daher werden das Verfahren oder die Vorrichtung, die zum Erzeugen der Referenzspannung verwendet werden, für jedes DUT verdoppelt, um eine Integrität des Referenzspannungssignals sicherzustellen.
  • Das Erfordernis, daß ein IC-Testsystem des Verfahrens oder der Vorrichtung, die zum Erzeugen der Referenzspannung für jedes DUT verwendet werden, verdoppelt, erhöht die Kosten und den Aufwand des Testsystems. Ferner schränkt der Bedarf an einer Verdoppelung des Verfahrens oder der Vorrichtung, die verwendet werden, um die Referenzspannung für jedes DUT zu erzeugen, die Kapazität des Testsystems ein, d. h. schränkt die Anzahl von DUTs ein, die gleichzeitig durch das System getestet werden können.
  • Daher besteht in der Technik ein Bedarf an einem Verfahren und einer Vorrichtung zum Erzeugen der Referenzspannung, die keine Testsystemressourcen verbraucht.
  • Ferner besteht ein Bedarf an einem Verfahren und einer Vorrichtung zum Erzeugen der Referenzspannung, die die Kapazität des Testsystems nicht einschränkt.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Erzeugen einer Referenzspannung mit verbesserten Eigenschaften zu schaffen.
  • Diese Aufgabe wird durch eine integrierte Schaltung gemäß den Ansprüchen 1, 8 und 18 sowie ein Verfahren gemäß Anspruch 20 gelöst.
  • Die vorliegende Erfindung schafft eine integrierte Schaltung, die zwischen einer internen Referenzspannung und einer externen Referenzspannung zumindest teilweise abhängig vom Betriebsmodus der IC auswählt.
  • In einer Form derselben weist die Erfindung eine IC auf, die zum Verbinden mit einer externen Referenzspannung konfiguriert ist. Die IC verwendet eine IC-Referenzspannung, um die logischen Pegel von Signalen, die an die IC angelegt sind, zu bestimmen. Die IC umfaßt eine Einrichtung zum Erzeugen einer internen Referenzspannung und eine Einrichtung zum Auswählen von entweder der internen Referenzspannung oder der externen Referenzspannung zur Verwendung als die IC-Referenzspannung zumindest teilweise abhängig vom Betriebsmodus der IC.
  • Ein Vorteil der vorliegenden Erfindung ist, daß die Referenzspannung ohne Erfordern von Testsystembetriebsmitteln erzeugt wird.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist, daß die Testsystemkapazität durch die Erzeugung der Referenzspannung nicht eingeschränkt wird.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels einer integrierten Schaltung der vorliegenden Erfindung;
  • Fig. 2 eine schematische Darstellung des internen Referenzgenerators von Fig. 1; und
  • Fig. 3 ein Blockdiagramm eines zweiten Ausführungsbeispiels einer integrierten Schaltung der vorliegenden Erfindung.
  • Entsprechende Bezugszeichen zeigen entsprechende Teile in den verschiedenen Ansichten an. Die Exemplifizierung, die hierin aufgeführt ist, stellt ein bevorzugtes Ausführungsbeispiel der Erfindung in einer Form dar, und eine solche Exemplifizierung ist in keinster Weise als eine Einschränkung des Schutzbereichs der Erfindung auszulegen.
  • Unter Bezugnahme auf Fig. 1 ist ein Blockdiagramm einer integrierten Schaltung der vorliegenden Erfindung gezeigt. Eine IC 10, wie z. B. ein dynamischer Direktzugriffsspeicherchip oder eine beliebige andere IC, die eine Referenzspannungseingabe für den Zweck, der vorstehend beschrieben ist, verwendet und/oder erfordert, ist auf einem Substrat 12 gebildet. Die IC 10 umfaßt einen Steuerungsbus 14, ein externes Referenzspannungssignal 16, einen Eingabepufferschaltungsaufbau 18, Hauptschaltungen 20, verschiedene andere Schaltungen 22, eine externe Referenzspannungs- Durchgangsschaltung 24, eine interne Referenzspannungsgeneratorschaltung 26 und eine Testmoduslogikschaltung 28. Die IC 10 ist mit einer Versorgungsspannung VDD elektrisch verbunden und wird durch dieselbe mit Leistung versorgt (Fig. 2).
  • Der Steuerungsbus 14 verbindet elektrisch eine Mehrzahl von Eingangsstiften (nicht gezeigt) der IC 20, die die IC 20 mit der Außenwelt verbinden, mit einem Eingangspufferschaltungsaufbau 18 und einer Testmoduslogikschaltung 28. Der externe Referenzspannungsstift 16 ist mit einer Referenzspannungsquelle (nicht gezeigt) elektrisch verbunden, die eine externe Referenzspannung VREF_EXT an die IC 10 liefert. Typischerweise ist die VREF_EXT von näherungsweise gleich der Versorgungsspannung VDD bis näherungsweise eine halbe Versorgungsspannung VDD. Im Inneren der IC 10 ist ein externer Referenzspannungsstift 16 mit der externen Referenzspannungs- Durchgangsschaltung 24 elektrisch verbunden.
  • Der Eingangspufferschaltungsaufbau 18 puffert die Eingangssignale, die auf dem Steuerungsbus 14 empfangen wurden. Die Hauptschaltungen 20, wie z. B. Speicherzellen, führen die Haupt- oder Primärfunktion der IC 10 aus. Als solche können die Hauptschaltungen 20 verschiedentlich und breit konfiguriert sein und bilden keinen Teil der vorliegenden Erfindung. Desgleichen können die verschiedenen anderen Schaltungen 22 verschiedentlich und breit konfiguriert sein, wie z. B. ein Leistungs-, Schnittstellen- und Kommunikationsschaltungsaufbau, und bilden keinen Teil der vorliegenden Erfindung.
  • Die externe Referenzspannungs-Durchgangsschaltung 24, wie z. B ein Transistorschalter oder ein logisches Gatter, ist mit dem externen Referenzspannungsstift 16 elektrisch verbunden und wird dadurch mit der externen Referenzspannung VREF_EXT elektrisch verbunden und empfängt dieselbe. Die externe Referenzspannungs-Durchgangsschaltung 24 ist ebenfalls mit der Testmoduslogikschaltung 28, dem Eingangspufferschaltungsaufbau 18 und den verschiedenen anderen Schaltungen 22 elektrisch verbunden. Die externe Referenzspannungs- Durchgangsschaltung 24 empfängt ein Deaktivierungssignal 30 von der Testmoduslogikschaltung 28. Wie nachstehend ausführlicher beschrieben wird, verbindet die externe Referenzspannungs-Durchgangsschaltung 24, zumindest teilweise abhängig vom Deaktivierungssignal 30, die VREF_EXT selektiv mit dem Eingangspufferschaltungsaufbau 18 und den verschiedenen anderen Schaltungen 22 oder leitet sie an dieselben.
  • Die interne Referenzspannungsgeneratorschaltung 26 ist mit der Testmoduslogikschaltung 28, dem Eingangspufferschaltungsaufbau 18 und den verschiedenen anderen Schaltungen 22 elektrisch verbunden. Die interne Referenzspannungsgeneratorschaltung 26 erzeugt eine interne Referenzspannung VREF_INT, die im Inneren der IC 10 ist. Die VREF_INT ist nicht von außerhalb der IC 10 zugreifbar, sie ist eine interne Spannung, die durch die interne Referenzspannungsgeneratorschaltung 26 erzeugt wird. Die interne Referenzspannungsgeneratorschaltung 26 empfängt ein Freigabesignal 32 von der Testmoduslogikschaltung 28.
  • Unter Bezugnahme auf Fig. 2 umfaßt ein exemplarisches Ausführungsbeispiel der internen Referenzspannungsgeneratorschaltung 26 eine Spannungsteilerschaltung 40 und einen Transistor 44. Die Spannungsteilerschaltung 40 umfaßt die Widerstände R1 und R2, wobei der Widerstand R1 zwischen der Versorgungsspannung VDD der IC 10 und einem gemeinsamen Knoten 46 geschaltet ist, und der Widerstand R2 zwischen dem gemeinsamen Knoten 46 und Massepotential geschaltet ist. Das Verhältnis der Widerstandswerte der Widerstände R1 und R2 bestimmt den Wert von VREF_INT. Die VREF_INT ist näherungsweise gleich der Spannung, die am Source-/Emitteranschluß des Transistors 44 vorliegt. Spezieller ist die VREF_INT gleich der Spannung zwischen dem gemeinsamen Knoten 46 und Masse minus dem Durchlaßvorspannungsabfall über dem Transistor 44.
  • Der Transistor 44, wie z. B. ein PFET (PFET = p-channel field effect transistor = p-Kanal-Feldeffekttransistor) hat seinen Gate-/Basisanschluß mit dem Freigabesignal 32 elektrisch verbunden, seinen Drain-/Kollektoranschluß mit dem gemeinsamen Knoten 46 elektrisch verbunden, und seinen Source-/Emitteranschluß mit dem Eingangspufferschaltungsaufbau 18 und den Hauptschaltungen 20 elektrisch verbunden. Der Transistor 44 dient als ein Schalter, der die VREF_INT mit dem Pufferschaltungsaufbau 18 und den Hauptschaltungen 20 selektiv verbindet, wenn das Freigabesignal 32 aktiv ist.
  • Die Testmoduslogikschaltung 28 gibt ein Deaktivierungssignal 30 an die externe Referenzspannungs-Durchgangsschaltung 24 aus und gibt ein Freigabesignal 32 an die interne Referenzspannungsgeneratorschaltung 26 aus. Die Testmoduslogikschaltung 28 bestimmt, ob die IC 10 im Testbetriebsmodus oder Normalbetriebsmodus (d. h. dem Nichttest-Betriebsmodus) betrieben wird. Die Testmoduslogikschaltung 28 besteht aus einem oder mehreren elektrisch miteinander verbundenen logischen Gattern, die eine spezielle Kombination oder Reihe von Signalen erfassen, die auf dem Steuerungsbus 14 angeordnet sind und die IC 10 in den Testmodus versetzen sollen. Die tatsächliche Konfiguration der Testmoduslogikschaltung 28 hängt von der speziellen Kombination von Signalen ab, die verwendet werden, um die IC 10 in den Testmodus zu versetzen, und wird entsprechend derselben variieren.
  • Bei dem normalen Verwendungsmodus, d. h. dem Nichttestmodus, arbeitet die IC 10 mit der externen Referenzspannungs- Durchgangsschaltung 24, die freigegeben ist. Spezieller und wie vorstehend beschrieben, ist die VREF_EXT mit dem externen Referenzspannungseingangsstift 16 verbunden. Wenn die IC 10 im Nichttest-Betriebsmodus ist, wird jedes Deaktivierungssignal 30 und Freigabesignal 32 durch die Testmoduslogikschaltung 28 inaktiv gemacht. Wie vorstehend beschrieben ist das Freigabesignal 32 mit der Basis oder dem Gate des Transistors 44 oder der internen Referenzspannungsgeneratorschaltung 26 elektrisch verbunden. Wenn das Freigabesignal 32 inaktiv ist, ist der Transistor 44 im wesentlichen eine offene Schaltung, und die VREF_INT ist nicht mit dem Pufferschaltungsaufbau 18 oder den verschiedenen anderen Schaltungen 22 verbunden und wird nicht durch dieselben geleitet. Ansprechend auf ein inaktives Deaktivierungssignal 30 verbindet der externe Referenzspannungs-Durchgangsschaltung 24 die VREF_EXT mit dem Eingangspufferschaltungsaufbau 18 und den verschiedenen anderen Schaltungen 22. Somit wird die VREF_EXT beim normalen Verwendungsmodus als die Referenzspannung ausgewählt, die durch die IC 10 verwendet wird, um den logischen Pegel eines gegebenen Signals zu bestimmen.
  • Die IC 10 wird durch eine spezielle Kombination oder Reihen von Signalen, die auf dem Steuerungsbus 14 angeordnet sind, in den Testmodus versetzt. Die Testmoduslogikschaltung 28 erfaßt die spezielle Kombination oder Reihe von Signalen entsprechend dem Testmodus oder der Modi, für die es wünschenswert ist, die intern erzeugte Referenzspannung VREF_INT als die Referenzspannung für die IC 10 zu verwenden. Nach Erfassen der speziellen Kombination oder Reihe von Signalen auf dem Steuerungsbus 14 macht die Testmoduslogikschaltung 28 das Deaktivierungs- bzw. Freigabesignal 30 bzw. 32 aktiv. Wie vorstehend beschrieben ist das Freigabesignal 30 mit der externen Referenzspannungs-Durchgangsschaltung 24 elektrisch verbunden. Der externe Referenzspannungs-Durchgangsschaltung 24 wird durch das aktive Deaktivierungssignal 30 gesperrt. Mit der gesperrten Spannungsdurchgangsschaltung 24 ist die VREF_EXT weder mit dem Eingangspufferschaltungsaufbau 18 noch den verschiedenen anderen Schaltungen 22 verbunden oder wird durch dieselben geleitet. Das Freigabesignal 32 ist mit dem Gate/der Basis des Transistors 44 elektrisch verbunden. Das aktive Freigabesignal spannt den Transistor 44 in Durchlaßrichtung vor, der den gemeinsamen Knoten 46 mit jeweils dem Eingangspufferschaltungsaufbau 18 und den verschiedenen anderen Schaltungen 22 verbindet. Somit wird die VREF_INT im Testbetriebsmodus als die Referenzspannung ausgewählt, die durch die IC 10 verwendet wird, um den logischen Pegel eines gegebenen Signals zu bestimmen.
  • Durch internes Erzeugen der Referenzspannung innerhalb der IC 10 ist kein Testsystem mehr notwendig, um eine Referenzspannung für jedes DUT zu erzeugen. Daher ist das Testsystem nicht mehr erforderlich, um eine Einrichtung zu umfassen, um die Referenzspannung für jedes DUT zu erzeugen. Die Kosten und der Aufwand des Testsystems werden dadurch verringert und die Kapazität des Testsystems erhöht.
  • Unter Bezugnahme auf Fig. 3 ist ein zweites Ausführungsbeispiel einer integrierten Schaltung der vorliegenden Erfindung gezeigt. Die IC 60 umfaßt viele Schaltungen und/oder Komponenten, die der IC 10 (Fig. 1) in Funktion und Entwurf entsprechen, und entsprechende Bezugszeichen werden verwendet, um auf diese entsprechenden Teile Bezug zu nehmen. Die IC 60 ist auf einem Substrat 12 gebildet und umfaßt einen Steuerungsbus 14, ein externes Referenzspannungssignal 16, einen Eingangspufferschaltungsaufbau 18, Hauptschaltungen 20, verschiedene andere Schaltungen 22 und eine interne Referenzspannungsgeneratorschaltung 26. Die IC 10 ist mit der Versorgungsspannung VDD (Fig. 2) elektrisch verbunden und wird durch dieselbe mit Energie versorgt.
  • Die IC 60 umfaßt ferner eine externe Referenzspannungserfassungs- und Durchgangsschaltung 62. Die externe Referenzspannungserfassungs- und Durchgangsschaltung 62 erfaßt, ob die externe Referenzspannung VREF_EXT am Eingangsstift 16 der IC 60 anliegt, und gibt ein Deaktivierungssignal 30 zumindest teilweise abhängig davon, ob die VREF_EXT vorliegt oder nicht vorliegt. Wenn die VREF_EXT am Eingangsstift 16 vorliegt, macht die externe Referenzspannungserfassungs- und Durchgangsschaltung 62 das Deaktivierungssignal 30 aktiv, um dadurch die interne Referenzspannungsgeneratorschaltung 26 zu sperren. Somit wird die VREF_EXT als die Referenzspannung ausgewählt, die durch die IC 60 verwendet wird, um die logischen Pegel von anderen Signalen zu bestimmen. Umgekehrt, wenn die VREF_EXT nicht am Eingangsstift 16 vorliegt, macht die externe Referenzspannungserfassungs- und Durchgangsschaltung 62 das Deaktivierungssignal 30 inaktiv, um dadurch die interne Referenzspannungsgeneratorschaltung 26 freizugeben. Somit wird die VREF_INT als die Referenzspannung ausgewählt, die durch die IC 60 verwendet wird, um die logischen Pegel von anderen Signalen zu bestimmen.
  • Die IC 60 ist mit einem voreingestellten Modus konfiguriert, um z. B. ein inaktives Deaktivierungssignal beim Hochfahren oder Starten auszugeben und dadurch die VREF_INT als die voreingestellte Referenzspannung auszuwählen, die beim Bestimmen des logischen Pegel von anderen Signalen als Referenz verwendet wird. Die IC 60 bleibt in diesem voreingestellten Modus, bis eine externe Referenzspannung mit derselben verbunden wird.
  • Bei den gezeigten Ausführungsbeispielen sind die IC 10 und die IC 60 ausschließlich mit der VREF_INT als eine interne Referenzspannung konfiguriert, d. h. die VREF_INT ist außerhalb der IC 10 nicht verfügbar. Es wird jedoch darauf hingewiesen, daß die IC 10 alternativ konfiguriert sein kann, um z. B. einen Ausgangsstift zu umfassen, der mit der VREF_INT elektrisch verbunden ist, um dadurch die VREF_INT außerhalb der IC 10 zugreifbar zu machen.
  • Bei dem gezeigten Ausführungsbeispiel ist die Testmoduslogikschaltung 28 der IC 10 konfiguriert, um das Deaktivierungssignal 30 und das Freigabesignal 32 auszugeben, um anzuzeigen, ob die IC 10 im Test- oder Nichttest-Betriebsmodus arbeitet, und um dadurch entweder die VREF_INT oder die VREF_EXTals die Referenzspannung auszuwählen, die durch die IC 10 verwendet wird, um die logischen Pegel von anderen Signalen zu bestimmen. Es wird jedoch darauf hingewiesen, daß die IC 10 alternativ konfiguriert sein kann, um beispielsweise ein einzelnes testmodusanzeigendes Signal auszugeben, das anzeigt, ob die IC 10 im Test- oder Nichttest-Betriebsmodus arbeitet, und um, zumindest teilweise abhängig von diesem testmodusanzeigenden Signal, entweder die VREF_INT oder die VREF_EXT als die Referenzspannung auszuwählen, die durch die IC 10 verwendet wird, um die logischen Pegel von anderen Signalen zu bestimmen.

Claims (24)

1. Integrierte Schaltung (IC) (10), wobei die integrierte Schaltung (10) Signale an eine IC-Referenzspannung referenziert, um den logischen Pegel dieser Signale zu bestimmen, wobei die integrierte Schaltung (10) konfiguriert ist, um mit einer externen Referenzspannung (VREF_EXT) zur Verwendung durch die IC-Referenzspannung verbunden zu sein, wobei die integrierte Schaltung ferner einen Testbetriebsmodus und einen Nichttest-Betriebsmodus aufweist, wobei die IC folgende Merkmale aufweist:
eine Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT); und
eine Einrichtung zum Auswählen von entweder der internen Referenzspannung oder der externen Referenzspannung als die IC-Referenzspannung zumindest teilweise abhängig davon, ob die IC im Testbetriebsmodus oder Nichttest-Betriebsmodus arbeitet.
2. Integrierte Schaltung (10) gemäß Anspruch 1, bei der die Einrichtung zum Auswählen folgende Merkmale aufweist:
eine externe Referenzspannungs-Durchgangsschaltung (24), die konfiguriert ist, um mit der externen Referenzspannung elektrisch verbunden zu sein; und
einen Testmoduslogikschaltungsaufbau (28), wobei der Testmoduslogikschaltungsaufbau (28) erfaßt, ob die IC in dem Test- oder Nichttest-Betriebsmodus betrieben werden soll, wobei ein testmodusanzeigendes Signal durch den Testmoduslogikschaltungsaufbau (28) ausgegeben wird und anzeigt, ob die IC im Testbetriebsmodus arbeitet, wobei das testmodusanzeigende Signal durch die externe Referenzspannungs-Durchgangsschaltung (24) und die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) empfangen wird, wobei entweder die interne Referenzspannung (VREF_INT) oder die externe Referenzspannung (VREF_EXT) als die IC-Referenzspannung zumindest teilweise abhängig von dem testmodusanzeigenden Signal ausgewählt wird.
3. Integrierte Schaltung (10) gemäß Anspruch 2, bei der das testmodusanzeigende Signal ein Deaktivierungssignal (30) umfaßt, wobei das Deaktivierungssignal (30) aktiviert wird, wenn die IC (10) im Testbetriebsmodus betrieben wird, wobei das Deaktivierungssignal (30) durch die externe Referenzspannungs-Durchgangsschaltung (24) empfangen wird, um dadurch die externe Referenzspannungs-Durchgangsschaltung (24) zu deaktivieren.
4. Integrierte Schaltung (10) gemäß Anspruch 3, bei der das testmodusanzeigende Signal ferner ein Freigabesignal (32) umfaßt, wobei das Freigabesignal (32) aktiviert wird, wenn die IC (10) im Testbetriebsmodus betrieben wird, wobei das Freigabesignal (32) durch die Einrichtung zum Erzeugen der internen Referenzspannung (VREF_INT) empfangen wird, um dadurch die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) mit der IC elektrisch zu verbinden.
5. Integrierte Schaltung (10) gemäß Anspruch 4, bei der die Testmoduslogikschaltung (28) das Freigabesignal (32) und das Deaktivierungssignal (30) deaktiviert, wenn der Testmoduslogikschaltungsaufbau (28) bestimmt, daß die integrierte Schaltung (10) im Nichttest-Betriebsmodus ist.
6. Integrierte Schaltung (10) gemäß Anspruch 4, bei der die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) folgende Merkmale aufweist:
einen ersten Widerstand (R1), der zwischen eine Versorgungsspannung (VDD) der integrierten Schaltung (10) und einem ersten Knoten (46) geschaltet ist;
einen zweiten Widerstand (R2), der zwischen den ersten Knoten (46) und Massepotential geschaltet ist; und
einen Transistorschalter (44), der das Freigabesignal (32) empfängt, wobei der Transistorschalter (44) den ersten Knoten (46) mit der integrierten Schaltung (10) elektrisch verbindet, wenn das Freigabesignal (32) aktiv ist, um dadurch die interne Referenzspannung (VREF_INT) mit der integrierten Schaltung (10) zu verbinden.
7. Integrierte Schaltung (10) gemäß Anspruch 4, bei der die externe Referenzspannungs-Durchgangsschaltung (24) einen Transistorschalter (44) aufweist, wobei der Transistorschalter (44) das Deaktivierungssignal (30) empfängt, wobei der Transistorschalter (44) die externe Referenzspannung (VREF_EXT) und die integrierte Schaltung (10) elektrisch miteinander verbindet, wenn das Deaktivierungssignal (30) inaktiv ist, um dadurch die externe Referenzspannung (VREF_EXT) als die IC- Referenzspannung auszuwählen.
8. Schaltung zum Auswählen einer internen Referenzspannung (VREF_INT) zur Verwendung als eine IC-Referenzspannung in einer integrierten Schaltung (10), wobei die integrierte Schaltung (10) konfiguriert ist, um mit der externen Referenzspannung (VREF_INT) elektrisch verbunden zu werden, wobei die integrierte Schaltung (10) einen Testmoduslogikschaltungsaufbau (28) umfaßt, der bestimmt, ob die integrierte Schaltung (10) im Testbetriebsmodus oder Nichttest-Betriebsmodus arbeitet, wobei die Schaltung folgende Merkmale aufweist:
eine Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT);
eine Einrichtung zum Auswählen der externen Referenzspannung (VREF_EXT), wenn die integrierte Schaltung (10) im Nichttest- Betriebsmodus arbeitet; und
eine Einrichtung zum Wählen der internen Referenzspannung (VREF_INT), wenn die integrierte Schaltung (10) im Testbetriebsmodus arbeitet.
9. Schaltung gemäß Anspruch 8, bei der die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) eine Spannungsteilerschaltung (40) und einen Schalter (44) aufweist, wobei der Schalter die interne Referenzspannung (VREF_INT) mit der integrierten Schaltung (10) verbindet, wenn die IC im Testbetriebsmodus ist.
10. Schaltung gemäß Anspruch 8 oder 9, bei der die Einrichtung zum Auswählen folgende Merkmale aufweist:
eine externe Referenzspannungs-Durchgangsschaltung (24), wobei die externe Referenzspannungs-Durchgangsschaltung (24) ein testmodusanzeigendes Signal empfängt, wobei das testmodusanzeigende Signal anzeigt, ob die integrierte Schaltung (10) im Testbetriebsmodus arbeitet, wobei die externe Referenzspannungs-Durchgangsschaltung (24) die externe Referenzspannung (VREF_EXT) und die integrierte Schaltung (10) elektrisch miteinander verbindet, wenn das testmodusanzeigende Signal anzeigt, daß die integrierte Schaltung im Nichttest- Betriebsmodus arbeitet, und die externe Referenzspannung (VREF_EXT) und die integrierte Schaltung (10) trennt, wenn das testmodusanzeigende Signal anzeigt, daß die integrierte Schaltung (10) im Testbetriebsmodus arbeitet.
11. Schaltung gemäß Anspruch 10, bei der die externe Referenzspannungs-Durchgangsschaltung (24) einen Transistorschalter (44) aufweist, der zwischen die externe Referenzspannung (VREF_EXT) und die integrierte Schaltung (10) elektrisch geschaltet ist, wobei der Transistorschalter (44) das testmodusanzeigende Signal empfängt.
12. Schaltung gemäß Anspruch 10, bei der das testmodusanzeigende Signal ein Deaktivierungssignal (30) umfaßt, wobei das Deaktivierungssignal (30) aktiv ist, wenn die integrierte Schaltung (10) im Testbetriebsmodus betrieben wird.
13. Schaltung gemäß Anspruch 10, bei der die Einrichtung zum Wählen folgende Merkmale aufweist:
eine Schalterschaltung, wobei die Schalterschaltung das testmodusanzeigende Signal empfängt, wobei die Schalterschaltung die intern erzeugte Referenzspannung (VREF_INT) und die integrierte Schaltung elektrisch miteinander verbindet, wenn das testmodusanzeigende Signal anzeigt, daß die integrierte Schaltung im Testbetriebsmodus arbeitet, und die intern erzeugte Referenzspannung (VREF_INT) und die integrierte Schaltung trennt, wenn das testmodusanzeigende Signal anzeigt, daß die integrierte Schaltung im Nichttest-Betriebsmodus arbeitet.
14. Schaltung gemäß Anspruch 13, bei der die Schalterschaltung einen Transistorschalter (44) aufweist.
15. Schaltung gemäß Anspruch 13, bei der das testmodusanzeigende Signal ein Freigabesignal (32) umfaßt, wobei das Freigabesignal aktiv ist, wenn die integrierte Schaltung im Testbetriebsmodus betrieben wird.
16. Schaltung gemäß einem der Ansprüche 8 bis 15, bei der die Einrichtung zum Erzeugen, die Einrichtung zum Auswählen und die Einrichtung zum Wählen in ein Substrat (12) der integrierten Schaltung integriert und monolithisch sind.
17. Schaltung gemäß einem der Ansprüche 8 bis 16, bei der die Einrichtung zum Erzeugen, die Einrichtung zum Auswählen und die Einrichtung zum Wählen mit der integrierten Schaltung (10) gemeinsam gehäust sind.
18. Integrierte Schaltung (10), bei der die integrierte Schaltung (IC) die Signale an eine IC-Referenzspannung referenziert, um den logischen Pegel dieser Signale zu bestimmen, wobei die integrierten Schaltung (10) konfiguriert ist, um mit einer externen Referenzspannung (VREF_EXT) zur Verwendung als die IC-Referenzspannung elektrisch verbunden zu werden, wobei die IC folgende Merkmale aufweist:
eine Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT); und
eine Einrichtung zum Erfassen, ob die externe Referenzspannung mit der IC (10) verbunden ist, wobei die Einrichtung zum Erfassen die externe Referenzspannung (VREF_EXT) zur Verwendung als die IC-Referenzspannung auswählt, wenn die externe Referenzspannung (VREF_EXT) mit der IC verbunden ist, wobei die Einrichtung zum Erfassen die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) als die Quelle für die IC- Referenzspannung auswählt, wenn die externe Referenzspannung (VREF_EXT) nicht mit der IC (10) verbunden ist.
19. Integrierte Schaltung (10) gemäß Anspruch 18, bei der die Einrichtung zum Erfassen ein Deaktivierungssignal (30) ausgibt, wobei das Deaktivierungssignal durch die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) empfangen wird, wobei das Deaktivierungssignal (30) aktiv ist und die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) deaktiviert, wenn die externe Referenzspannung mit der IC verbunden ist, wobei das Deaktivierungssignal (30) inaktiv ist und die Einrichtung zum Erzeugen einer internen Referenzspannung (VREF_INT) freigibt, wenn die interne Referenzspannung (VREF_INT) nicht mit der IC (10) verbunden ist.
20. Verfahren zum Auswählen zwischen einer externen und einer internen Referenzspannung zur Verwendung als die Referenzspannung einer integrierten Schaltung, wobei die integrierte Schaltung (10) einen Testbetriebsmodus und einen Nichttest-Betriebsmodus ausweist, wobei das Verfahren folgende Schritte aufweist:
Erzeugen einer internen Referenzspannung (VREF_INT);
Erfassen, ob die integrierte Schaltung (10) im Testbetriebsmodus oder Nichttest-Betriebsmodus arbeitet;
Auswählen der externen Referenzspannung als die Referenzspannung während des Nichttest-Betriebsmodus der integrierten Schaltung; und
Wählen der intern erzeugten Referenzspannung als die Referenzspannung während des Testbetriebsmodus.
21. Verfahren gemäß Anspruch 20, bei dem der Erfassungsschritt ein Aktivieren von zumindest einem testmodusanzeigenden Signal aufweist, wenn die integrierte Schaltung (10) im Testmodus arbeitet.
22. Verfahren gemäß Anspruch 20 oder 21, bei dem der Auswählschritt ein elektrisches Verbinden der externen Referenzspannung (VREF_EXT) und der integrierten Schaltung (10) zumindest teilweise abhängig davon aufweist, ob das zumindest eine testmodusanzeigende Signal inaktiv ist.
23. Verfahren gemäß einem der Ansprüche 20 bis 22, bei dem der Wählschritt ein elektrisches Verbinden der intern erzeugten Referenzspannung (VREF_INT) und der integrierten Schaltung (10) zumindest teilweise abhängig davon aufweist, ob das zumindest eine testmodusanzeigende Signal aktiv ist.
24. Verfahren gemäß einem der Ansprüche 20 bis 23, bei dem das zumindest eine testmodusanzeigende Signal ein Freigabesignal (32) und ein Deaktivierungssignal (30) aufweist, wobei das Freigabesignal und das Deaktivierungssignal aktiv sind, wenn die integrierte Schaltung in dem Testbetriebsmodus arbeitet, und inaktiv sind, wenn die integrierte Schaltung im Nichttest-Betriebsmodus arbeitet.
DE10319119A 2002-04-30 2003-04-28 Integrierte Schaltung und System mit integrierter Schaltung Expired - Fee Related DE10319119B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/135,144 US6744271B2 (en) 2002-04-30 2002-04-30 Internal generation of reference voltage
US10/135144 2002-04-30

Publications (2)

Publication Number Publication Date
DE10319119A1 true DE10319119A1 (de) 2003-11-27
DE10319119B4 DE10319119B4 (de) 2013-07-18

Family

ID=29399212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10319119A Expired - Fee Related DE10319119B4 (de) 2002-04-30 2003-04-28 Integrierte Schaltung und System mit integrierter Schaltung

Country Status (2)

Country Link
US (1) US6744271B2 (de)
DE (1) DE10319119B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007439B4 (de) * 2005-02-18 2010-09-02 Qimonda Ag Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248102B2 (en) * 2005-01-20 2007-07-24 Infineon Technologies Ag Internal reference voltage generation for integrated circuit testing
US20060236185A1 (en) * 2005-04-04 2006-10-19 Ronald Baker Multiple function results using single pattern and method
JP2007026486A (ja) * 2005-07-12 2007-02-01 Toshiba Corp 受光素子回路及び光ディスク装置
KR100799109B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 반도체 소자
US10019387B2 (en) 2015-04-01 2018-07-10 Apple Inc. Reference voltage calibration using a qualified weighted average
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727921B2 (ja) * 1993-08-13 1998-03-18 日本電気株式会社 半導体集積回路装置
KR0120606B1 (ko) * 1994-12-31 1997-10-30 김주용 반도체 기억소자의 자동모드 선택 회로
JPH10242848A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体集積回路
US6094075A (en) * 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
WO1999040450A1 (fr) * 1998-02-09 1999-08-12 Advantest Corporation Appareil pour l'essai de dispositif a semi-conducteur
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
US6407571B1 (en) * 1999-04-14 2002-06-18 Matsushita Electric Industrial Co., Ltd. Voltage detecting circuit for a power system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007439B4 (de) * 2005-02-18 2010-09-02 Qimonda Ag Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen

Also Published As

Publication number Publication date
US6744271B2 (en) 2004-06-01
DE10319119B4 (de) 2013-07-18
US20040041578A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
DE60122066T2 (de) Integrierte schaltung mit testinterface
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE4226048C2 (de) Schaltkreis zur Erzeugung einer internen Stromversorgung mit der Möglichkeit eines Zuverlässigkeitstests ("burn-in")
DE60030480T2 (de) Gerät und verfahren zum selektiven verdichten von testergebnissen
DE10304880A1 (de) Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von integrierten Schaltungen
DE2555435A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE102006030360A1 (de) Verfahren und Vorrichtung zum selektiven Zugreifen auf und zum Konfigurieren von einzelnen Chips eines Halbleiterwafers
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE10255113A1 (de) Systeme und Verfahren zum Erleichtern eines Testens von Anschlußflächentreibern integrierter Schaltungen
DE4243592A1 (de) Paralleltestschaltung für Halbleiter-Speichervorrichtung
DE19744651C2 (de) Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung
WO2005052612A2 (de) Ein- und ausgangsschaltung eines integrierten schaltkreises, verfahren zum testen eines integrierten schaltkreises sowie integrierter schaltkreis mit einer solchen ein- und ausgangsschaltung
EP1217630B1 (de) Verfahren zur Prüfung von einer integrierten Schaltung
DE69731946T2 (de) Gerät zur logik- und leckstromprüfung von digitalen logikschaltungen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE69731053T2 (de) Prüfung von Schaltungen mit Schmitt-Eingängen
DE102006002889A1 (de) Erzeugen einer internen Referenzspannung zum Testen von integrierten Schaltkreisen
DE10319119B4 (de) Integrierte Schaltung und System mit integrierter Schaltung
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE19527487C1 (de) Schaltungsanordnung zum Prüfen der Funktionsfähigkeit einer Stromüberwachungsschaltung für einen Leistungstransistor
EP0214508B1 (de) Integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131019

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee