DE102020205043B4 - Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung - Google Patents

Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung Download PDF

Info

Publication number
DE102020205043B4
DE102020205043B4 DE102020205043.0A DE102020205043A DE102020205043B4 DE 102020205043 B4 DE102020205043 B4 DE 102020205043B4 DE 102020205043 A DE102020205043 A DE 102020205043A DE 102020205043 B4 DE102020205043 B4 DE 102020205043B4
Authority
DE
Germany
Prior art keywords
semiconductor component
layered
arrangement
unsintered
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020205043.0A
Other languages
English (en)
Other versions
DE102020205043A1 (de
Inventor
Steffen Ziesche
Christian Lenz
Uwe Waltrich
Christoph Bayer
Hoang Linh Bach
Andreas Schletz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102020205043.0A priority Critical patent/DE102020205043B4/de
Priority to US17/233,867 priority patent/US11749533B2/en
Publication of DE102020205043A1 publication Critical patent/DE102020205043A1/de
Application granted granted Critical
Publication of DE102020205043B4 publication Critical patent/DE102020205043B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)

Abstract

Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung, bei welchema) eine Anordnung bereitgestellt wird, die mindestens ein Halbleiterbauelement (1), mindestens ein Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) umfasst, wobei die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) zumindest teilweise um das mindestens eine Halbleiterbauelement (1) und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) herum angeordnet ist, undb) die Anordnung einem Sinterprozess unterzogen wird, bei welchem die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) in ein gesintertes keramisches Ein- oder Mehrlagensubstrat umgewandelt wird und gleichzeitig eine elektrische Anbindung des mindestens einen Halbleiterbauelements (1) an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) sowie eine mechanische Anbindung des mindestens einen Halbleiterbauelements (1) und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) an das keramische Ein- oder Mehrlagensubstrat erfolgt, wobei die Anordnung mindestens eine Isolationsschicht aufweist, welche auf dem mindestens einen Halbleiterbauelement (1) angeordnet ist, wobei beim Sinterprozess eine mechanische Anbindung des mindestens einen Halbleiterbauelements (1) und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) an das keramische Ein- oder Mehrlagensubstrat zumindest teilweise über die mindestens eine Isolationsschicht erfolgt, und wobei die mindestens eine Isolationsschicht mindestens eine Isolationsschicht aus Glas ist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung. Im Verfahren wird eine Anordnung bzw. Einhausungstechnologie bereitgestellt, die mindestens ein Halbleiterbauelement, mindestens ein Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate umfasst, wobei die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate zumindest teilweise um das mindestens eine Halbleiterbauelement und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements herum angeordnet ist. Die Anordnung wird einem Sinterprozess unterzogen, bei welchem die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate in ein gesintertes keramisches Ein- oder Mehrlagensubstrat bzw. einen gesinterten keramischen Ein- oder Mehrlagenschaltungsträger umgewandelt wird und gleichzeitig eine elektrische Anbindung des mindestens einen Halbleiterbauelements an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements sowie eine mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat bzw. den keramischen Ein- oder Mehrlagenschaltungsträger erfolgt. Weiterhin betrifft die vorliegende Erfindung auch eine mit dem erfindungsgemäßen Verfahren herstellbare Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung sowie deren Verwendung.
  • SiC-Bauelemente werden in der Leistungselektronik hauptsächlich zum Schalten von hohen elektrischen Strömen (bis zu mehreren 100 A) und hohen Spannungen (mehrere kV) in Antrieben und Energiewandlern eingesetzt. SiC hat aufgrund seiner größeren Bandlücke im Vergleich zu Silicium Vorteile: höhere Junction-Temperaturen der Leistungshalbleiterbauelemente (Tj ≥ 200 °C), höhere Leistungsdichte sowie höhere Schaltgeschwindigkeit und Schaltfrequenz mit geringeren Schaltverlusten. Diesen zentralen funktionalen Vorteilen steht ein Nachteil in ca. dreimal höheren Kosten der Halbleiter (pro Fläche) gegenüber. Für eine breite wirtschaftliche Nutzung sollte dieser Nachteil auf Ebene der Systemkosten mit allen zugehörigen Komponenten mindestens kompensiert werden.
  • Die konventionelle Aufbau- und Verbindungstechnologie sieht ein Löten des Halbleiters auf ein metallisiertes Keramiksubstrat vor, die oberseitige elektrische Kontaktierung erfolgt mittels Drahtbondtechnologie. Zur Verkapselung kann der Halbleiter mit einem organischen Werkstoff vergossen werden. Innovativere Ansätze integrieren den Halbleiter in eine polymerbasierte Leiterplatte und reduzieren damit die für die Schaltverluste relevanten Zuleitungsinduktivitäten. Unabhängig von der Art des Halbleiters kann die aktuelle Aufbau- und Verbindungstechnologie (Gehäuse, Vergussmassen und Anschlusskontaktierungen) nur bis Temperaturen von kurzzeitig 175 °C, dauerhaft bis 125 °C betrieben werden. Im höheren Spannungsbereich > 1,7 kV ist die thermische Grenze bereits bei 150 °C erreicht. Zudem weisen die aktuell eingesetzten Gehäusematerialien eine schlechte Wärmeleitfähigkeit, eine schlechte Korrosionsbeständigkeit und eine nicht angepasste thermische Längenausdehnung auf. Letztere ist circa eine Größenordnung größer als die Längenausdehnung von SiC und macht den Einsatz im höheren Temperaturbereich unmöglich.
  • Die US 2009 / 0 107 616 A1 betrifft ein Herstellungsverfahren für ein mehrschichtiges Keramiksubstrat. Das Herstellungsverfahren umfasst das Herstellen eines ungesinterten keramischen Schichtkörpers mit einem Hohlraum, das Anbringen einer Chipvorrichtung in dem Hohlraum, das Füllen des Hohlraums, in dem die Chipvorrichtung angebracht ist, mit einer keramischen Aufschlämmung, das Anbringen einer Zwangsschicht auf der Ober- und/oder Unterseite des keramischen Schichtkörpers und das Brennen des keramischen Schichtkörpers.
  • In der US 2006 / 0 234 021 A1 wird die Herstellung eines mehrschichtigen keramischen Substrats mit einem Schrumpfungsverhältnis in der Ebene von 1 % oder weniger mit 0,1 % oder weniger Unebenheiten beschrieben.
  • Die DE 600 11 515 T2 bezieht sich auf ein Verfahren zum Herstellen eines Keramiksubstrats, insbesondere auf ein Verfahren zum Herstellen eines Keramikmehrschichtsubstrats, das ein aktives Bauglied, wie z.B. ein Halbleiterbauglied einer integrierten Schaltung, und ein passives Bauglied, wie z.B. einen Kondensator und einen Induktor, oberflächenanbringen kann.
  • In der DE 100 42 653 A1 wird eine keramische Mehrlagenschaltung aus mindestens zwei aufeinanderliegenden keramischen Schichten beschrieben, wobei sich die beiden Schichten in ihrer Dielektrizitätskonstante unterscheiden. Es wird darin ferner eine grüne Keramikfolie mit einer erniedrigten Kristallisationstemperatur und ein Herstellungsverfahren hierzu vorgeschlagen, die nach einem Sintervorgang eine im Vergleich zu Standardfolien kleinere Dielektrizitätskonstante aufweist.
  • Die DE 10 2013 102 058 A1 betrifft eine Chipanordnung, die aufweist: einen Träger; einen Chip, angeordnet über dem Träger; eine Keramikschicht, gebildet über dem Chip und mindestens einem Bereich des Trägers; wobei der Chip umgeben ist von dem Träger und der Keramikschicht.
  • In der DE 103 09 689 A1 wird ein keramischer Körper als monolithischer Mehrschichtverbund mit verbesserten Restporengehalten, lateralen Schwindungen, Schwindungstoleranzen und Oberflächenrauheiten in einem modifizierten LTCC-Multilayer-Verfahren hergestellt, das durch einen zwei- bzw. mehrstufig geführten Sinterprozess gekennzeichnet ist.
  • Ausgehend hiervon war es die Aufgabe der vorliegenden Erfindung ein Verfahren anzugeben, mit welchem auf einfache Weise eine Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung hergestellt werden kann, die auch bei hoher Betriebstemperatur und mit einer hohen Schaltspannung betreibbar ist.
  • Diese Aufgabe wird bezüglich eines Verfahrens zur Herstellung einer Leistungshalbleiterbauelementanordnung bzw. Leistungshalbleiterbauelementeinhausung mit den Merkmalen des Patentanspruchs 1 und bezüglich einer Leistungshalbleiterbauelementanordnung bzw. Leistungshalbleiterbauelementeinhausung mit den Merkmalen des Patentanspruchs 13 gelöst. Patentanspruch 14 betrifft die Verwendung der erfindungsgemäßen Leistungshalbleitbauelementanordnung oder Leistungshalbleiterbauelementeinhausung. Die abhängigen Patentansprüche stellen vorteilhafte Weiterbildungen dar.
  • Erfindungsgemäß wird somit ein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung angegeben, bei welchem
    1. a) eine Anordnung (oder eine Einhausungstechnologie) bereitgestellt wird, die mindestens ein Halbleiterbauelement, mindestens ein Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate umfasst, wobei die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate zumindest teilweise um das mindestens eine Halbleiterbauelement und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements herum angeordnet ist, und
    2. b) die Anordnung einem Sinterprozess unterzogen wird, bei welchem die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate in ein gesintertes keramisches Ein- oder Mehrlagensubstrat (bzw. in einen keramischen Ein- oder Mehrlagenschaltungsträger) umgewandelt wird und gleichzeitig eine elektrische Anbindung des mindestens einen Halbleiterbauelements an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements sowie eine mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat (bzw. den keramischen Ein- oder Mehrlagenschaltungsträger) erfolgt,
    wobei die Anordnung mindestens eine Isolationsschicht aufweist, welche auf dem mindestens einen Halbleiterbauelement angeordnet ist, wobei beim Sinterprozess eine mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat zumindest teilweise über die mindestens eine Isolationsschicht erfolgt, und wobei die mindestens eine Isolationsschicht mindestens eine Isolationsschicht aus Glas ist.
  • Das mindestens eine Halbleiterbauelement ist vorzugsweise mindestens ein Leistungshalbleiterbauelement.
  • Vorzugsweise kann das keramische Ein- oder Mehrlagensubstrat (bzw. der keramische Ein- oder Mehrlagenschaltungsträger) nach außen hin ankontaktiert werden, z.B. zu Einbindung in einen Schaltkreis oder Ähnliches.
  • In Schritt a) des erfindungsgemäßen Verfahrens wird zunächst eine Anordnung bereitgestellt. Diese Anordnung umfasst mindestens ein Halbleiterbauelement, mindestens ein Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate. In der bereitgestellten Anordnung ist dabei die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate zumindest teilweise um das mindestens eine Halbleiterbauelement und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements herum angeordnet. Vorzugsweise ist die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate vollständig um das mindestens eine Halbleiterbauelement und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements herum angeordnet. Bei den schichtförmigen ungesinterten Keramiksubstraten kann es sich um Keramikgrünkörper handeln. Bei dem mindestens einen Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements kann es sich zum Beispiel auch um eine Metallpaste handeln. Zudem können in der Anordnung der ungesinterten Keramiksubstrate auch neben dem Halbleiterelement metallische Folien oder Keramikwerkstoffe eingeschlossen werden, welche schon vor dem Sinterprozess eine hohe thermische oder elektrische Leitfähigkeit aufweisen.
  • In Schritt b) wird die in Schritt a) bereitgestellte Anordnung einem Sinterprozess unterzogen. In diesem Sinterprozess erfolgt ein Sintern der Mehrzahl schichtförmiger ungesinterter Keramiksubstrate zu einem gesinterten keramischen Ein- oder Mehrlagensubstrat, wobei gleichzeitig das mindestens eine Halbleiterbauelement sowie das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements in das keramische Ein- oder Mehrlagensubstrat eingesintert werden. Hierbei erfolgt durch den Sinterprozess eine elektrische Anbindung des mindestens einen Halbleiterbauelements an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements sowie eine mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat. Das Sintern bzw. Unwandeln der ungesinterten Keramiksubstrate zum gesinterten keramischen Ein- oder Mehrlagensubstrat, das elektrische Anbinden des mindestens einen Halbleiterbauelements an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements und das mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat erfolgen somit gleichzeitig in einem Schritt während dem Sinterprozess.
  • Unter einem elektrischen Anbinden des Halbleiterbauelements an das Element zur elektrischen Kontaktierung wird vorzugsweise verstanden, dass das Halbleiterbauelement so mit dem Element zur elektrischen Kontaktierung verbunden wird, dass eine elektrisch leitende Verbindung zwischen dem Halbleiterbauelement und dem Element zur elektrischen Kontaktierung erhalten wird.
  • Unter einem mechanischen Anbinden des Halbleiterbauelements und des Elements zur Kontaktierung an das keramische Ein- oder Mehrlagensubstrat wird vorzugsweise verstanden, dass das Halbleiterbauelement und das Element zur Kontaktierung so mit dem keramischen Ein- oder Mehrlagensubstrat verbunden werden, dass eine feste und dauerhafte Verbindung zwischen dem Halbleiterbauelement und dem keramischen Ein- oder Mehrlagensubstrat sowie zwischen dem Element zur Kontaktierung und dem keramischen Ein- oder Mehrlagensubstrat erhalten wird, bei welcher das Halbleiterbauelement und das Element zur Kontaktierung jeweils in direktem Kontakt zum keramischen Ein- oder Mehrlagensubstrat stehen oder auch in der Ebene kleine Spalte enthalten (z.B. an Stellen, die irrelevant für die elektrische Isolierung sind). Beispielsweise können das Halbleiterbauelement und das Element zur Kontaktierung mit dem keramischen Ein- oder Mehrlagensubstrat verschmelzen oder es kann eine stoffschlüssige Verbindung zwischen dem Halbleiterbauelement und dem keramischen Ein- oder Mehrlagensubstrat sowie zwischen dem Element zur Kontaktierung und dem Ein- oder Mehrlagensubstrat entstehen.
  • Das keramische Ein- oder Mehrlagensubstrat dient zur Fixierung und elektrischen Isolierung des mindestens einen Halbleiterbauelements sowie des mindestens eine Elements zur Kontaktierung des mindestens einen Halbleiterbauelements. Dadurch, dass hierfür ein keramisches Substrat verwendet wird, kann die erfindungsgemäße Halbleiterbauelementanordnung auch bei hohen Temperaturen von über 400 °C und gleichzeitig mit hoher Schaltspannung von bis zu 6,5 kV betrieben werden.
  • Die erfindungsgemäße Verfahren zeichnet sich besonders dadurch aus, dass das Sintern der schichtförmigen ungesinterten keramischen Substrate zum keramischen Ein- oder Mehrlagensubstrat sowie die Anbindung der Elemente aneinander - d.h. die elektrische Anbindung des Halbleiterbauelements an das/die Element(e) zur elektrischen Kontaktierung des Halbleiterbauelements sowie die mechanische Anbindung des Halbleiterbauelements und des/der Elements/Elemente zur elektrischen Kontaktierung des Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat - gleichzeitig in einem Schritt erfolgt. Hierdurch wird eine erhebliche Vereinfachung des Herstellungsverfahrens im Vergleich zu Verfahren aus dem Stand der Technik erreicht, gemäß welchen zunächst ein Sintern der Keramik erfolgt, erst anschließend das Halbleiterbauelement, die Elemente zur Kontaktierung des Halbleiterbauelements sowie weitere mögliche Elemente an das Keramiksubstrat angelötet werden und danach dann noch eine Verkapselung der so erhaltenen Anordnung erfolgt. Mit dem erfindungsgemäßen Verfahren ist somit eine deutlich einfachere, schnellere und kostengünstigere Herstellung einer Halbleiterbauelementanordnung möglich bzw. eine günstige und hochtemperaturtaugliche hermetische Einhausung von Halbleiterbauelementen.
  • Eine weitere Senkung der Kosten des Herstellungsverfahrens wäre beispielsweise dadurch möglich, dass die Chipfläche signifikant verkleinert wird. Hierfür weist das mindestens eine Halbleiterbauelement vorzugsweise eine Gesamtfläche von maximal 25 mm x 25 mm auf. Da kleinere Chipflächen zudem proportional weniger Ansteuerleistung erfordern, wird gleichzeitig auch die Ansteuerschaltung kostengünstiger. Darüber hinaus tragen kleinere Chipflächen in Folge ihrer geringeren Ausgangskapazität ebenfalls zur Verringerung der Schaltverluste bei.
  • Vorzugweise wird das mindestens eine Halbleiterbauelement vor und/oder während Schritt a) durch Halbleiterprozesse in seiner elektrischen Fähigkeit und metallischen Ankontaktierung darauf vorbereitet, dass es durch Temperaturen im Bereich von 400 °C bis 1500 °C, bevorzugt von 800 °C bis 900 °C, nicht negativ beeinflusst wird in Funktionalität und sich formender elektrischer Anbindung. Diese Anpassungen im Herstellungsprozess umfassen beispielsweise ein Weglassen von polymeren Isolationsschichten auf der Halbleiteroberfläche, eine Erstellung einer für den Sinterprozess hochtemperaturtauglichen Metallisierung des Halbleiters und/oder eine Anpassung der Dotierung oder Metallisierung, damit durch den finalen Keramikeinbrand das vollfunktionale Halbleiterbauelement erhalten wird.
  • Erfindungsgemäß weist die Anordnung mindestens eine Isolationsschicht auf, welche auf dem mindestens einen Halbleiterbauelement angeordnet ist, wobei beim Sinterprozess eine mechanische Anbindung des mindestens einen Halbleiterbauelements und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements an das keramische Ein- oder Mehrlagensubstrat zumindest teilweise über die mindestens eine Isolationsschicht erfolgt, und wobei die mindestens eine Isolationsschicht mindestens eine Isolationsschicht aus Glas ist. Beispielsweise kann die mindestens eine Isolationsschicht durch den Sinterprozess stoffschlüssig, formschlüssig oder kraftschlüssig, vorzugsweise stoffschlüssig, mit dem keramischen Ein- oder Mehrlagensubstrat verbunden werden. Es ist bevorzugt, dass die mindestens eine Isolationsschicht nur auf der Oberseite des mindestens einen Halbleiterbauelements angeordnet ist, d.h. dass auf den Seitenflächen des mindestens einen Halbleiterbauelements keine Isolationsschicht angeordnet ist.
  • Eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens zeichnet sich dadurch aus, dass das mindestens eine Halbleiterbauelement ausgewählt ist aus der Gruppe bestehend aus SiC-Halbleiterbauelementen, GaN-Halbleiterbauelementen, Diamant-Halbleiterbauelementen, GaO-Halbleiterbauelementen, AIN-Halbleiterbauelementen, SOI-Si-Halbleiterbauelementen und Kombinationen hiervon.
  • Besonders bevorzugt ist das mindestens eine Halbleiterbauelement ein SiC-Halbleiterbauelement, insbesondere ein SiC-Chip. SiC-Halbleiterbauelemente bzw. SiC-Chips eignen sich besonders gut zum Schalten von hohen elektrischen Strömen (bis zu mehreren 100 A) und hohen Spannungen (mehrere kV), z.B. in Antrieben und Energiewandlern. SiC hat aufgrund seiner größeren Bandlücke im Vergleich zu Silicium Vorteile: höhere Junction-Temperaturen der Leistungshalbleiterbauelemente (Tj ≥ 200 °C), höhere Leistungsdichte sowie höhere Schaltgeschwindigkeit und Schaltfrequenz mit geringeren Schaltverlusten.
  • In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens sind die schichtförmigen ungesinterten Keramiksubstrate ausgewählt aus der Gruppe bestehend aus schichtförmigen ungesinterten ULTCC-Substraten („Ultra-Low Temperature Cofired ceramics“-Substraten), schichtförmigen ungesinterten LTCC-Substraten („Low Temperature Cofired ceramics“-Substraten), schichtförmigen ungesinterten HTCC-Substraten („High Temperature Cofired ceramics“-Substraten), schichtförmigen ungesinterten Oxidkeramiksubstraten (z.B. Al2O3), schichtförmigen ungesinterten Nitridkeramiksubstraten (z.B. AIN) und Kombinationen hiervon.
  • Besonders bevorzugt handelt es sich bei den schichtförmigen ungesinterten Keramiksubstraten um schichtförmige ungesinterte Mehrlagenkeramische-Substrate.
  • Eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass die schichtförmigen ungesinterten Keramiksubstrate keine Schwindungen oder keine lateralen Schwindungen oder keine anordnungs- oder halbleiterschädigenden Schwindungen während des Sinterprozesses aufweisen. Das kann beispielsweise erreicht werden entweder durch Einsatz von Keramiken mit materialinhärenter Schwindungsbeschränkung (self-constrained sintering) oder durch externen Einfluss z.B. durch Auflaminieren von nichtschwindenden Opferfolien oder durch uniaxiale Druckbelastung (pressure-assisted sintering) während des Sinterprozesses.
  • Eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens zeichnet sich dadurch aus, dass das mindestens eine Element zur elektrischen Kontaktierung
    1. a) mindestens eine Metallschicht umfasst, die auf einer Oberfläche des mindestens einen Halbleiterbauelements angeordnet ist, welches vorzugsweise einen Hochtemperatursinterprozess, insbesondere bei einer Temperatur zwischen 400 °C und 1500 °C, erlaubt, und/oder
    2. b) mindestens ein Element zur (elektrischen) Durchkontaktierung umfasst, das vor oder während Schritt a) in eine oder mehrere Durchbohrungen von einer oder mehrerer der schichtförmigen ungesinterten Keramiksubstrate eingebracht wird, und/oder
    3. c) mindestens eine (elektrische) Leiterbahn umfasst, die vor oder während Schritt a) auf die Oberfläche eines oder mehrerer der schichtförmigen ungesinterten Keramiksubstrate aufgebracht wird.
  • Das mindestens eine Halbleiterbauelement kann auf einer Oberfläche mindestens eine Metallschicht bzw. Metallisierung zur elektrischen Kontaktierung aufweisen. Die Metallschicht kann auch als Metallpaste vorliegen. Vorzugsweise findet bei dem Sinterprozess in Schritt b auch eine Sinterung der mindestens einen Metallschicht oder Metallpaste statt. Hierbei kann die Metallpaste zu einer Metallschicht bzw. Metallisierung gesintert werden. Somit erfolgt dann beim Sinterprozess in Schritt b) eine Co-Sinterung der Keramik und der Metallisierung. Bei der mindestens einen Metallschicht bzw. Metallisierung kann es sich um eine flächige, niederinduktive Metallisierung handeln.
  • Eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass das mindestens eine Element zur elektrischen Kontaktierung ein Material enthält oder daraus besteht, welches ausgewählt ist aus der Gruppe bestehend aus Silber, Silberlegierungen, Gold, Goldlegierungen, Platin, Platinlegierungen, Wolfram, Wolframlegierungen, Molybdän, Molybdänlegierungen, Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen, keramischen Materialien, Siliciumcarbidverbindungen, Graphit, Graphitverbindungen, Titanboriden, Zirkonboriden, und Mischungen hiervon.
  • In einer bevorzugten Variante des erfindungsgemäßen Verfahrens ist nach dem Sinterprozess in Schritt b) das mindestens eine Halbleiterbauelement durch das gesinterte keramische Ein- oder Mehrlagensubstrat vollständig hermetisch eingekapselt. Dies wird durch eine entsprechende Anordnung der schichtförmigen ungesinterten Keramiksubstrate um das mindestens eine Halbleiterbauelement erreicht. Hierbei kann die Anordnung in Schritt a) beispielsweise so bereitgestellt werden, dass die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate vollständig um das mindestens eine Halbleiterbauelement herum angeordnet ist. Durch den Sinterprozess in Schritt b) kann dann erreicht werden, dass das mindestens eine Halbleiterbauelement durch das gesinterte keramische Ein- oder Mehrlagensubstrat vollständig hermetisch eingekapselt ist. Dadurch, dass das mindestens einen Halbleiterbauelement durch das gesinterte keramische Ein- oder Mehrlagensubstrat vollständig hermetisch eingekapselt ist, ist das mindestens eine Halbleiterbauelement sehr viel besser gegenüber äußeren Einflüssen geschützt, wodurch eine zuverlässige Funktion über einen langen Zeitraum erreicht wird.
  • Eine weitere bevorzugte Variante des erfindungsgemäßen Verfahrens zeichnet sich dadurch aus, dass beim Sinterprozess in Schritt b) die in Schritt a) bereitgestellte Anordnung einer Wärmebehandlung bei einer Temperatur im Bereich von 400 °C bis 1500 °C, bevorzugt bei einer Temperatur im Bereich von 800 °C bis 900 °C unterzogen wird. Innerhalb dieses Temperaturbereichs kann ein besonders schnelles und effizientes Sintern der Keramik sowie ein besonders starkes Anbinden des Halbleiterbauelements und des/der Elements/Elemente zur Kontaktierung des Halbleiterbauelements an die Keramik erreicht werden.
  • In einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird die in Schritt a) bereitgestellte Anordnung vor oder nach dem Sinterprozess in Schritt b) an mindestens einem Basissubstrat befestigt. Das Basissubstrat ist vorzugsweise ausgewählt aus der Gruppe bestehend aus Direct-Copper-Bonded-Substraten, Active-Metal-Bonding-Substraten, Si3N4-Substraten, Al2O3-Substraten, und Kombinationen hiervon.
  • Gemäß einer weiteren bevorzugten Variante des erfindungsgemäßen Verfahrens wird die in Schritt a) bereitgestellte Anordnung durch mindestens eine Silbersinterschicht an dem mindestens einen Basissubstrat befestigt, vorzugsweise angelötet oder geschweißt. Alternativ kann die bereitgestellte Anordnung auch auf das Basissubstrat gepresst (Press-Fit) und gleichzeitig mit einer hochwärmeleitfähigen, elektrisch leitfähigen Schicht (TIM) elektrisch und thermisch kontaktiert werden.
  • Eine weitere bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, dass die in Schritt a) bereitgestellte Anordnung zusätzlich mindestens ein weiteres Element umfasst, welches ausgewählt ist aus der Gruppe bestehend aus
    • - Sensoren, vorzugsweise Temperatursensoren, Drucksensoren, Strömungssensoren, Gassensoren;
    • - passiven Bauelementen, vorzugsweise Widerständen, Kapazitäten, Induktivitäten;
    • - monolithischen Bauelementen,
    • - Gate-Treibern, und
    • - Kombinationen hiervon.
  • Das weitere Element kann beispielsweise diskret oder in Form einer Funktionalschicht ausgeführt sein.
  • In einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens weist mindestens eines der schichtförmigen ungesinterten Keramiksubstrate eine integrierte Kühlstruktur auf, die vorzugsweise thermische Vias, Kühlkanäle, Heatpipes, und/oder mitsinternde Silbersubstrate umfasst. Vorzugsweise weisen mehrere, besonders bevorzugt alle, der schichtförmigen ungesinterten Keramiksubstrate jeweils eine integrierte Kühlstruktur auf, die vorzugsweise thermische Vias, Kühlkanäle, Heatpipes, und/oder mitsinternde Silbersubstrate umfasst.
  • Vorzugsweise kann durch Freischnitte und/oder Dimples eine Reduktion von Eigenspannungen erreicht werden.
  • Vorzugsweise können zusätzliche SiC-Komponenten in die Anordnung integriert werden, um so eine Verbesserung der Entwärmung und/oder eine beidseitige Entwärmung zu erreichen.
  • Die vorliegende Erfindung betrifft zudem auch eine Halbleiterbauelementanordnung, welche gemäß dem erfindungsgemäßen Verfahren herstellbar oder hergestellt ist.
  • Vorzugsweise weist das mit dem erfindungsgemäßen Verfahren hergestellte Halbleiterbauelement eine zuverlässige Funktion bei hoher Betriebstemperatur (T > 400 °C), eine gleichzeitige Anwendbarkeit bei hoher Schaltspannung (> 3,3 kV) durch hermetische keramische Verpackung und elektrische Durchschlagsfestigkeit bei hohen Temperaturen, reduzierte parasitäre Übergangsimpedanzen und eine exzellente Langzeitstabilität auch bei anspruchsvollen Umgebungsbedingungen auf.
  • Ferner betrifft die vorliegende Erfindung auch die Verwendung der erfindungsgemäßen Halbleiterbauelementanordnung zum Schalten von elektrischen Strömen, vorzugsweise von elektrischen Strömen größer 100 A, und von Spannungen, vorzugsweise von Spannungen größer als 1 kV, in Antrieben und/oder Energiewandlern.
  • Die vorliegende Erfindung wird anhand der nachfolgenden Figuren und Beispiele näher erläutert, ohne die Erfindung auf die speziell dargestellten Parameter zu beschränken.
  • In 1 wird ein Verfahren beispielhaft verdeutlicht. In der oberen Darstellung ist dargestellt, wie eine Anordnung bereitgestellt wird, die ein Halbleiterbauelement 1 (z.B. Si-Leistungshalbleiterbauelement), mehrere Elemente zur elektrischen Kontaktierung des Halbleiterbauelements und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate 3 (z.B. LTCC-Substrate) umfasst. Die Elemente zur elektrischen Kontaktierung des Halbleiterbauelements umfassen sowohl prozess- und hochtemperaturgeeignete Metallisierungsschichten, die auf der Oberfläche des Halbleiterbauelements angeordnet sind, als auch Durchkontaktierungen 2 durch elektrisch gut leitfähiges Material, z.B. Ag, die in mehrere Durchbohrungen von mehreren der schichtförmigen ungesinterten Keramiksubstrate 3 eingebracht wurden.
  • In der unteren Darstellung der 1 ist die Anordnung aus der oberen Darstellung gezeigt, nachdem sie einem Sinterprozess unterzogen wurde, bei welchem die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate 3 in ein gesintertes keramisches Mehrlagensubstrat bzw. einen gesinterten keramischen Mehrlagenschaltungsträger umgewandelt wurde und gleichzeitig eine elektrische Anbindung des Halbleiterbauelements 1 an die Elemente zur elektrischen Kontaktierung des Halbleiterbauelements 1 sowie eine mechanische Anbindung des Halbleiterbauelements 1 und der Elemente zur elektrischen Kontaktierung des Halbleiterbauelements 1 an das keramische Mehrlagensubstrat bzw. den keramischen Mehrlagenschaltungsträger erfolgt ist. Die untere Darstellung in 1 zeigt somit eine beispielhafte Leistungshalbleiterbauelementanordnung.
  • 2 zeigt zwei weitere beispielhafte Leistungshalbleiterbauelementanordnungen. Diese umfassen jeweils ein Halbleiterbauelement 1 (z.B. ein SiC-Leistungshalbleiterbauelement), mehrere Elemente zur elektrischen Kontaktierung des Halbleiterbauelements und ein gesintertes keramisches Mehrlagensubstrat 3 (z.B. LTCC-Keramik), welches aus schichtförmigen ungesinterten Keramiksubstraten hergestellt wurde. Die Elemente zur elektrischen Kontaktierung des Halbleiterbauelements umfassen sowohl prozess- und hochtemperaturgeeignete Metallisierungsschichten, die auf der Oberfläche des Halbleiterbauelements angeordnet sind, als auch Durchkontaktierungen 2 durch elektrisch gut leitfähiges Material, z.B. Ag. Zudem umfassen die Elemente zur elektrischen Kontaktierung des Halbleiterbauelements auch eine oder mehrere Leiterbahnen die auf die Oberfläche eines oder mehrerer der schichtförmigen ungesinterten Keramiksubstrate aufgebracht wurden. Die beiden in 2 gezeigten Halbleiterbauelementanordnungen sind jeweils an einer Kombination von zwei Direct-Copper-Bonded-Substraten (DCB-Substraten) befestgt, nämlich einem DCB-Substrat 4 aus einem elektrisch gut leitfähigen Material, z.B. Cu, sowie einem DCB-Substrat 5 aus einem elektrisch isolierendem Material, z.B. Si3N4. Die Kombination aus DCB-Substraten ist schließlich an einem Kühlkörper 6 befestigt.
  • Die in 2 gezeigten Anordnungen unterscheiden sich durch die Lage der Leiterbahnen voneinander. Die oben in 2 dargestellte Anordnung weist eine Leiterbahn auf der äußeren Oberfläche des gesinterten keramischen Mehrlagensubstrats 3 auf, wohingegen die unten in 2 gezeigte Anordnung eine Leiterbahn zwischen zwei Lagen des gesinterten keramischen Mehrlagensubstrats 3 aufweist.

Claims (14)

  1. Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung, bei welchem a) eine Anordnung bereitgestellt wird, die mindestens ein Halbleiterbauelement (1), mindestens ein Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) und eine Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) umfasst, wobei die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) zumindest teilweise um das mindestens eine Halbleiterbauelement (1) und das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) herum angeordnet ist, und b) die Anordnung einem Sinterprozess unterzogen wird, bei welchem die Mehrzahl schichtförmiger ungesinterter Keramiksubstrate (3) in ein gesintertes keramisches Ein- oder Mehrlagensubstrat umgewandelt wird und gleichzeitig eine elektrische Anbindung des mindestens einen Halbleiterbauelements (1) an das mindestens eine Element zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) sowie eine mechanische Anbindung des mindestens einen Halbleiterbauelements (1) und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) an das keramische Ein- oder Mehrlagensubstrat erfolgt, wobei die Anordnung mindestens eine Isolationsschicht aufweist, welche auf dem mindestens einen Halbleiterbauelement (1) angeordnet ist, wobei beim Sinterprozess eine mechanische Anbindung des mindestens einen Halbleiterbauelements (1) und des mindestens einen Elements zur elektrischen Kontaktierung des mindestens einen Halbleiterbauelements (1) an das keramische Ein- oder Mehrlagensubstrat zumindest teilweise über die mindestens eine Isolationsschicht erfolgt, und wobei die mindestens eine Isolationsschicht mindestens eine Isolationsschicht aus Glas ist.
  2. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das mindestens eine Halbleiterbauelement (1) ausgewählt ist aus der Gruppe bestehend aus SiC-Halbleiterbauelementen, GaN-Halbleiterbauelementen, Diamant-Halbleiterbauelementen, GaO-Halbleiterbauelementen, AIN-Halbleiterbauelementen, SOI-Si-Halbleiterbauelementen und Kombinationen hiervon.
  3. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die schichtförmigen ungesinterten Keramiksubstrate (3) ausgewählt sind aus der Gruppe bestehend aus schichtförmigen ungesinterten ULTCC-Substraten, schichtförmigen ungesinterten LTCC-Substraten, schichtförmigen ungesinterten HTCC-Substraten, schichtförmigen ungesinterten Oxidkeramiksubstraten, schichtförmigen ungesinterten Nitridkeramiksubstraten und Kombinationen hiervon.
  4. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die schichtförmigen ungesinterten Keramiksubstrate (3) keine Schwindungen oder keine lateralen Schwindungen oder keine anordnungs- oder halbleiterschädigenden Schwindungen während des Sinterprozesses aufweisen.
  5. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass a) das mindestens eine Halbleiterbauelement (1) auf einer Oberfläche mindestens eine Metallschicht zur elektrischen Kontaktierung aufweist, und/oder b) das mindestens eine Element zur elektrischen Kontaktierung mindestens ein Element zur Durchkontaktierung (2) umfasst, das vor oder während Schritt a) in eine oder mehrere Durchbohrungen von einer oder mehrerer der schichtförmigen ungesinterten Keramiksubstrate (3) eingebracht wird, und/oder c) das mindestens eine Element zur elektrischen Kontaktierung mindestens eine Leiterbahn umfasst, die vor oder während Schritt a) auf die Oberfläche eines oder mehrerer der schichtförmigen ungesinterten Keramiksubstrate (3) aufgebracht wird.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das mindestens eine Element zur elektrischen Kontaktierung ein Material enthält oder daraus besteht, welches ausgewählt ist aus der Gruppe bestehend aus Silber, Silberlegierungen, Gold, Goldlegierungen, Platin, Platinlegierungen, Wolfram, Wolframlegierungen, Molybdän, Molybdänlegierungen, Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen, keramischen Materialien, Siliciumcarbidverbindungen, Graphit, Graphitverbindungen, Titanboriden, Zirkonboriden, und Mischungen hiervon.
  7. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Sinterprozess in Schritt b) das mindestens eine Halbleiterbauelement (1) durch das gesinterte keramische Ein- oder Mehrlagensubstrat vollständig hermetisch eingekapselt ist.
  8. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Sinterprozess in Schritt b) die in Schritt a) bereitgestellte Anordnung einer Wärmebehandlung bei einer Temperatur im Bereich von 400 °C bis 1500 °C unterzogen wird.
  9. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die in Schritt a) bereitgestellte Anordnung vor oder nach dem Sinterprozess in Schritt b) an mindestens einem Basissubstrat befestigt wird.
  10. Verfahren gemäß dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die in Schritt a) bereitgestellte Anordnung durch mindestens eine Silbersinterschicht an dem mindestens einen Basissubstrat befestigt wird.
  11. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die in Schritt a) bereitgestellte Anordnung zusätzlich mindestens ein weiteres Element umfasst, welches ausgewählt ist aus der Gruppe bestehend aus - Sensoren; - passiven Bauelementen; und - Kombinationen hiervon.
  12. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eines der schichtförmigen ungesinterten Keramiksubstrate (3) eine integrierte Kühlstruktur aufweist.
  13. Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung herstellbar oder hergestellt nach einem Verfahren gemäß einem der vorhergehenden Ansprüche.
  14. Verwendung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung gemäß dem vorhergehenden Anspruch zum Schalten von elektrischen Strömen und von Spannungen in Antrieben und/oder Energiewandlern.
DE102020205043.0A 2020-04-21 2020-04-21 Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung Active DE102020205043B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020205043.0A DE102020205043B4 (de) 2020-04-21 2020-04-21 Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
US17/233,867 US11749533B2 (en) 2020-04-21 2021-04-19 Method of manufacturing a power semiconductor component arrangement or a power semiconductor component housing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020205043.0A DE102020205043B4 (de) 2020-04-21 2020-04-21 Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung

Publications (2)

Publication Number Publication Date
DE102020205043A1 DE102020205043A1 (de) 2021-10-21
DE102020205043B4 true DE102020205043B4 (de) 2024-07-04

Family

ID=77919374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020205043.0A Active DE102020205043B4 (de) 2020-04-21 2020-04-21 Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung

Country Status (2)

Country Link
US (1) US11749533B2 (de)
DE (1) DE102020205043B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023200721A1 (de) 2023-01-30 2024-08-01 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagiges Keramiksubstrat

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042653A1 (de) 2000-08-31 2002-03-28 Bosch Gmbh Robert Keramische Mehrlagenschaltung
DE10309689A1 (de) 2003-02-27 2004-09-16 Bundesanstalt für Materialforschung und -Prüfung (BAM) Keramischer Körper mit monolithischem Schichtaufbau und Verfahren zu seiner Herstellung
DE60011515T2 (de) 1999-06-16 2005-06-30 Murata Manufacturing Co., Ltd., Nagaokakyo Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
US20060234021A1 (en) 2003-10-17 2006-10-19 Hirayoshi Tanei Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
US20090107616A1 (en) 2007-10-31 2009-04-30 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of multi-layer ceramic substrate
DE102013102058A1 (de) 2012-03-01 2013-09-19 Infineon Technologies Ag Chipanordnungen und Verfahren zum Bilden einer Chipanordnung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US4931906A (en) * 1988-03-25 1990-06-05 Unitrode Corporation Hermetically sealed, surface mountable component and carrier for semiconductor devices
US6241838B1 (en) * 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
JP2001106571A (ja) * 1999-10-07 2001-04-17 Murata Mfg Co Ltd 誘電体セラミック組成物及びセラミック電子部品
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
JP3593964B2 (ja) * 2000-09-07 2004-11-24 株式会社村田製作所 多層セラミック基板およびその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7507682B2 (en) * 2004-02-24 2009-03-24 Kyocera Corporation Method of manufacturing ceramic paste and ceramic multi-layer wiring substrate utilizing the same
EP1796106A4 (de) * 2004-09-02 2010-04-14 Sekisui Chemical Co Ltd Stromleitende feinpartikel und anisotrop stromleitendes material
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
WO2009096326A1 (ja) * 2008-01-31 2009-08-06 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法及びセラミック多層基板
KR101493866B1 (ko) * 2008-02-28 2015-02-16 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
JP2013051088A (ja) * 2011-08-30 2013-03-14 Tokai Rubber Ind Ltd 有機半導体デバイスおよびその製造方法
CN105027276B (zh) * 2013-07-31 2018-03-06 富士电机株式会社 半导体装置
WO2015029907A1 (ja) * 2013-08-29 2015-03-05 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60011515T2 (de) 1999-06-16 2005-06-30 Murata Manufacturing Co., Ltd., Nagaokakyo Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE10042653A1 (de) 2000-08-31 2002-03-28 Bosch Gmbh Robert Keramische Mehrlagenschaltung
DE10309689A1 (de) 2003-02-27 2004-09-16 Bundesanstalt für Materialforschung und -Prüfung (BAM) Keramischer Körper mit monolithischem Schichtaufbau und Verfahren zu seiner Herstellung
US20060234021A1 (en) 2003-10-17 2006-10-19 Hirayoshi Tanei Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
US20090107616A1 (en) 2007-10-31 2009-04-30 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of multi-layer ceramic substrate
DE102013102058A1 (de) 2012-03-01 2013-09-19 Infineon Technologies Ag Chipanordnungen und Verfahren zum Bilden einer Chipanordnung

Also Published As

Publication number Publication date
US20210327724A1 (en) 2021-10-21
DE102020205043A1 (de) 2021-10-21
US11749533B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
EP1364402B1 (de) Leistungsmodul mit verbessertem transienten wärmewiderstand
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
EP3559986A1 (de) Leistungsmodul mit einem in etagen ausgebildeten gehäuse
EP2387477A1 (de) Sinterwerkstoff, sinterverbindung sowie verfahren zum herstellen einer sinterverbindung
DE102018111989B4 (de) Elektronikmodul und Verfahren zur Herstellung desselben
EP3747048A1 (de) Elektronisches bauelement
DE102016104844A1 (de) Verfahren zur Herstellung eines Chipverbunds
EP1514459B1 (de) Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat
DE102018205670A1 (de) Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
EP1099246A1 (de) Verfahren zur herstellung eines keramischen körpers mit einem integrierten passiven elektronischen bauelement, derartiger körper und verwendung des körpers
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE102020205043B4 (de) Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102017102389A1 (de) Leistungselektronikmodule
EP2100331A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE10049596A1 (de) Dielektrische Keramikzusammensetzung und keramisches Elektronikbauteil
EP3384527A1 (de) Elektronisches leistungsmodul
EP3285296A1 (de) Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
DE202015001441U1 (de) Leistungshalbleitermodul mit kombinierten Dickfilm- und Metallsinterschichten
EP2887392A2 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102020103487B4 (de) Verfahren zur Herstellung eines Glas-Keramik-Verbundsubstrates
WO2014139519A2 (de) Metall-keramik-substrat sowie verfahren zum herstellen eines metall-keramik-substrates

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division