DE102019133933A1 - Neuartige struktur für metall-gate-elektrode und herstellungsverfahren - Google Patents

Neuartige struktur für metall-gate-elektrode und herstellungsverfahren Download PDF

Info

Publication number
DE102019133933A1
DE102019133933A1 DE102019133933.2A DE102019133933A DE102019133933A1 DE 102019133933 A1 DE102019133933 A1 DE 102019133933A1 DE 102019133933 A DE102019133933 A DE 102019133933A DE 102019133933 A1 DE102019133933 A1 DE 102019133933A1
Authority
DE
Germany
Prior art keywords
metal layer
work function
function metal
fill
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019133933.2A
Other languages
English (en)
Inventor
Ru-Shang Hsiao
Ching-Hwang Su
Pohan Kung
Ying Hsin Lu
I-Shan Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019133933A1 publication Critical patent/DE102019133933A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine Kanalkomponente eines Transistors und eine über der Kanalkomponente angeordnete Gate-Komponente. Die Gate-Komponente umfasst: eine dielektrische Schicht, eine erste Austrittsarbeitsmetallschicht, die über der dielektrischen Schicht angeordnet ist, eine Füllmetallschicht, die über der ersten Austrittsarbeitsmetallschicht angeordnet ist, und eine zweite Austrittsarbeitsmetallschicht, die über der Füllmetallschicht angeordnet ist.

Description

  • PRIORITÄTSDATEN
  • Die vorliegende Anmeldung beansprucht Priorität der am 26. Juli 2019 eingereichten vorläufigen US-Patentanmeldung 62/879,235 mit dem Titel „Novel Structure For Metal Gate Electrode And Method of Fabrication“ und deren Folgeanmeldung, deren Inhalt hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Die Industrie um integrierte Halbleiterschaltungen (ICs) hat ein exponentielles Wachstum erfahren. Technische Fortschritte bei den IC-Materialien und dem IC-Design haben IC-Generationen hervorgebracht, wo jede Generation kleinere und komplexere Schaltkreise aufweist als die vorherige Generation. Im Zuge der IC-Entwicklung hat die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Bauelemente pro Chipfläche) allgemein zugenommen, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die mittels eines Herstellungsprozesses gebildet werden kann) kleiner geworden ist. Dieser Prozess der Abwärtsskalierung realisiert allgemein Vorteile, indem er die Produktionseffizienz steigert und die mit der Produktion verbundenen Kosten senkt. Eine solche Abwärtsskalierung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Zum Beispiel kann der elektrische Widerstand mit fortschreitender Abwärtsskalierung der Vorrichtung zu einem größeren Problem werden. Bei herkömmlichen IC-Vorrichtungen kann es schwierig sein, den Gate-Kontaktwiderstand zu reduzieren. Daher ist die Leistung für herkömmliche IC-Vorrichtungen bisher nicht optimiert worden.
  • Figurenliste
  • Die vorliegende Offenbarung lässt sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sein sind und lediglich der Veranschaulichung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 ist eine perspektivische Ansicht einer FinFET-Vorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenlegung.
    • 2-4 sind schaubildhafte dreidimensionale perspektivische Ansichten eines Abschnitts einer Halbleitervorrichtung auf verschiedenen Stufen der Herstellung gemäß verschiedenen Aspekten der vorliegenden Offenlegung.
    • 5-17 sind schaubildhafte dreidimensionale perspektivische Ansichten eines Abschnitts einer Halbleitervorrichtung auf verschiedenen Stufen der Herstellung gemäß verschiedenen Aspekten der vorliegenden Offenlegung.
    • 18 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Offenbarung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder - buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen. Darüber hinaus kann die Ausbildung eines Strukturelements auf, in Verbindung mit, und/oder in Kopplung mit einem anderen Strukturelement in der folgenden vorliegenden Offenbarung Ausführungsformen umfassen, in denen die Strukturelemente in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen weitere Strukturelemente ausgebildet sein können, die zwischen den Strukturelementen liegen, so dass die Strukturelemente möglicherweise nicht in direktem Kontakt stehen. Außerdem werden räumlich relative Begriffe, wie zum Beispiel „unterer“, „oberer“, „horizontal“, „vertikal“, „darüber“, „über“, „darunter“, „unter“, „aufwärts“, „abwärts“, „oben“, „unten“ usw. sowie deren Ableitungen (zum Beispiel „in horizontaler Richtung“, „in Abwärtsrichtung“, „in Aufwärtsrichtung“ usw.) zur Vereinfachung der vorliegenden Offenbarung in Bezug auf die Beziehung eines Strukturelements zu einem anderen Strukturelement verwendet. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements, das die Strukturelemente umfasst, abdecken. Des Weiteren soll, wenn eine Zahl oder ein Bereich von Zahlen mit „etwa“, „ungefähr“ und dergleichen beschrieben wird, der Begriff auch Zahlen umfassen, die innerhalb eines sinnvollen Bereichs liegen, der die genannte Zahl umfasst, wie zum Beispiel innerhalb ±10 % der genannten Zahl oder anderer Werte, so wie es dem Verständnis des Fachmannes entspricht. Zum Beispiel umfasst der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
  • Bestimmte Aspekte dieser Offenbarung betreffen allgemein Halbleitervorrichtungen, und betreffen insbesondere Feldeffekttransistoren (FETs), wie zum Beispiel planare FETs oder dreidimensionale Fin-Line-FETs (FinFETs). Eine Ausführungsform der vorliegenden Offenbarung wird im Folgenden am Beispiel eines FinFET veranschaulicht, obgleich es sich versteht, dass die vorliegende Offenbarung auch für planare Nicht-FinFET-Vorrichtungen gilt, sofern nicht ausdrücklich etwas anderes beansprucht wird.
  • In 1 ist eine perspektivische Ansicht einer beispielhaften FinFET-Vorrichtung 10 veranschaulicht. Die FinFET-Vorrichtungsstruktur 10 umfasst eine N-Typ-FinFET-Vorrichtungsstruktur (NMOS) 15 und eine P-Typ-FinFET-Vorrichtungsstruktur (PMOS) 25. Die FinFET-Vorrichtungsstruktur 10 umfasst ein Substrat 102. Das Substrat 102 kann aus Silizium oder anderen Halbleitermaterialien gebildet sein. Alternativ oder zusätzlich kann das Substrat 102 auch andere elementare Halbleitermaterialien wie zum Beispiel Germanium umfassen. In einigen Ausführungsformen ist das Substrat 102 aus einem Verbundhalbleiter wie zum Beispiel Siliziumcarbid, Gallium-Arsen, Indium-Arsenid oder Indium-Phosphid gebildet. In einigen Ausführungen ist das Substrat 102 aus einem Legierungshalbleiter wie zum Beispiel Silizium-Germanium, Silizium-Germanium-Carbid, Gallium-Arsen-Phosphid oder Gallium-Indium-Phosphid gebildet. In einigen Ausführungsformen weist das Substrat 102 eine Epitaxialschicht auf. Das Substrat 102 kann beispielsweise eine Epitaxialschicht aufweisen, die über einem Volumenhalbleiter liegt.
  • Die FinFET-Vorrichtungsstruktur 10 umfasst außerdem eine oder mehrere Finnenstrukturen 104 (zum Beispiel Si-Finnen), die sich von dem Substrat 102 in der Z-Richtung erstrecken und von Abstandshaltern 105 in der Y-Richtung umgeben sind. Die Finnenstruktur 104 verläuft in der X-Richtung länglich und kann optional Germanium (Ge) umfassen. Die Finnenstruktur 104 kann unter Verwendung geeigneter Prozesse, wie zum Beispiel Photolithographie- und Ätzprozesse, gebildet werden. In einigen Ausführungen wird die Finnenstruktur 104 aus dem Substrat 102 unter Verwendung von Trockenätz- oder Plasmaprozessen herausgeätzt. In einigen anderen Ausführungsformen kann die Finnenstruktur 104 durch einen Mehrfachstrukturierungs-Lithographieprozess, wie zum Beispiel einen Doppelstrukturierungs-Lithographieprozess (DPL), gebildet werden. DPL ist ein Verfahren zum Erstellen einer Struktur auf einem Substrat durch Teilen der Struktur in zwei verschachtelte Strukturen. DPL ermöglicht eine erhöhte Strukturelementdichte (zum Beispiel Finnen). Die Finnenstruktur 104 umfasst außerdem ein epitaxial (epi) gezüchtetes Material 12, das (zusammen mit Abschnitten der Finnenstruktur 104) als Source/Drain der FinFET-Vorrichtungsstruktur 10 dienen kann.
  • Eine Isolationsstruktur 108, wie zum Beispiel eine Flachgrabenisolations (Shallow Trench Isolation, STI)-Struktur, wird so gebildet, dass sie die Finnenstruktur 104 umgibt. In einigen Ausführungen ist ein unterer Abschnitt der Finnenstruktur 104 von der Isolationsstruktur 108 umgeben, und ein oberer Abschnitt der Finnenstruktur 104 ragt aus der Isolationsstruktur 108 heraus, wie in 1 gezeigt. Oder anders ausgedrückt: Ein Abschnitt der Finnenstruktur 104 ist in die Isolationsstruktur 108 eingebettet. Die Isolationsstruktur 108 verhindert elektrische Interferenzen oder Übersprechen.
  • Die FinFET-Vorrichtungsstruktur 10 umfasst außerdem eine Gate-Stapelstruktur, die eine Gate-Elektrode 110 und eine Gate-Dielektrikumschicht (nicht gezeigt) unterhalb der Gate-Elektrode 110 umfasst. Die Gate-Elektrode 110 kann aus Polysilizium oder Metall gebildet sein. Zu den Metallen gehören Tantalnitrid (TaN), Nickel-Silizium (NiSi), Cobalt-Silizium (CoSi), Molybdän (Mo), Kupfer (Cu), Wolfram (W), Aluminium (Al), Cobalt (Co), Zirkonium (Zr), Platin (Pt), oder andere verwendbare Materialien. Die Gate-Elektrode 110 kann in einem Gate-Last-Prozess (oder Gate-Ersetzungsprozess) gebildet werden. Zum Definieren der Gate-Elektrode 110 können Hartmaskenschichten 112 und 114 verwendet werden. Eine oder mehrere dielektrische Schichten 115 können ebenfalls an den Seitenwänden der Gate-Elektrode 110 und über den Hartmaskenschichten 112 und 114 gebildet werden. In mindestens einer Ausführungsform können die dielektrischen Schichten 115 direkt mit der Gate-Elektrode 110 in Kontakt stehen. Die eine oder die mehreren dielektrischen Schichten 115 können zu Gate-Abstandshaltern strukturiert werden.
  • Die Gate-Dielektrikumschicht (nicht gezeigt) kann dielektrische Materialien wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein oder mehrere dielektrische Materialien mit hoher Dielektrizitätskonstante (hohem k-Wert) oder Kombinationen davon umfassen. Zu Beispielen für dielektrische Materialien mit hohem k-Wert gehören Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung, Hafnium-Siliziumoxid, Hafnium-Siliziumoxynitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, dergleichen, oder Kombinationen davon.
  • In einigen Ausführungsformen umfasst die Gate-Stapel-Struktur zusätzliche Schichten, wie zum Beispiel Grenzflächenschichten, Kappschichten, Diffusions-/Sperrschichten oder andere verwendbare Schichten. In einigen Ausführungsformen wird die Gate-Stapel-Struktur über einem mittigen Abschnitt der Finnenstruktur 104 gebildet. In einigen anderen Ausführungsformen werden mehrere Gate-Stapel-Strukturen über der Finnenstruktur 104 gebildet. In einigen anderen Ausführungsformen umfasst die Gate-Stapel-Struktur einen Dummy-Gate-Stapel und wird später durch ein Metall-Gate (MG) ersetzt, nachdem Prozesse mit hohem Wärmehaushalt ausgeführt wurden.
  • Die Gate-Stapel-Struktur wird durch einen Abscheidungsprozess, einen Photolithographieprozess und einen Ätzprozess gebildet. Der Abscheidungsprozess umfasst chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomschichtabscheidung (ALD), Hochdichteplasma-CVD (HDPCVD), metallorganische CVD (MOCVD), räumlich abgesetzte Plasma-CVD (RPCVD), plasmaverstärkte CVD (PECVD), Plattierung, andere geeignete Verfahren, und/oder Kombinationen davon. Die Photolithographieprozesse umfassen Photoresistbeschichtung (zum Beispiel Aufschleuderbeschichtung), weiches Brennen, Maskenausrichtung, Belichten, Brennen nach dem Belichten, Entwickeln des Photoresists, Spülen und Trocknen (zum Beispiel hartes Brennen). Der Ätzprozess umfasst einen Trockenätzprozess oder einen Nassätzprozess. Alternativ wird der Photolithographieprozess durch andere zweckdienliche Verfahren implementiert oder ersetzt, wie zum Beispiel maskenlose Photolithographie, Elektronenstrahlschreiben oder Ionenstrahlschreiben.
  • 2-4 sind schaubildhafte, fragmentarische, dreidimensionale perspektivische Ansichten eines Abschnitts einer Halbleitervorrichtung 200 auf verschiedenen Fertigungsstufen. In einigen Ausführungsformen kann die Halbleitervorrichtung 200 als eine FinFET-Vorrichtung implementiert werden, wie zum Beispiel die oben mit Bezug auf 1 besprochene FinFET-Vorrichtung 10. Wie in 2 zu sehen, kann die Halbleitervorrichtung 200 eine PMOS-Region 210 und eine NMOS-Region 220 umfassen, die von der PMOS-Region 210 entfernt ist. Sowohl die PMOS-Region 210 als auch die NMOS-Region 220 werden über einem Substrat 230 gebildet, das eine Ausführungsform des Substrats 102 von 1 sein kann. In einigen Ausführungsformen umfasst das Substrat 230 ein Siliziumsubstrat. Sowohl die PMOS-Region 210 als auch die NMOS-Region 220 umfassen auch eine Isolationsstruktur 240, die über dem Substrat 230 ausgebildet ist. Die Isolationsstruktur 240 kann eine Ausführungsform der Isolationsstruktur 108 von 1 sein. In einigen Ausführungsformen kann die Isolationsstruktur 240 eine Flachgrabenisolation (Shallow Trench Isolation, STI) umfassen.
  • Finnenstrukturen 250 können von dem Substrat 230 in der Z-Richtung vertikal nach oben hervorragen. Die Finnenstrukturen 250 können eine Ausführungsform der Finnenstrukturen 104 von 1 sein. In einigen Ausführungsformen können die Finnenstrukturen 250 ein Silizium-Material umfassen. Auf den Finnenstrukturen 250 werden Epi-Schichten 270 gezüchtet. Die Epi-Schichten 270 können Ausführungsformen der Epi-Schichten 12 von 1 sein. In einigen Ausführungsformen können die Epi-Schichten 270 in der PMOS-Region 210 SiGe umfassen, während die Epi-Schichten in der NMOS-Region 220 Si umfassen können. Die Schichten 280 und 290 können auch über den Epi-Schichten 270 gebildet werden. Als nicht-einschränkende Beispiele können die Schichten 280 und 290 Schichten wie zum Beispiel Silizidschichten, Ätzstoppschichten, Passivierungsschichten usw. umfassen.
  • Dummy-Gate-Strukturen 300 werden so gebildet, dass sie sich um die Finnenstrukturen 250 herum legen, zum Beispiel in einer ähnlichen Weise, wie sich die Gate-Elektrode 110 um die Finnenstrukturen 104 herum legt. Die Dummy-Gate-Strukturen 300 können eine Dummy-Gate-Elektrode umfassen, zum Beispiel eine Polysilizium-Gate-Elektrode. An Seitenwänden einer jeden der Dummy-Gate-Strukturen 300 sind Gate-Abstandshalter 310 ausgebildet. In einigen Ausführungen können die Gate-Abstandshalter 310 ein oder mehrere dielektrische Materialien umfassen, zum Beispiel Siliziumnitrid, Siliziumkohlenstoffnitrid (SiCN), Siliziumkohlenstoffoxynitrid (SiCON), oder ein geeignetes dielektrisches Material mit niedrigem k-Wert. Über der Isolationsstruktur 240 wird ein Zwischenschichtdielektrikum (Interlayer Dielectric, ILD) 350 gebildet. In einigen Ausführungsformen umfasst das ILD 350 ein dielektrisches Material mit niedrigem k-Wert, zum Beispiel ein dielektrisches Material mit einer Dielektrizitätskonstante kleiner als etwa 4. Abschnitte des ILD 350 sind zwischen den Dummy-Gate-Strukturen 300 angeordnet (oder bilden eine elektrische Isolierung zwischen ihnen).
  • Wir wenden uns nun 3 zu, wo ein Dummy-Gate-Entfernungsprozess 370 an der Halbleitervorrichtung 200 ausgeführt wird, um die Dummy-Gate-Strukturen 300 zu entfernen. In einigen Ausführungsformen umfasst der Dummy-Gate-Entfernungsprozess 370 einen oder mehrere Ätzprozesse, die dafür konfiguriert sind, eine Ätzselektivität zwischen den Dummy-Gate-Strukturen 300 und anderen Komponenten der Halbleitervorrichtung 200 aufzuweisen. Zum Beispiel können der eine oder die mehreren Ätzprozesse dafür konfiguriert werden, eine wesentlich höhere Ätzrate für Polysilizium als für andere Materialien aufzuweisen, so dass das Polysilizium-Material der Dummy-Gate-Strukturen 300 entfernt werden kann, ohne andere Komponenten der Halbleitervorrichtung 200 nennenswert zu entfernen. Infolge der Ausführung des Dummy-Gate-Entfernungsprozesses 370 werden anstelle der entfernten Dummy-Gate-Strukturen 300 Öffnungen 380 gebildet.
  • Wir wenden uns nun 4 zu, wo eine oder mehrere Schichten 400 über dem ILD 350 und in den Öffnungen 380 gebildet werden. Die eine oder die mehreren Schichten 400 können durch einen oder mehrere Abscheidungsprozesse wie zum Beispiel CVD, PVD, ALD, HDPCVD, MOCVD, RPCVD, PECVD oder Kombinationen davon gebildet werden. In einigen Ausführungsformen können die eine oder die mehreren Schichten 400 eine Grenzflächenschicht (Interfacial Layer, IL) und eine über der IL gebildete Gate-Dielektrikumschicht umfassen. In einigen Ausführungsformen kann die IL Siliziumoxid umfassen, und die Gate-Dielektrikumschicht kann ein dielektrisches Material mit hohem k-Wert umfassen (zum Beispiel ein Material mit einer Dielektrizitätskonstante größer als etwa 4). In anderen Ausführungsformen kann die IL oder die Gate-Dielektrikumschicht ein Oxidmaterial, das Si, Hf, Zr, Pb, Sb oder La umfasst, oder ein Nitridmaterial, das Si, Hf, Zr, Pb, Sb oder La umfasst, umfassen.
  • 5-15 und 17 sind eine schaubildhafte, fragmentarische Querschnitts-Seitenansicht eines Abschnitts der Halbleitervorrichtung 200 entlang einer X-Z-Ebene, um die verschiedenen Prozessschritte zur Bildung einer Gate-Elektrode gemäß verschiedenen Aspekten der vorliegenden Offenbarung zu veranschaulichen. In einigen Ausführungsformen verläuft der Querschnitt entsprechend der Position einer in 4 gezeigten Schnittlinie A-A', die auf eine Kanalregion des Transistors der Halbleitervorrichtung 200 ausgerichtet ist. Da die Schnittlinie A-A' in der X-Richtung verläuft, können die 5-15 und 17 auch als X-Schnitt-Ansichten bezeichnet werden. Aus Gründen der Konsistenz und Übersichtlichkeit werden Komponenten, die den in 4 erscheinenden ähnlich sind, in den 5-15 und 17 mit den gleichen Bezugszahlen bezeichnet. Es versteht sich, dass der Einfachheit halber in den 5-15 und 17 die Verarbeitungsschritte zur Bildung einer Gate-Struktur eines PMOS-Transistors veranschaulicht sind. Die Verarbeitungsschritte zur Bildung einer Gate-Struktur eines NMOS-Transistors können jedoch in dem Wesentlichen ähnlich sein, außer dass dort, wo ein p-Typ-Metall in dem PMOS-Transistor gebildet wird, ein n-Typ-Metall in dem NMOS-Transistor gebildet wird, oder umgekehrt, wie weiter unten noch näher erläutert wird.
  • Auf der in 5 gezeigten Fertigungsstufe werden die eine oder die mehreren Schichten 400 in der Öffnung 380 gebildet. Die Seitenabschnitte der einen oder der mehreren Schichten 400 werden an den Seitenwänden der Gate-Abstandshalter 310 ausgebildet. Der untere Abschnitt der einen oder der mehreren Schichten 400 wird über der Isolationsstruktur 240 und über einer Kanalregion 250A gebildet (zum Beispiel einem Abschnitt der Finnenstruktur 250). Da der X-Schnitt von 5 in der Kanalregion 250A verläuft, zeigt 5 den unteren Abschnitt der einen oder der mehreren Schichten 400 so, dass er über der Kanalregion 250A ausgebildet wird. Wäre der X-Schnitt von 5 an der Isolationsstruktur 240 erfolgt, so hätte 5 den unteren Abschnitt der über der Isolationsstruktur 240 angeordneten einen oder mehreren Schichten 400 gezeigt.
  • Wir wenden uns nun 6 zu, wo ein Abscheidungsprozess 420 ausgeführt wird, um eine Metallschicht 430 über der einen oder den mehreren Schichten 400 in der Öffnung 380 zu bilden. Die Metallschicht 430 kann ein p-Typ-Austrittsarbeitsmetall sein, das zum Abstimmen einer Schwellenspannung (Vt) einer Metall-Gate-Elektrode verwendet wird. In einigen Ausführungsformen umfasst die Metallschicht 430 TiN. In anderen Ausführungsformen kann die Metallschicht 430 ein Nitridmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe oder Sn oder ein Oxidmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe und/oder Sn umfassen. Die Prozessparameter des Abscheidungsprozesses 420 sind auch dafür konfiguriert, eine Dicke 440 der abgeschiedenen Metallschicht 430 zu steuern. In einigen Ausführungsformen liegt die Dicke 440 in einem Bereich zwischen etwa 0 Ängström und etwa 30 Ängström. Ein solcher Dickenbereich erlaubt es der Metallschicht 430, die Schwellenspannung ausreichend abzustimmen, ohne zu viel Platz oder Raum auf der Gate-Elektrode einzunehmen.
  • Wir wenden uns nun 7 zu, wo ein Abscheidungsprozess 450 ausgeführt wird, um eine Metallschicht 460 (auch als ein Füllmetall bezeichnet) über der Metallschicht 430 in der Öffnung 380 zu bilden. Die Metallschicht 460 kann ein Metallmaterial umfassen und dient als ein leitfähiger Hauptabschnitt der metallischen Gate-Elektrode. In einigen Ausführungsformen umfasst die Metallschicht 460 W. In anderen Ausführungsformen kann die Metallschicht 460 Cu, Co oder Al umfassen. Die Prozessparameter des Abscheidungsprozesses 450 sind auch dafür konfiguriert, eine Dicke 470 der abgeschiedenen Metallschicht 460 zu steuern. Da die Metallschicht 460 als ein leitfähiger Hauptabschnitt der Metall-Gate-Elektrode dienen wird, ist zum Beispiel die Dicke 470 wesentlich größer (zum Beispiel mindestens um ein Vielfaches größer) konfiguriert als die Dicke 440 der Metallschicht 460. In einigen Ausführungsformen liegt die Dicke 470 in einem Bereich zwischen etwa 50 Angström und etwa 300 Angström. Ein solcher Dickenbereich erlaubt es der Metallschicht 460, hinreichend als der leitfähige Hauptabschnitt der Gate-Elektrode zu dienen, und sie spart dennoch etwas Platz für die Bildung anderer Austrittsarbeitsmetallschichten.
  • Es ist zu beachten, dass die Metallschicht 460 ein konkaves Querschnittsprofil aufweist. In einigen Ausführungsformen kann das konkave Querschnittsprofil dem Buchstaben „U“ ähneln. Ein solches „U-förmiges“ Querschnittsprofil wird dadurch erreicht, dass die Füllmetallschicht 460 nicht so ausgebildet wird, dass sie die Öffnung 380 vollständig ausfüllt. Zum Beispiel wird ein unterer Abschnitt der Füllmetallschicht 460 über der Oberseite der Metallschicht 430 gebildet, und Seitenabschnitte der Füllmetallschicht 460 werden an Seitenwänden der Metallschicht 430 gebildet, und die Öffnung 380 befindet sich zwischen den Seitenabschnitten der Füllmetallschicht 460. Eine konkave Vertiefung wird daher durch den Bodenabschnitt und die Seitenabschnitte der Metallschicht 460 definiert.
  • Dieses „U-förmige“ Querschnittsprofil der Füllmetallschicht 460 unterscheidet sich von herkömmlichen Füllmetallschichten einer Gate-Elektrode aufgrund des einzigartigen Fertigungsverarbeitungsablaufs der vorliegenden Offenbarung. Zum Beispiel definiert in herkömmlichen Halbleitervorrichtungen eine Füllmetallschicht keine konkave Vertiefung, sondern kann vielmehr ein „I“-artiges Querschnittsprofil aufweisen, und es brauchen keine zusätzlichen Austrittsarbeitsschichten über der Füllmetallschicht in herkömmlichen Vorrichtungen gebildet zu werden. Im Vergleich zu herkömmlichen Vorrichtungen reduziert das „U“artige Querschnittsprofil der Füllmetallschicht 460 den Kontaktwiderstand, weil die „U-Form“ effektiv die Bildung eines größeren Oberflächenkontaktbereichs mit einem leitfähigen Gate-Kontakt über den Seitenabschnitten der Füllmetallschicht 460 erlaubt. Oder anders ausgedrückt: Während das „I“-förmige Profil herkömmlicher Vorrichtungen es erlaubt, dass ein einzelnes vorstehendes Element der Füllmetallschicht in Kontakt mit dem Gate-Kontakt steht, erlaubt das im vorliegenden Text beschriebene „U-förmige“ Profil der Füllmetallschicht 460, dass mehrere (zum Beispiel zwei) vorstehende Elemente in Kontakt mit dem Gate-Kontakt stehen, was den Oberflächenkontaktbereich effektiv vergrößert und somit den Gate-Kontaktwiderstand reduziert.
  • Darüber hinaus besitzt die im vorliegenden Text beschriebene Füllmetallschicht 460 ein verbessertes Spaltausfüllvermögen im Vergleich zu herkömmlichen Vorrichtungen, da der Spalt, den sie ausfüllt - die Öffnung 380 -, auf dieser Fertigungsstufe, wie in 7 gezeigt, breiter ist, als es bei einem herkömmlichen Fertigungsverarbeitungsablauf der Fall gewesen wäre. Anders ausgedrückt: Das Füllmetall wird bei herkömmlichen Vorrichtungen als ein letzter Schritt gebildet, da alle Austrittsarbeitsmetallschichten bereits vor der Abscheidung des Füllmetalls gebildet wurden. Das Füllmetall müsste also eine relativ kleine/schmale Öffnung ausfüllen, was strengste Anforderungen an das Spaltausfüllvermögen des Füllmetalls stellt. Im Vergleich dazu wird die im vorliegenden Text beschriebene Füllmetallschicht 460 als ein Zwischenschritt und vor der Abscheidung eines Teils der Austrittsarbeitsmetalle gebildet. Daher sind die Anforderungen an die Füllmetallschicht 460 bezüglich des Ausfüllens von Spalten nicht so streng, da die Öffnung 380 auf dieser Fertigungsstufe noch relativ breit ist.
  • Wir wenden uns nun 8 zu, wo ein Abscheidungsprozess 490 ausgeführt wird, um eine Metallschicht 500 über der Metallschicht 460 in der Öffnung 380 zu bilden. Die Metallschicht 500 kann kann ein anderes p-Typ-Austrittsarbeitsmetall sein, das zum Abstimmen einer Schwellenspannung (Vt) der Metall-Gate-Elektrode verwendet wird. In einigen Ausführungsformen umfasst die Metallschicht 500 TiN. In anderen Ausführungsformen kann die Metallschicht 500 ein Nitridmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe oder Sn oder ein Oxidmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe und/oder Sn umfassen. Die Prozessparameter des Abscheidungsprozesses 490 sind auch dafür konfiguriert, eine Dicke 510 der abgeschiedenen Metallschicht 500 zu steuern. In einigen Ausführungsformen liegt die Dicke 510 in einem Bereich zwischen etwa 0 Ängström und etwa 30 Ängström. In einigen Ausführungsformen liegt das Verhältnis zwischen der Dicke 440, der Dicke 470 und der Dicke 510 in einem Bereich zwischen etwa 0:1:0 und etwa 1:10:1. Ein solcher Dickenbereich der Metallschicht 500 und der Verhältnisbereich der Dicken 440/470/510 ist so konfiguriert, dass die Metallschichten 430 und 500 die Schwellenspannung hinreichend abstimmen können, ohne zu viel Platz/Raum der Gate-Elektrode einnehmen.
  • Wir wenden uns nun 9 zu, wo ein Abscheidungsprozess 530 ausgeführt wird, um eine Metallschicht 540 über der Metallschicht 500 in der Öffnung 380 zu bilden. Die Metallschicht 540 kann ein n-Typ-Austrittsarbeitsmetall sein, das zum Abstimmen einer Schwellenspannung (Vt) der Metall-Gate-Elektrode verwendet wird. In einigen Ausführungsformen umfasst die Metallschicht 540 TiAl. In anderen Ausführungsformen kann die Metallschicht 540 ein Legierungsmaterial aus Ti, Al, Ta, Zr und/oder Zn umfassen. Die Prozessparameter des Abscheidungsprozesses 530 sind auch dafür konfiguriert, eine Dicke 550 der abgeschiedenen Metallschicht 540 zu steuern. In einigen Ausführungsformen liegt die Dicke 550 in einem Bereich zwischen etwa 0 Ängström und etwa 30 Ängström. Ein solcher Dickenbereich erlaubt es der Metallschicht 540, die Schwellenspannung ausreichend abzustimmen, ohne zu viel Platz oder Raum auf der Gate-Elektrode einzunehmen. Es versteht sich, dass die Bildung der Metallschicht 540 in einigen Ausführungsformen optional ist, was bedeutet, dass sie weggelassen werden kann, ohne die Leistung der Halbleitervorrichtung 200 wesentlich zu beeinträchtigen.
  • Wir wenden uns nun 10 zu, wo ein Abscheidungsprozess 560 ausgeführt wird, um eine Metallschicht 570 über der Metallschicht 540 in der Öffnung 380 zu bilden. Die Metallschicht 500 kann kann ein anderes p-Typ-Austrittsarbeitsmetall sein, das zum Abstimmen einer Schwellenspannung (Vt) der Metall-Gate-Elektrode verwendet wird. In einigen Ausführungsformen umfasst die Metallschicht 570 TiN. In anderen Ausführungsformen kann die Metallschicht 570 ein Nitridmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe oder Sn oder ein Oxidmaterial aus Ti, Ta, Cr, Ni, Mo, Cu, Zr, Zn, Fe und/oder Sn umfassen. Die Metallschicht 570 kann die Öffnung 380 weitgehend ausfüllen. Es versteht sich, dass ein oder mehrere Planarisierungsprozesse (zum Beispiel chemisch-mechanische Polier (CMP)-Prozesse) an der Halbleitervorrichtung 200 ausgeführt werden können, um die Oberseiten der verschiedenen Schichten 400, 430, 460, 500, 540 und 570 zu planarisieren oder abzuflachen.
  • In der oben besprochenen Ausführungsform wird eine einzelne p-Typ-Austrittsarbeitsmetallschicht (zum Beispiel die Metallschicht 430) ausgebildet, bevor die Füllmetallschicht 460 gebildet wird, und zwei weitere p-Typ-Austrittsarbeitsmetallschichten (zum Beispiel die Metallschichten 500 und 570) und eine n-Typ-Austrittsarbeitsmetallschicht (zum Beispiel die Metallschicht 540) werden nach der Füllmetallschicht 460 gebildet. Dies ist jedoch nur ein nicht-einschränkendes Beispiel. In anderen Ausführungsformen können andere Konfigurationen verwendet werden. Zum Beispiel können vor der Füllmetallschicht 460 zwei p-Typ-Austrittsarbeitsmetallschichten (statt einer) gebildet werden. Als ein weiteres Beispiel kann die Füllmetallschicht 460 vor allen Austrittsarbeitsmetallschichten gebildet werden. Als ein weiteres Beispiel können mehrere Füllmetallschichten gebildet werden, wobei eine oder mehrere Austrittsarbeitsmetallschichten zwischen den mehreren Füllmetallschichten gebildet werden können. Die Materialzusammensetzungen der Austrittsarbeitsmetallschichten (selbst wenn sie von demselben Typ sind, zum Beispiel allesamt p-Typ-Metallschichten) können auch unterschiedlich voneinander konfiguriert werden. Vorteilhafterweise erlauben es diese unterschiedlichen Typen von Konfigurationen, die Schwellenspannung flexibel abzustimmen, da die Schwellenspannung in Abhängigkeit entweder von der Materialzusammensetzung der einen oder der mehreren Austrittsarbeitsmetallschichten oder von der Distanz der einen oder der mehreren Austrittsarbeitsmetallschichten von dem Kanal variieren kann.
  • Es versteht sich außerdem, dass, obgleich die oben besprochene Ausführungsform die Bildung einer Gate-Struktur eines PMOS veranschaulicht, ähnliche Verarbeitungsschritte ausgeführt werden können, um die Gate-Struktur eines NMOS zu bilden, nur dass der Typ der Austrittsarbeitsmetallschichten umgedreht ist. Zum Beispiel sind die Austrittsarbeitsmetallschichten 430, 500 und 570 zwar p-Typ-Austrittsarbeitsmetallschichten für einen PMOS, doch sie können auch n-Typ-Austrittsarbeitsmetallschichten für einen NMOS sein.
  • Wir wenden uns nun 11 zu, wo ein oder mehrere Ätzprozesse 600 an der Halbleitervorrichtung 200 ausgeführt werden. Der eine oder die mehreren Ätzprozesse 600 können Rückätzprozesse umfassen, wobei eine Ätzselektivität zwischen dem Gate-Abstandshalter 310, der einen oder den mehreren Schichten 400 und den Metallschichten 430, 460, 500, 540 und 570 vorhanden sein kann. Zum Beispiel können die Metallschichten 430, 500 und 540 eine wesentlich höhere Ätzrate aufweisen als die eine oder die mehreren Schichten 400, die Füllmetallschicht 460 und die Gate-Abstandshalter 310. In einigen Ausführungen ist die Ätzrate für die Gate-Abstandshalter 310 am langsamsten, die Ätzrate der Metallschicht 460 ist größer als die Ätzrate der Gate-Abstandshalter 310, die Ätzrate der einen oder der mehreren Schichten 400 ist größer als die Ätzrate der Metallschicht 460, und die Ätzrate der Metallschichten 430, 500, 540 und 570 ist größer als die Ätzrate der einen oder der mehreren Schichten 400. Aufgrund der unterschiedlichen Ätzraten haben die verschiedenen Schichten auf dieser Fertigungsstufe unterschiedliche Höhen; zum Beispiel hat die Füllmetallschicht 460 wesentlich größere Höhen als die Metallschichten 430, 500, 540 und 570. Dies wird in dem Folgenden anhand von 15 näher besprochen. Im Ergebnis des einen oder der mehreren Ätzprozesse 600 entsteht auch eine Öffnung 620. Die eine oder die mehreren Schichten 400 können als das Gate-Dielektrikum (und optional die IL) der Gate-Struktur dienen, und die Metallschichten 430, 460, 500, 540 und 570 können zusammen als eine Metall-Gate-Elektrode der Gate-Struktur dienen.
  • Wir wenden uns nun 12 zu, wo ein Abscheidungsprozess 640 an der Halbleitervorrichtung 200 ausgeführt wird, um die Öffnung 620 mit einer Schicht 650 zu füllen. Die Schicht 650 kann auch als eine selbstausrichtende Kontakt (Self-Aligned Contact, SAC)-Schicht bezeichnet werden. In einigen Ausführungen umfasst die Schicht 650 ein dielektrisches Material wie zum Beispiel SiN, Siliziumcarbid (SiC), SiOCN oder ein Metalloxidmaterial. Ein Planarisierungsprozess wie zum Beispiel ein CMP-Prozess kann im Anschluss an den Abscheidungsprozess 640 ausgeführt werden, um die Oberseite der Schicht 650 zu planarisieren.
  • Wir wenden uns nun 13 zu, wo ein Gate-Kontakt-Ätzprozess 670 an der Halbleitervorrichtung 200 ausgeführt wird, um die Schicht 650 teilweise zu entfernen, wodurch eine Öffnung 680 anstelle des entfernten Abschnitts der Schicht 650 entsteht. Der Gate-Kontakt-Ätzprozess 670 kann einen oder mehrere Lithographieprozesse umfassen, die eine strukturierte Photomaske (oder eine strukturierte Hartmaske, die unter Verwendung der strukturierten Photomaske gebildet wird) bilden, welche die Position und die Größe der Öffnung 680 definiert. Auf dieser Fertigungsstufe werden die Oberseiten der Metallschichten 430, 460, 500, 540 und 570 durch die Öffnung 680 freigelegt. Die Seitenflächen der Metallschicht 460 werden durch die Öffnung 680 ebenfalls teilweise freigelegt.
  • Wir wenden uns nun 14 zu, wo ein Gate-Kontakt-Beschichtungsprozess 690 an der Halbleitervorrichtung 200 ausgeführt wird, um einen leitfähigen Gate-Kontakt 700 in der Öffnung 680 zu bilden. In einigen Ausführungsformen scheidet der Gate-Kontakt-Beschichtungsprozess 690 ein oder mehrere metallische Materialien oder deren Legierungen als den leitfähigen Gate-Kontakt 700 ab. Der leitfähige Gate-Kontakt 700 stellt eine elektrische Verbindung zu der Metall-Gate-Elektrode her (zum Beispiel einschließlich der Metallschichten 430, 460, 500, 540 und 570).
  • Wie oben besprochen, ist eine der einzigartigen physischen Eigenschaften der vorliegenden Offenbarung das „U“-artige Querschnittsprofil, das durch die Füllmetallschicht 460 definiert wird. Ein solches Profil wird dadurch erreicht, dass die Füllmetallschicht 460 früher in dem Herstellungsprozessablauf der vorliegenden Offenbarung gebildet wird als bei herkömmlichen Vorrichtungen. Zum Beispiel können herkömmliche Vorrichtungen zwar eine Füllmetallschicht bilden, nachdem alle Austrittsarbeitsmetallschichten gebildet wurden, doch die vorliegende Offenbarung bildet die Füllmetallschicht 460 nach der Bildung der Austrittsarbeitsmetallschicht 430, aber vor der Bildung der Austrittsarbeitsmetallschichten 500, 540 und 570. Folglich werden die Austrittsarbeitsmetallschichten 500, 540 und 570 innerhalb der konkaven Aussparung gebildet, die durch die Füllmetallschicht 460 definiert wird.
  • Wie ebenfalls in 14 gezeigt, ragen Seitenabschnitte 460A und 460B der Füllmetallschicht 460 vertikal über die Austrittsarbeitsmetallschichten 430, 500, 540 und 570 hinaus. Oder anders ausgedrückt: Die oberste Fläche der Füllmetallschicht 460 befindet sich (in der Z-Richtung) über den obersten Flächen der Austrittsarbeitsmetallschichten 430, 500, 540 und 570. Der leitfähige Gate-Kontakt 700 steht in physischem Kontakt mit den mehreren Seitenabschnitten 460A und 460B, anstatt nur mit einem vorstehenden Abschnitt der Füllmetallschicht in herkömmlichen Vorrichtungen. Als ein Ergebnis des größeren Oberflächenkontaktbereichs (zum Beispiel mit den beiden Seitenabschnitten 460A und 460B, wie im vorliegenden Text beschrieben, im Vergleich zu einem einzigen Abschnitt der Füllmetallschicht in herkömmlichen Vorrichtungen) bietet die Gate-Struktur der vorliegenden Offenbarung einen reduzierten Kontaktwiderstand, was zur Verbesserung der Vorrichtungsleistung beiträgt.
  • 15 veranschaulicht die Abmessungen der verschiedenen Schichten der Halbleitervorrichtung 200. Der leitfähige Gate-Kontakt 700 hat zum Beispiel eine vertikale Abmessung oder Höhe 810, die von seiner obersten Fläche bis zu seiner untersten Fläche in der Z-Richtung gemessen wird. Die Metallschicht 430 hat eine vertikale Abmessung bzw. Höhe 820, die von der obersten Fläche bis zu einer unteren Fläche der einen oder der mehreren Schichten 400 in der Z-Richtung gemessen wird. Die eine oder die mehreren Schichten 400 haben eine vertikale Abmessung oder Höhe 830, die von ihrer obersten bis zu ihrer untersten Fläche in der Z-Richtung gemessen wird. Die Metallschicht 460 hat eine vertikale Abmessung bzw. Höhe 840, die von der obersten Fläche bis zu einer unteren Fläche der einen oder der mehreren Schichten 400 in der Z-Richtung gemessen wird. Der Gate-Abstandshalter 310 hat eine vertikale Abmessung oder Höhe 850, die von seiner obersten Fläche bis zu seiner untersten Fläche in der Z-Richtung gemessen wird. Gemäß den Ausführungsformen der vorliegenden Offenbarung ist die Höhe 850 > die Höhe 840 ≥ die Höhe 830 > die Höhe 820 > die Höhe 810. Oder anders ausgedrückt: Die Gate-Abstandshalter 310 und die Schicht 650 haben jeweils höher erhöhte Oberseiten (zum Beispiel in der Z-Richtung höher erhöht) als die Füllmetallschicht 460, und die Füllmetallschicht 460 hat höher erhöhte Oberseiten als die Metallschichten 430, 500, 540 und 570. Die relativen Höhen der verschiedenen im vorliegenden Text beschriebenen Schichten erlauben es der Füllmetallschicht 460, vertikal in den leitfähigen Gate-Kontakt 700 hineinzuragen, was, wie oben besprochen, zur Reduzierung des Gate-Kontaktwiderstandes beiträgt.
  • Die Metallschicht 460 hat des Weiteren eine seitliche Abmessung oder Breite 860, die von ihrer „äußerst linken“ Fläche bis zu ihrer „äußerst rechten“ Fläche in der X-Richtung gemessen wird. Der leitfähige Gate-Kontakt 700 hat eine seitliche Abmessung oder Breite 870, die von seiner „äußerst linken“ Fläche bis zu seiner „äußerst rechten“ Fläche in der X-Richtung gemessen wird. Die eine oder die mehreren Schichten 400 haben eine seitliche Abmessung oder Breite 880, die von ihrer „äußerst linken“ Fläche bis zu ihrer „äußerst rechten“ Fläche in der X-Richtung gemessen wird. Gemäß Ausführungsformen der vorliegenden Offenbarung ist die Breite 880 > die Breite 870 ≥ die Breite 860. Die relativen Breiten der im vorliegenden Text beschriebenen verschiedenen Schichten sind ein natürliches Ergebnis der Ausführung der im vorliegenden Text beschriebenen Herstellungsprozesse.
  • Während 15 eine Querschnittsansicht der Halbleitervorrichtung 200 in einer X-Z-Ebene veranschaulicht (zum Beispiel eine Ebene, die entlang A-A' geschnitten ist, wie in 4 gezeigt), zeigt 16 eine Querschnittsansicht der Halbleitervorrichtung 200 in einer Y-Z-Ebene (zum Beispiel eine Ebene, die entlang B-B' geschnitten ist, wie in 4 gezeigt). Wie in 16 gezeigt, ragt die Kanalregion 250A der Finnenstruktur 250 in der Z-Richtung vertikal nach oben, und die verschiedenen Schichten 400, 430, 460, 500, 540 und 570 werden über die Finnenstruktur 250 gebildet und umschließen diese. Der leitfähige Gate-Kontakt 700 wird über der Metallschicht 570 gebildet. Auch hier können die eine oder die mehreren Schichten 400 als eine IL und das Gate-Dielektrikum der Gate-Struktur dienen, und die Metallschichten 430, 460, 500, 540 und 570 können zusammen als die metallische Gate-Elektrode der Gate-Struktur dienen.
  • Während die 14-16 „Langkanal“-Ausführungsformen der Halbleitervorrichtung 200 veranschaulichen, veranschaulicht 17 eine „Kurzkanal“-Ausführungsform der Halbleitervorrichtung 200. Für die „Kurzkanal“-Ausführungsform hat die Halbleitervorrichtung 200 einen verkürzten Kanal 250B in der X-Richtung im Vergleich zu der „Langkanal“-Ausführungsform. Aufgrund des verkürzten Kanal 250B sind die Gate-Abstandshalter 310 so ausgebildet, dass sie ein Profil haben, das „oben breit und unten schmal“ ist, das heißt, dass die von ihm definierte Öffnung oben breiter und unten schmaler ist. Die eine oder die mehreren Schichten 400 und die Metallschicht 430 werden anschließend gebildet, um eine solche Öffnung teilweise auszufüllen, aber das „oben breite und unten schmale“ Profil bleibt weitgehend erhalten. Wenn die Füllmetallschicht 460 in der Öffnung gebildet wird, so bewirkt der schmale untere Abschnitt der Öffnung, dass die Füllmetallschicht 460 den unteren Abschnitt der Öffnung im Wesentlichen ausfüllt, nicht aber den oberen Abschnitt. Als ein Ergebnis hat ein unterer Abschnitt 460C der Füllmetallschicht 460 eine „I“-Form. Oder anders ausgedrückt: Der untere Abschnitt 460C ist ähnlich geformt wie ein vertikal vorstehender Stab.
  • Des Weiteren ist der obere Abschnitt der Füllmetallschicht 460 als ein Buchstabe „U“ ausgebildet, wo die vertikal verlaufenden Segmente 460A und 460B durch ein horizontal verlaufendes Segment 460D miteinander verbunden sind. Oder anders ausgedrückt: Die Füllmetallschicht 460 ist ähnlich wie eine Gabel oder die Torstangen beim American Football geformt. Der obere Abschnitt der Füllmetallschicht 460, der die Segmente 460A, 460B und 460D umfasst, definiert eine Öffnung, in der die Metallschichten 500, 540 und 570 gebildet werden. Die in 17 gezeigte „Kurzkanal“-Ausführungsform erreicht immer noch einen reduzierten Gate-Kontaktwiderstand, da der obere Abschnitt der Füllmetallschicht 460 immer noch mehrere „Finger“ (zum Beispiel die Segmente 460A-460B) aufweist, die in physischem Kontakt mit dem leitfähigen Gate-Kontakt 700 stehen.
  • 18 ist ein Flussdiagramm, das ein Verfahren 900 zur Herstellung einer Halbleitervorrichtung gemäß einer anderen Ausführungsform der vorliegenden Offenbarung veranschaulicht. Das Verfahren 900 umfasst einen Schritt 910 zur Bildung einer Gate-Dielektrikumschicht.
  • Das Verfahren 900 umfasst einen Schritt 920 zum Abscheiden einer ersten Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht.
  • Das Verfahren 900 umfasst einen Schritt 930 zum Abscheiden einer Füllmetallschicht über der ersten Austrittsarbeitsmetallschicht. Die Füllmetallschicht definiert eine konkave Aussparung.
  • Das Verfahren 900 umfasst einen Schritt 940 zum Abscheiden einer zweiten Austrittsarbeitsmetallschicht in der konkaven Aussparung.
  • Das Verfahren 900 umfasst einen Schritt 950 zum Bilden eines dielektrischen Materials über der ersten Austrittsarbeitsmetallschicht, der Füllmetallschicht und der zweiten Austrittsarbeitsmetallschicht.
  • Das Verfahren 900 umfasst den Schritt 960 des Ätzens einer Öffnung durch das dielektrische Material. Die Öffnung legt Oberseiten und Seitenflächen mehrerer Segmente der Füllmetallschicht frei.
  • Das Verfahren 900 umfasst einen Schritt 970 zum Ausfüllen der Öffnung mit einem leitfähigen Gate-Kontakt. Die mehreren Segmente der Füllmetallschicht ragt vertikal in den leitfähigen Gate-Kontakt hinein.
  • In einigen Ausführungsformen umfassen das Abscheiden der ersten Austrittsarbeitsmetallschicht und die Abscheiden der zweiten Austrittsarbeitsmetallschicht das Abscheiden einer p-Typ-Austrittsarbeitsmetallschicht als der ersten Austrittsarbeitsmetallschicht und das Abscheiden einer n-Typ-Austrittsarbeitsmetallschicht als der zweiten Austrittsarbeitsmetallschicht oder das Abscheiden einer n-Typ-Austrittsarbeitsmetallschicht als der ersten Austrittsarbeitsmetallschicht und das Abscheiden einer p-Typ-Austrittsarbeitsmetallschicht als der zweiten Austrittsarbeitsmetallschicht.
  • In einigen Ausführungen erfolgt das Abscheiden der Füllmetallschicht so, dass mindestens ein Abschnitt der Füllmetallschicht ein U-förmiges Querschnittsprofil aufweist.
  • Es versteht sich, dass vor, während oder nach den oben besprochenen Schritten 910-970 auch noch weitere Schritte ausgeführt werden können. Zum Beispiel kann das Verfahren 900 die folgenden Schritte umfassen: nach dem Abscheiden der zweiten Austrittsarbeitsmetallschicht und vor dem Bilden des dielektrischen Materials: Ätzen der ersten Austrittsarbeitsmetallschicht, der Füllmetallschicht und der zweiten Austrittsarbeitsmetallschicht, wobei die Füllmetallschicht mit einer langsameren Ätzrate geätzt wird als die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht, wodurch bewirkt wird, dass die mehreren Segmente der Füllmetallschicht über die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht hervorragen. Als ein weiteres Beispiel kann das Verfahren 900 die folgenden Schritte umfassen: Abscheiden einer dritten Austrittsarbeitsmetallschicht über der Füllmetallschicht, wobei die zweite Austrittsarbeitsmetallschicht über der dritten Austrittsarbeitsmetallschicht abgeschieden wird; und Abscheiden einer vierten Austrittsarbeitsmetallschicht über der zweiten Austrittsarbeitsmetallschicht; wobei die zweite Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht die durch die Füllmetallschicht definierte konkave Aussparung teilweise ausfüllen, und wobei die vierte Austrittsarbeitsmetallschicht die durch die Füllmetallschicht definierte konkave Aussparung vollständig ausfüllt. Als ein ein weiteres Beispiel kann das Verfahren 900 die folgenden Schritte umfassen: vor dem Bilden der Gate-Dielektrikumschicht: Bilden einer Finnenstruktur, die ein Halbleitermaterial umfasst; Bilden einer Dummy-Gate-Struktur, die sich um die Finnenstruktur herum legt, wobei die Dummy-Gate-Struktur eine Dummy-Gate-Elektrode und Gate-Abstandshalter umfasst, die an Seitenwänden der Dummy-Gate-Elektrode ausgebildet sind; und Entfernen der Dummy-Gate-Elektrode, wodurch ein Graben gebildet wird, der mindestens teilweise durch die Gate-Abstandshalter definiert wird, wobei die Gate-Dielektrikumschicht so gebildet wird, dass sie den Graben teilweise ausfüllt.
  • Auf der Grundlage der obigen Besprechungen stellt die vorliegende Offenbarung ein neuartiges Regime der Bildung von Metall-Gate-Elektroden vor. Anstatt alle Austrittsarbeitsmetallschichten vor der Füllmetallschicht zu bilden, bildet die vorliegende Offenbarung die Austrittsarbeitsmetallschicht vor mindestens einigen der Austrittsarbeitsmetallschichten. Im Ergebnis des neuartigen Herstellungsregimes hat die Füllmetallschicht der vorliegenden Offenbarung ein „U-förmiges“ Querschnittsprofil. Zum Beispiel kann die Füllmetallschicht mehrere vertikal hervorstehende „Finger“ haben, die in den leitfähigen Gate-Kontakt hineinragen.
  • Die Gate-Elektrode der vorliegenden Offenbarung bietet Vorteile gegenüber herkömmlichen Gate-Elektroden. Es versteht sich jedoch, dass im vorliegenden Text nicht alle Vorteile besprochen werden, dass verschiedene Ausführungsformen unterschiedliche Vorteile bieten können, und dass für eine einzelne Ausführungsformen kein spezieller Vorteil erforderlich ist. Ein Vorteil ist die verbesserte Leistung. Zum Beispiel vergrößern die im vorliegenden Text beschriebenen mehreren vertikal vorstehenden Finger des Füllmetalls effektiv den Oberflächenkontaktbereich zwischen der Gate-Elektrode und dem leitfähigen Gate-Kontakt, was wiederum den Gate-Kontaktwiderstand reduziert. Dadurch wird die Leistungsfähigkeit der Vorrichtung aufgrund des reduzierten Gate-Kontaktwiderstands verbessert. Ein weiterer Vorteil ist das verbesserte Spaltausfüllvermögen des Füllmetalls. Zum Beispiel bilden herkömmliche Gate-Elektroden-Bildungsprozesse in der Regel das Füllmetall, nachdem alle Austrittsarbeitsmetallschichten gebildet worden sind. An diesem Punkt kann der durch das Füllmetall zu füllende Graben recht schmal sein, und daher muss das Füllmetall gute Spaltausfülleigenschaften besitzen, um den Graben zu füllen, ohne dass große Lücken oder Luftblasen darin entstehen. Im Gegensatz dazu ist der durch das im vorliegenden Text beschriebene Füllmetall zu füllende Graben wesentlich breiter als bei herkömmlichen Vorrichtungen, da die vorliegende Offenbarung das Füllmetall vor mindestens einigen der Austrittsarbeitsmetallschichten bildet. Daher muss das im vorliegenden Text beschriebene Füllmetall nicht so strenge oder strikte Anforderungen an sein Spaltausfüllvermögen erfüllen. Außerdem ist bei der resultierenden Vorrichtung die Wahrscheinlichkeit geringer, dass Luftblasen oder Spalte, die in der Metall-Gate-Elektrode eingeschlossen sind, auftreten, was die Produktionsausbeute der Vorrichtung verbessert. Da das Ausfüllen von Spalten keine strikte Anforderung an die Füllmetallschicht mehr ist, können auch andere Materialien als Wolfram (W) zum Implementieren der Füllmetallschicht verwendet werden. Zum Beispiel können Cu, Co oder Al allesamt geeignete Kandidaten für das Implementieren der im vorliegenden Text beschriebenen Füllmetallschicht sein. Zu weiteren Vorteilen können Kompatibilität mit bestehenden Fertigungsprozessen sowie die einfache und kostengünstige Implementierung sein.
  • Die oben beschriebenen hochentwickelten Lithographieprozesse, -verfahren und - materialien können in vielen Anwendungen eingesetzt werden, einschließlich Finnen-Feldeffekttransistoren (FinFETs). Zum Beispiel können die Finnen so strukturiert werden, dass sie einen relativ engen Abstand zwischen Strukturelementen aufweisen, wofür sich die obige Offenbarung gut eignet. Darüber hinaus können Abstandshalter, die bei der Bildung von FinFET-Finnen verwendet werden, auch als Dorne bezeichnet, gemäß der obigen Offenbarung verarbeitet werden.
  • Ein Aspekt der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Kanalkomponente eines Transistors und eine über der Kanalkomponente angeordnete Gate-Komponente. Die Gate-Komponente umfasst: eine dielektrische Schicht; eine erste Austrittsarbeitsmetallschicht, die über der dielektrischen Schicht angeordnet ist; eine Füllmetallschicht, die über der ersten Austrittsarbeitsmetallschicht angeordnet ist; und eine zweite Austrittsarbeitsmetallschicht, die über der Füllmetallschicht angeordnet ist.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft eine Gate-Struktur eines Transistors. Die Gate-Struktur umfasst: eine Gate-Dielektrikumschicht; eine erste Austrittsarbeitsmetallschicht, die über der Gate-Dielektrikumschicht angeordnet ist; eine Füllmetallschicht, die über der ersten Austrittsarbeitsmetallschicht angeordnet ist, wobei die Füllmetallschicht eine U-förmige Aussparung umfasst; und eine zweite Austrittsarbeitsmetallschicht in der U-förmigen Aussparung. Die Füllmetallschicht hat höher erhöhte Oberseiten als die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung. Das Verfahren umfasst Folgendes: Ausbilden einer Gate-Dielektrikumschicht; Abscheiden einer ersten Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht; Abscheiden einer Füllmetallschicht über der ersten Austrittsarbeitsmetallschicht, wobei die Füllmetallschicht eine konkave Aussparung definiert; Abscheiden einer zweiten Austrittsarbeitsmetallschicht in der konkaven Aussparung; Ausbilden eines dielektrischen Materials über der ersten Austrittsarbeitsmetallschicht, der Füllmetallschicht und der zweiten Austrittsarbeitsmetallschicht; Ätzen einer Öffnung durch das dielektrische Material, wobei die Öffnung Oberseiten und Seitenflächen mehrerer Segmente der Füllmetallschicht freilegt; und Ausfüllen der Öffnung mit einem leitfähigen Gate-Kontakt, wobei die mehreren Segmente der Füllmetallschicht vertikal in den leitfähigen Gate-Kontakt hineinragt.
  • Das oben Dargelegte skizzierte Merkmale verschiedener Ausführungsformen, damit der Durchschnittsfachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Durchschnittsfachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Durchschnittsfachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62879235 [0001]

Claims (20)

  1. Halbleitervorrichtung aufweisend: eine Kanalkomponente eines Transistors; und eine über der Kanalkomponente angeordnete Gate-Komponente, wobei die Gate-Komponente Folgendes aufweist: - eine dielektrische Schicht; - eine erste Austrittsarbeitsmetallschicht, die über der dielektrischen Schicht angeordnet ist; - eine Füllmetallschicht, die über der ersten Austrittsarbeitsmetallschicht angeordnet ist; und - eine zweite Austrittsarbeitsmetallschicht, die über der Füllmetallschicht angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei mindestens ein Abschnitt der Füllmetallschicht in einer Querschnittsansicht ein konkaves Profil aufweist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei ein oberer Abschnitt der Füllmetallschicht ein U-förmiges Querschnittsprofil aufweist, und wobei ein unterer Abschnitt der Füllmetallschicht ein I-förmiges Querschnittsprofil aufweist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei das konkave Profil in der Querschnittsansicht mindestens teilweise durch mehrere vertikal vorstehende Seitenabschnitte der Füllmetallschicht definiert wird, wobei die Halbleitervorrichtung des Weiteren einen Gate-Kontakt umfasst, der über der Füllmetallschicht angeordnet ist, und wobei ein Abschnitt des Gate-Kontakts zwischen den vertikal vorstehenden Seitenabschnitten der Füllmetallschicht angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der Gate-Kontakt in physischem Kontakt mit der ersten Austrittsarbeitsmetallschicht und mit der zweiten Austrittsarbeitsmetallschicht steht.
  6. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine oberste Fläche der Füllmetallschicht über einer obersten Fläche der ersten Austrittsarbeitsmetallschicht und über einer obersten Fläche der zweiten Austrittsarbeitsmetallschicht angeordnet ist.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Austrittsarbeitsmetallschicht ein Austrittsarbeitsmetall eines ersten Typs aufweist, wobei die zweite Austrittsarbeitsmetallschicht ein Austrittsarbeitsmetall eines zweiten Typs aufweist, und wobei das Austrittsarbeitsmetall des ersten Typs ein p-Typ-Austrittsarbeitsmetall ist, und das Austrittsarbeitsmetall des zweiten Typs ein n-Typ-Austrittsarbeitsmetall ist, oder umgekehrt.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Gate-Komponente ferner eine dritte Austrittsarbeitsmetallschicht aufweist, die über der Füllmetallschicht, aber unter der zweiten Austrittsarbeitsmetallschicht angeordnet ist, und wobei die dritte Austrittsarbeitsmetallschicht das Austrittsarbeitsmetall des ersten Typs aufweist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die Gate-Komponente ferner eine vierte Austrittsarbeitsmetallschicht aufweist, die über der zweiten Austrittsarbeitsmetallschicht angeordnet ist, und wobei die vierte Austrittsarbeitsmetallschicht das Austrittsarbeitsmetall des ersten Typs aufweist.
  10. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die dielektrische Schicht eine Grenzflächenschicht und eine über der Grenzflächenschicht angeordnete high-K-dielektrische Schicht aufweist.
  11. Gate-Struktur eines Transistors aufweisend: eine Gate-Dielektrikumschicht; eine erste Austrittsarbeitsmetallschicht, die über der Gate-Dielektrikumschicht angeordnet ist; eine Füllmetallschicht, die über der ersten Austrittsarbeitsmetallschicht angeordnet ist, wobei die Füllmetallschicht eine U-förmige Aussparung umfasst; und eine zweite Austrittsarbeitsmetallschicht in der U-förmigen Aussparung, wobei die Füllmetallschicht höher erhöhte Oberseiten aufweist als die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht.
  12. Gate-Struktur nach Anspruch 11, wobei ein oberer Abschnitt der Füllmetallschicht die U-förmige Aussparung definiert, und wobei ein unterer Abschnitt der Füllmetallschicht unter der U-förmigen Aussparung angeordnet ist und eine vertikale Stabform aufweist.
  13. Gate-Struktur nach Anspruch 11 oder 12, ferner aufweisend: eine dritte Austrittsarbeitsmetallschicht, die über der Füllmetallschicht, aber unter der zweiten Austrittsarbeitsmetallschicht angeordnet ist; und eine vierte Austrittsarbeitsmetallschicht, die über der zweiten Austrittsarbeitsmetallschicht angeordnet ist.
  14. Gate-Struktur nach Anspruch 13, wobei die erste Austrittsarbeitsmetallschicht, die dritte Austrittsarbeitsmetallschicht und die vierte Austrittsarbeitsmetallschicht jeweils ein Austrittsarbeitsmetall eines ersten Typs aufweisen, und wobei die zweite Austrittsarbeitsmetallschicht ein Austrittsarbeitsmetall eines zweiten Typs aufweist, der von dem Austrittsarbeitsmetall des ersten Typs verschieden ist.
  15. Verfahren umfassend: Ausbilden einer Gate-Dielektrikumschicht; Abscheiden einer ersten Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht; Abscheiden einer Füllmetallschicht über der ersten Austrittsarbeitsmetallschicht, wobei die Füllmetallschicht eine konkave Aussparung definiert; Abscheiden einer zweiten Austrittsarbeitsmetallschicht in der konkaven Aussparung; Ausbilden eines dielektrischen Materials über der ersten Austrittsarbeitsmetallschicht, der Füllmetallschicht und der zweiten Austrittsarbeitsmetallschicht; Ätzen einer Öffnung durch das dielektrische Material, wobei die Öffnung obere Oberflächen und Seitenflächen mehrerer Segmente der Füllmetallschicht freilegt; und Ausfüllen der Öffnung mit einem leitfähigen Gate-Kontakt, wobei die mehreren Segmente der Füllmetallschicht vertikal in den leitfähigen Gate-Kontakt hineinragt.
  16. Verfahren nach Anspruch 15, ferner umfassend: nach dem Abscheiden der zweiten Austrittsarbeitsmetallschicht und vor dem Bilden des dielektrischen Materials, Ätzen der ersten Austrittsarbeitsmetallschicht, der Füllmetallschicht und der zweiten Austrittsarbeitsmetallschicht, wobei die Füllmetallschicht mit einer langsameren Ätzrate geätzt wird als die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht, wodurch die mehreren Segmente der Füllmetallschicht über die erste Austrittsarbeitsmetallschicht und die zweite Austrittsarbeitsmetallschicht hervorragen.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Abscheiden der ersten Austrittsarbeitsmetallschicht und das Abscheiden der zweiten Austrittsarbeitsmetallschicht umfasst: - Abscheiden einer p-Typ-Austrittsarbeitsmetallschicht als die erste Austrittsarbeitsmetallschicht und Abscheiden einer n-Typ-Austrittsarbeitsmetallschicht als die zweite Austrittsarbeitsmetallschicht; oder - Abscheiden einer n-Typ-Austrittsarbeitsmetallschicht als die erste Austrittsarbeitsmetallschicht und Abscheiden einer p-Typ-Austrittsarbeitsmetallschicht als die zweite Austrittsarbeitsmetallschicht.
  18. Verfahren nach einem der Ansprüche 15 bis 17, ferner umfassend: Abscheiden einer dritten Austrittsarbeitsmetallschicht über der Füllmetallschicht, wobei die zweite Austrittsarbeitsmetallschicht über der dritten Austrittsarbeitsmetallschicht abgeschieden wird; und Abscheiden einer vierten Austrittsarbeitsmetallschicht über der zweiten Austrittsarbeitsmetallschicht; wobei die zweite Austrittsarbeitsmetallschicht und die dritte Austrittsarbeitsmetallschicht die durch die Füllmetallschicht definierte konkave Aussparung teilweise ausfüllen, und wobei die vierte Austrittsarbeitsmetallschicht die durch die Füllmetallschicht definierte konkave Aussparung vollständig ausfüllt.
  19. Verfahren nach einem der Ansprüche 15 bis 18, ferner umfassend, vor der Bildung der Gate-Dielektrikumschicht: Ausbilden einer Finnenstruktur, die ein Halbleitermaterial umfasst; Ausbilden einer Dummy-Gate-Struktur, die sich um die Finnenstruktur herum legt, wobei die Dummy-Gate-Struktur eine Dummy-Gate-Elektrode und Gate-Abstandshalter umfasst, die an Seitenwänden der Dummy-Gate-Elektrode ausgebildet sind; und Entfernen der Dummy-Gate-Elektrode, wodurch ein Graben gebildet wird, der mindestens teilweise durch die Gate-Abstandshalter definiert wird, wobei die dielektrische Gate-Elektrodenschicht so gebildet wird, dass sie den Graben teilweise ausfüllt.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Abscheiden der Füllmetallschicht so ausgeführt wird, dass mindestens ein Abschnitt der Füllmetallschicht ein U-förmiges Querschnittsprofil aufweist.
DE102019133933.2A 2019-07-26 2019-12-11 Neuartige struktur für metall-gate-elektrode und herstellungsverfahren Pending DE102019133933A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962879235P 2019-07-26 2019-07-26
US62/879,235 2019-07-26
US16/692,571 US11282934B2 (en) 2019-07-26 2019-11-22 Structure for metal gate electrode and method of fabrication
US16/692,571 2019-11-22

Publications (1)

Publication Number Publication Date
DE102019133933A1 true DE102019133933A1 (de) 2021-01-28

Family

ID=74099014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019133933.2A Pending DE102019133933A1 (de) 2019-07-26 2019-12-11 Neuartige struktur für metall-gate-elektrode und herstellungsverfahren

Country Status (5)

Country Link
US (3) US11282934B2 (de)
KR (1) KR102307168B1 (de)
CN (1) CN112310199A (de)
DE (1) DE102019133933A1 (de)
TW (1) TWI742767B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033102A (ko) * 2019-09-17 2021-03-26 삼성전자주식회사 반도체 소자
US11239115B2 (en) 2019-10-30 2022-02-01 International Business Machines Corporation Partial self-aligned contact for MOL
KR20220054482A (ko) * 2020-10-23 2022-05-03 삼성전자주식회사 반도체 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8546885B2 (en) 2011-07-25 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a field effect transistor
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9202691B2 (en) * 2013-01-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having modified profile metal gate
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9590065B2 (en) 2013-12-04 2017-03-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with metal gate structure comprising work-function metal layer and work-fuction adjustment layer
US9190488B1 (en) 2014-08-13 2015-11-17 Globalfoundries Inc. Methods of forming gate structure of semiconductor devices and the resulting devices
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
US9614089B2 (en) * 2015-06-15 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10157992B2 (en) 2015-12-28 2018-12-18 Qualcomm Incorporated Nanowire device with reduced parasitics
US10037995B2 (en) 2016-02-10 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US20190326284A1 (en) 2016-02-11 2019-10-24 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
KR102439290B1 (ko) 2016-02-11 2022-09-01 삼성전자주식회사 반도체 장치
US9947594B2 (en) * 2016-09-19 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10879370B2 (en) 2016-12-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Etching back and selective deposition of metal gate
DE102017117794A1 (de) 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Zurückätzen und selektive abscheidung eines metall-gates
KR102589667B1 (ko) 2017-12-22 2023-10-17 삼성전자주식회사 반도체 장치
KR102439279B1 (ko) * 2018-01-11 2022-08-31 삼성전자주식회사 반도체 장치
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
CN111092047B (zh) * 2018-10-23 2022-09-27 联华电子股份有限公司 半导体装置以及其制作方法

Also Published As

Publication number Publication date
US20210028290A1 (en) 2021-01-28
KR102307168B1 (ko) 2021-10-05
US20220216317A1 (en) 2022-07-07
CN112310199A (zh) 2021-02-02
US11282934B2 (en) 2022-03-22
US11961891B2 (en) 2024-04-16
TW202111961A (zh) 2021-03-16
KR20210013519A (ko) 2021-02-04
US20230387230A1 (en) 2023-11-30
TWI742767B (zh) 2021-10-11

Similar Documents

Publication Publication Date Title
DE102017122830B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102013104523B4 (de) Verfahren zur Herstellung einer FinFET-Vorrichtung einschließlich eines Fußbereichs eines Grat-Elements sowie FinFET
DE102019116859A1 (de) Verfahren zum herstellen einer halbleitervorrichtung, und eine halbleitervorrichtung
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102017126416A1 (de) FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten
DE102017126511A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017123047B4 (de) Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen
DE102012105738A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102019115937A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102019126920A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE102019133933A1 (de) Neuartige struktur für metall-gate-elektrode und herstellungsverfahren
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102019123147A1 (de) Epitaxiale source/drain-struktur und verfahren
DE102020106234A1 (de) Transistoren mit verschiedenen schwellenspannungen
DE102018108821A1 (de) Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102019126285A1 (de) Steuerung von Grenzspannungen durch Blockierschichten
DE102021110572A1 (de) Halbleiterbauelement mit kriechstromunterdrückung und verfahren zur herstellung davon
DE102021109770A1 (de) Hybrid-halbleitervorrichtung
DE102021101656A1 (de) Mehrschichtkanalstrukturen und verfahren zum fertigen derselben in feldeffekttransistoren
DE102021100729A1 (de) Kontaktstecker
DE102019119807B4 (de) Herstellungsverfahren für ein halbleiter-bauelement und ein halbleiter-bauelement
DE102020121511A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und eine halbleitervorrichtung
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication