DE102017216559A1

DE102017216559A1 - Komparator, AD-Wandler, integrierte Halbleiterschaltung und Drehungsdetektor

Info

Publication number: DE102017216559A1
Application number: DE102017216559.6A
Authority: DE
Inventors: Hideki SHIMAUCHI; Kanji Kitamura; Mutsuo Daito; Akio Kamimurai; Masatoshi Uchino; Yoshinori Tatenuma; Akira Koshimizu
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-02-06
Filing date: 2017-09-19
Publication date: 2018-08-09
Anticipated expiration: 2037-09-20
Also published as: JP6576967B2; DE102017216559B4; JP2018129571A; US20180226961A1; US10110215B2

Abstract

Bereitgestellt wird ein Komparator, der ausgestaltet ist zum Vergleichen von Eingangsspannungen, die an einen ersten dynamischen Komparator und einen zweiten dynamischen Komparator eingegeben werden, mit einer Referenzspannung, Auswählen entweder eines Ausgangssignals des ersten dynamischen Komparators oder eines Ausgangssignals des zweiten dynamischen Komparators auf Grundlage des Vergleichsergebnisses, Ausgeben des ausgewählten Ausgangssignals, und Steuern von Taktsignalen, die an den ersten dynamischen Komparator bzw. den zweiten dynamischen Komparator eingegeben werden, auf Grundlage des Vergleichsergebnisses, um die Operation des dynamischen Komparators zu stoppen, dessen Ausgangssignal nicht ausgewählt wird.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Komparator mit einem Rail-to-Rail-Eingangsspannungsbereich; und einen AD- (Analog-zu-Digital) Wandler, eine integrierte Halbleiterschaltung und einen Drehungsdetektor, die mit diesem Wandler ausgestattet sind.
Beschreibung der verwandten Technik
In dem Stand der Technik kann ein Operationsverstärkertyp-Komparator mit einer NMOS-Differenzialeingangsstufe nicht die Vergleichsoperation normal durchführen, falls die Eingangsspannung ungefähr 1V oder weniger ist, und ein Operationsverstärkertyp-Komparator mit einer PMOS-Differenzialeingangsstufe kann die Vergleichsoperation nicht normal durchführen, falls die Eingangsspannung (Energieversorgungsspannung minus ungefähr 1V) oder mehr ist.
Deshalb ist ein konventioneller Operationsverstärkertyp-Komparator ausgestaltet mittels Kombinieren eines Komparators mit einer NMOS-Differenzialeingangsstufe und eines Komparators mit einer PMOS-Differenzialeingangsstufe, um den (Rail-to-Rail)-Eingangsspannungsbereich von der Massespannung bis zu der Energieversorgungsspannung zu haben (zum Beispiel veröffentlichte japanische Patentanmeldungen Nr. H10-190420, H2-271712, H9-74340, 2000-121678 , japanische Übersetzung der PCT-Anmeldung Nr. 2010-517336 und veröffentlichte japanische Patentanmeldung Nr. 2002-319854 ).
Besonders in dem Stand der Technik gemäß der veröffentlichten japanischen Patentanmeldung Nr. H10-190420 wird der Komparator zum Durchführen der Vergleichsoperation zu dem Komparator mit der NMOS-Differenzialeingangsstufe oder der PMOS-Differenzialeingangsstufe in Übereinstimmung mit der Eingangsspannung umgeschaltet.
Ferner enthält der Stand der Technik einen Logikschaltkreis zum Stoppen der Operation entweder des Komparators mit der NMOS-Differenzialeingangsstufe oder des Komparators mit der PMOS-Differenzialeingangsstufe. Ferner wird der Stand der Technik derart gesteuert, dass ein Aktivierungssignal nicht an den Komparator mit der PMOS-Differenzialeingangsstufe eingegeben wird, falls die Eingangsspannung höher als die Referenzspannung ist, und ein Aktivierungssignal nicht an den Komparator mit der NMOS-Differenzialeingangsstufe eingegeben wird, falls die Eingangsspannung niedriger als die Referenzspannung ist, wodurch der Operationszustand eines Komparators, der nicht die Vergleichsoperation durchführt, AUS-geschaltet ist, und der Leistungsverbrauch reduziert wird.
ZUSAMMENFASSUNG DER ERFINDUNG
In dem Fall des oben erwähnten Operationsverstärkertyp-Komparators ist die Geschwindigkeit der Vergleichsoperation langsam, falls die Differenz der zu vergleichenden Spannungen klein ist. Falls der Komparator mit der NMOS-Differenzialeingangsstufe und der Komparator mit der PMOS-Differenzialeingangsstufe kombiniert werden, und beide zu derselben Zeit betrieben werden, nimmt darüber hinaus der Leistungsverbrauch zu.
Falls die Operation des Komparators, der nicht die Vergleichsoperation durchführt, bei diesem Punkt zum Reduzieren des Leistungsverbrauchs gestoppt wird, nimmt es Zeit in Anspruch, den Komparator, dessen Operation gestoppt wird, in den Zustand zurückzubringen, in dem die Vergleichsoperation möglich ist, und eine Hochgeschwindigkeits-Vergleichsoperation des Komparators kann nicht realisiert werden. Als ein Ergebnis kann der Operationsverstärkertyp-Komparator nicht für den AD-Wandler angewendet werden, von dem eine Hochgeschwindigkeits-Umwandlungsoperation gefordert wird.
Angesichts des Vorherigen ist es eine Aufgabe der vorliegenden Erfindung: einen Komparator, der den Rail-to-Rail-Eingangsspannungsbereich hat, und der dennoch mit Hochgeschwindigkeit bei niedrigem Leistungsverbrauch arbeiten kann; und einen AD-Wandler, eine integrierte Halbleiterschaltung und einen Drehungsdetektor bereitzustellen, die mit diesem Komparator ausgestattet sind.
Ein Komparator gemäß der vorliegenden Erfindung hat: einen ersten dynamischen Komparator, der eine NMOS-Differenzialeingangsstufe enthält und ausgestaltet ist zum Durchführen einer Vergleichsoperation in Synchronisation mit einem Taktsignal, das dorthin eingegeben wird; einen zweiten dynamischen Komparator, der eine PMOS-Differenzialeingangsstufe enthält und ausgestaltet ist zum Durchführen einer Vergleichsoperation in Synchronisation mit einem Taktsignal, das dorthin eingegeben wird; einen Ausgangssignal-Auswahlschaltkreis, der ausgestaltet ist zum Vergleichen von Eingangsspannungen, die an den ersten dynamischen Komparator und den zweiten dynamischen Komparator eingegeben werden, mit einer Referenzspannung, Auswählen entweder eines Ausgangssignals des ersten dynamischen Komparators oder eines Ausgangssignals des zweiten dynamischen Komparators auf Grundlage des Vergleichsergebnisses, und Ausgeben des ausgewählten Ausgangssignals; und einen Takteingabe-Steuerschaltkreis, der ausgestaltet ist zum Steuern der Taktsignale, die an den ersten dynamischen Komparator bzw. den zweiten dynamischen Komparator eingegeben werden, auf Grundlage des Vergleichsergebnisses, um die Operation des dynamischen Komparators zu stoppen, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis ausgewählt wird.
Gemäß der vorliegenden Erfindung können ein Komparator, der einen Rail-to-Rail-Eingangsspannungsbereich hat, und der dennoch mit Hochgeschwindigkeit bei niedrigem Leistungsverbrauch arbeiten kann, und ein AD-Wandler, eine integrierte Halbleiterschaltung und ein Drehungsdetektor bereitgestellt werden, die mit diesem Komparator ausgestattet sind.
Figurenliste

1 ist ein Diagramm, das einen Komparator gemäß Ausführungsform 1 der vorliegenden Erfindung abbildet.
2 ist ein Diagramm, das den ersten dynamischen Komparator in 1 abbildet.
3 ist ein Diagramm, das den zweiten dynamischen Komparator in 1 abbildet.
4 ist ein Diagramm, das einen Komparator gemäß Ausführungsform 2 der vorliegenden Erfindung abbildet.
5 ist ein Diagramm, das einen Komparator gemäß Ausführungsform 3 der vorliegenden Erfindung abbildet.
6 ist ein Diagramm, das einen AD-Wandler gemäß Ausführungsform 4 der vorliegenden Erfindung abbildet.
7 ist ein Diagramm, das eine integrierte Halbleiterschaltung gemäß Ausführungsform 5 der vorliegenden Erfindung abbildet.
8 ist ein Diagramm, das ein Fahrzeug gemäß Ausführungsform 6 der vorliegenden Erfindung abbildet.
9 ist ein Diagramm, das ein erstes Beispiel eines konventionellen Operationsverstärkertyp-Komparators abbildet.
10 ist ein Diagramm, das ein zweites Beispiel eines konventionellen Operationsverstärkertyp-Komparators abbildet.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Ein Komparator, ein AD-Wandler, eine integrierte Halbleiterschaltung und ein Drehungsdetektor gemäß der vorliegenden Erfindung werden mit Verweis auf die Zeichnungen beschrieben werden. In der Beschreibung der Zeichnungen wird ein identisches oder entsprechendes Zusammensetzungselement mit einem selben Bezugszeichen bezeichnet, dessen redundante Beschreibung weggelassen wird.
Zuerst wird ein konventioneller Operationsverstärkertyp-Komparator mit Verweis auf 9 und 10 als ein Vergleichsbeispiel des Komparators gemäß der vorliegenden Erfindung beschrieben werden. 9 ist ein Diagramm, das ein erstes Beispiel des konventionellen Operationsverstärkertyp-Komparators abbildet. 10 ist ein Diagramm, das ein zweites Beispiel des konventionellen Operationsverstärkertyp-Komparators abbildet.
Der in 9 abgebildete Operationsverstärkertyp-Komparator hat: eine durch einen NMOS-Transistor 201 und einen NMOS-Transistor 202 gebildete NMOS-Differenzialeingangsstufe; einen durch einen PMOS-Transistor 203 und einen PMOS-Transistor 204 gebildeten Stromspiegel-Schaltkreis; eine durch einen NMOS-Transistor 205, einen NMOS-Transistor 206 und einen NMOS-Transistor 207 gebildete Stromquelle; und eine Quelle- (bzw. Source-) Erdungs-Ausgangsstufe, die durch einen PMOS-Transistor 208 gebildet ist, dessen Last ein NMOS-Transistor 207 ist.
Damit der NMOS-Transistor 201 und der NMOS-Transistor 202, die die NMOS-Differenzialeingangsstufe bilden, arbeiten, müssen die Eingangsspannung, die an den Eingangsanschluss IN+ eingegeben wird, und die Eingangsspannung, die an den Eingangsanschluss INeingegeben wird, eine Spannung sein, die höher als die Schwellen der NMOS-Transistoren ist. Damit der NMOS-Transistor 201 und der NMOS-Transistor 202 arbeiten, wird mit anderen Worten der Eingangsspannungsbereich des in 9 abgebildeten Komparators auf einen Bereich gesetzt, der ungefähr 1V bis zu der Energieversorgungsspannung der Spannungsquelle VDD ist.
Der in 10 abgebildete Operationsverstärkertyp-Komparator hat: eine durch einen PMOS-Transistor 301 und einen PMOS-Transistor 302 gebildete PMOS-Differenzialeingangsstufe; einen durch einen NMOS-Transistor 303 und einen NMOS-Transistor 304 gebildeten Stromspiegel-Schaltkreis; eine durch einen PMOS-Transistor 305, einen PMOS-Transistor 306 und einen PMOS-Transistor 307 gebildete Stromquelle; und eine Quelle- (bzw. Source) Erdungs-Ausgangsstufe, die durch einen NMOS-Transistor 308 gebildet ist, dessen Last ein PMOS-Transistor 307 ist.
Damit der PMOS-Transistor 301 und der PMOS-Transistor 302, die die PMOS-Differenzialeingangsstufe bilden, arbeiten, wird der Eingangsspannungsbereich des in 10 abgebildeten Komparators auf einen Bereich der Massespannung der Masse GND bis zu (die Energieversorgungsspannung minus ungefähr 1V) gesetzt.
Wie oben beschrieben, kann in dem Fall des Komparators mit der NMOS-Differenzialeingangsstufe, das ist der in 9 abgebildete Komparator, die Vergleichsoperation nicht normal durchgeführt werden, falls die Eingangsspannung ungefähr 1V oder weniger ist. In dem Fall des Komparators mit der PMOS-Differenzialeingangsstufe, das ist der in 10 abgebildete Komparator, kann die Vergleichsoperation nicht normal durchgeführt werden, falls die Eingangsspannung (die Energieversorgungsspannung minus ungefähr 1V) oder mehr ist.
Deshalb wird der konventionelle Operationsverstärkertyp-Komparator gebildet mittels Kombinieren des Komparators mit der NMOS-Differenzialeingangsstufe und des Komparators mit der PMOS-Differenzialeingangsstufe, um den Rail-to-Rail-Eingangsspannungsbereich zu realisieren.
Ausführungsform 1
Nun wird ein Komparator 1 gemäß Ausführungsform 1 der vorliegenden Erfindung mit Verweis auf 1 bis 3 beschrieben werden. 1 ist ein Diagramm, das den Komparator 1 gemäß Ausführungsform 1 der vorliegenden Erfindung abbildet. 2 ist ein Diagramm, das den ersten dynamischen Komparator 11 in 1 abbildet. 3 ist ein Diagramm, das einen zweiten dynamischen Komparator 12 in 1 abbildet.
Der in 1 abgebildete Komparator 1 hat einen ersten dynamischen Komparator 11, einen zweiten dynamischen Komparator 12, einen Ausgangssignal-Auswahlschaltkreis 13 und einen Takteingabe-Steuerschaltkreis 14.
Eine Schaltkreisausgestaltung eines Komparators, der allgemein als ein Starker-Zweig-Typ-Komparator bezeichnet wird, wird auf den in 2 abgebildeten ersten dynamischen Komparator 11 angewendet. Der Eingangsspannungsbereich des ersten dynamischen Komparators wird auf den Bereich von ungefähr 1V bis zu der Energieversorgungsspannung gesetzt. Ferner wird dieser Bereich so gesetzt, dass ein Signal, welches von einem Ausgangsanschluss OUT+ oder einem Ausgangsanschluss OUT-, abgebildet in 2, ausgegeben wird, als ein Ausgangssignal des ersten dynamischen Komparators 11 ausgegeben wird.
Der erste dynamische Komparator 11 hat: eine durch einen NMOS-Transistor 111 und einen NMOS-Transistor 112 gebildete NMOS-Differenzialeingangsstufe; einen Zwischenspeicherschaltkreis bzw. Latch-Schaltkreis, der durch einen NMOS-Transistor 113, einen NMOS-Transistor 114, einen PMOS-Transistor 116 und einen PMOS-Transistor 117 gebildet ist; und einen NMOS-Transistor 115, einen PMOS-Transistor 118 und einen PMOS-Transistor 119, die Schalter sind zum AN/AUS-Schalten in Synchronisation mit einem Taktsignal, das an einen Taktsignalanschluss CLK eingegeben wird.
Wenn das Taktsignal ein High-Pegel-Signal ist, schalten der PMOS-Transistor 118 und der PMOS-Transistor 119 AN, und der NMOS-Transistor 115 schaltet AUS. In diesem Fall wird der Energieversorgungsspannungspegel der Spannungsquelle VDD von dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- ausgegeben.
Wenn das Taktsignal vom High-Pegel zum Low-Pegel umgeschaltet wird, schalten der PMOS-Transistor 118 und der PMOS-Transistor 119 AUS, und der NMOS-Transistor 115 schaltet AN. In diesem Fall bewegen sich elektrische Ladungen von dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- zu der Masse GND via die NMOS-Differenzialeingangsstufe und den NMOS-Transistor 115, wodurch die Spannungen bei dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- abnehmen.
Zu dieser Zeit wird die Stromfähigkeitsdifferenz, die der Spannungsdifferenz zwischen einem Eingangsanschluss IN+ und einem Eingangsanschluss IN-, verbunden mit der NMOS-Differenzialeingangsstufe, entspricht, zwischen dem NMOS-Transistor 111 und dem NMOS-Transistor 112 erzeugt. Als ein Ergebnis wird eine Differenz erzeugt zwischen der Spannungsabnahmegeschwindigkeit des Ausgangsanschlusses OUT+ und der des Ausgangsanschlusses OUT-. Diese Differenz der Spannungsabnahmegeschwindigkeit wird durch den Zwischenspeicherschaltkreis erfasst, wodurch die an den Eingangsanschluss IN+ eingegebene Spannung und die an den Eingangsanschluss IN- eingegebene Spannung verglichen werden.
Auf diese Weise hat der erste dynamische Komparator 11 die NMOS-Differenzialeingangsstufe und ist ausgestaltet zum Durchführen der Vergleichsoperation in Synchronisation mit dem Taktsignal, das dorthin eingegeben wird.
Der in 3 abgebildete zweite dynamische Komparator 12 führt dieselbe Vergleichsoperation wie der erste dynamische Komparator 11 durch. Der Eingangsspannungsbereich des zweiten dynamischen Komparators 12 wird auf den Bereich von der Massespannung bis zu (die Energieversorgungsspannung minus ungefähr 1V) gesetzt. Ferner wird dieser Bereich derart gesetzt, dass das Signal, das von dem Ausgangsanschluss OUT+ oder dem Ausgangsanschluss OUT-, abgebildet in 3, ausgegeben wird, als das Ausgangssignal des zweiten dynamischen Komparators 12 ausgegeben wird.
Der zweite dynamische Komparator 12 hat: eine durch einen PMOS-Transistor 121 und einen PMOS-Transistor 122 gebildete PMOS-Differenzialeingangsstufe; einen Zwischenspeicherschaltkreis bzw. Latch-Schaltkreis, der durch einen PMOS-Transistor 123, einen PMOS-Transistor 124, einen NMOS-Transistor 126 und einen NMOS-Transistor 127 gebildet ist; und einen PMOS-Transistor 125, einen NMOS-Transistor 128 und einen NMOS-Transistor 129, die Schalter sind zum AN/AUS-Schalten in Synchronisation mit einem Taktsignal, das an einen Taktsignalanschluss CLK eingegeben wird.
Wenn das Taktsignal High-Pegel ist, schalten der NMOS-Transistor 128 und der NMOS-Transistor 129 AN, schaltet der PMOS-Transistor 125 AUS. In diesem Fall wird der Massespannungspegel der Masse GND von dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- ausgegeben.
Wenn das Taktsignal vom High-Pegel zum Low-Pegel umgeschaltet wird, schalten der NMOS-Transistor 128 und der NMOS-Transistor 129 AUS, und der PMOS-Transistor 125 schaltet AN. In diesem Fall bewegen sich elektrische Ladungen von der Spannungsquelle VDD zu dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- via die PMOS-Differenzialeingangsstufe und den PMOS-Transistor 125, wodurch die Spannungen bei dem Ausgangsanschluss OUT+ und dem Ausgangsanschluss OUT- zunehmen.
Zu dieser Zeit wird die Stromfähigkeitsdifferenz, die der Spannungsdifferenz zwischen einem Eingangsanschluss IN+ und einem Eingangsanschluss IN- entspricht, die mit der PMOS-Differenzialeingangsstufe verbunden sind, zwischen dem PMOS-Transistor 121 und dem PMOS-Transistor 122 erzeugt. Als ein Ergebnis wird eine Differenz in der Spannungszunahmegeschwindigkeit des Ausgangsanschlusses OUT+ und der des Ausgangsanschlusses OUT- erzeugt. Diese Differenz der Spannungszunahmegeschwindigkeit wird durch den Zwischenspeicherschaltkreis erfasst, wodurch die an den Eingangsanschluss IN+ eingegebene Spannung und die an den Eingangsanschluss IN- eingegebene Spannung verglichen werden.
Auf diese Weise hat der zweite dynamische Komparator 12 die PMOS-Differenzialeingangsstufe und ist ausgestaltet zum Durchführen der Vergleichsoperation in Synchronisation mit dem Taktsignal, das dorthin eingegeben wird.
Der Ausgangssignal-Auswahlschaltkreis 13 erzeugt die Referenzspannung mittels Teilen der Energieversorgungsspannung und vergleicht die Eingangsspannung, die an den Eingangsanschluss IN+ eingegeben wird, mit der erzeugten Referenzspannung. Auf Grundlage dieses Vergleichsergebnisses wählt der Ausgangssignal-Auswahlschaltkreis 13 entweder das Ausgangssignal des ersten dynamischen Komparators 11 oder das Ausgangssignal des zweiten dynamischen Komparators 12 aus und gibt das ausgewählte Ausgangssignal aus.
Konkret ist der Ausgangssignal-Auswahlschaltkreis 13 gebildet durch: einen Widerstand 133 und einen Widerstand 134, die die Referenzspannung durch Teilen der Energieversorgungsspannung erzeugen; einen Auswahlkomparator 131; und einen Multiplexer 132.
Der Widerstand 133 und der Widerstand 134 sind in Reihe geschaltet. Ein Ende des Widerstands 133 ist mit der Spannungsquelle VDD verbunden, und das andere Ende ist mit einem nicht-invertierenden Eingangsanschluss des Auswahlkomparators 131 verbunden. Und ein Ende des Widerstands 134 ist mit dem nicht-invertierenden Eingangsanschluss des Auswahlkomparators 131 verbunden, und das andere Ende ist mit der Masse GND verbunden. Der Widerstand 133 und der Widerstand 134 erzeugen die Referenzspannung durch Teilen der Energieversorgungsspannung.
Die Referenzspannung wird zweckgemäß so gesetzt, dass die NMOS-Differenzialeingangsstufe des ersten dynamischen Komparators 11 und die PMOS-Differenzialeingangsstufe des zweiten dynamischen Komparators 12 jeweils arbeiten. Durch zweckgemäßes Setzen der Referenzspannung wie dieses wählt der Ausgangssignal-Auswahlschaltkreis 13 das Ausgangssignal des ersten dynamischen Komparators 11 aus, falls die Eingangsspannung höher als die Referenzspannung ist, und wählt das Ausgangssignal des zweiten dynamischen Komparators 12 aus, falls die Eingangsspannung niedriger als die Referenzspannung ist.
Die an den Eingangsanschluss IN+ eingegebene Eingangsspannung wird an den invertierenden Eingangsanschluss des Auswahlkomparators 131 eingegeben. Der Auswahlkomparator 131 vergleicht die an den Eingangsanschluss IN+ eingegebene Eingangsspannung und die durch den Widerstand 133 und den Widerstand 134 erzeugte Referenzspannung und gibt das Vergleichsergebnis aus. Konkret gibt der Auswahlkomparator 131 ein Low-Pegel-Signal oder ein High-Pegel-Signal als das Vergleichsergebnis aus. Der Auswahlkomparator 131 gibt das Low-Pegel-Signal aus, falls die Eingangsspannung höher als die Referenzspannung ist, und gibt das High-Pegel-Signal aus, falls die Eingangsspannung niedriger als die Referenzspannung ist.
Der Multiplexer 132 wählt entweder das Ausgangssignal des ersten dynamischen Komparators 11 oder das Ausgangssignal des zweiten dynamischen Komparators 12 auf Grundlage des Vergleichsergebnisses aus, das von dem Auswahlkomparator 131 ausgegeben wird, und gibt das ausgewählte Signal an den Ausgangsanschluss OUT aus. Der Multiplexer 132 wählt das Ausgangssignal des ersten dynamischen Komparators 11 aus, falls das Ausgangssignal des Auswahlkomparators 131 das Low-Pegel-Signal ist, und wählt das Ausgangssignal des zweiten dynamischen Komparators 12 aus, falls das Ausgangssignal des Auswahlkomparators 131 das High-Pegel-Signal ist.
Durch Kombinieren des ersten dynamischen Komparators 11 und des zweiten dynamischen Komparators 12, deren Eingangsspannungsbereich voneinander unterschiedlich ist, kann somit mit Verwendung des Ausgangssignal-Auswahlschaltkreises 13 der Komparator 1 mit dem Rail-to-Rail-Eingangsspannungsbereich ausgestaltet werden.
Auf Grundlage des Vergleichsergebnisses des Ausgangssignal-Auswahlschaltkreises 13 steuert der Takteingabe-Steuerschaltkreis 14 die Taktsignale, die an den ersten dynamischen Komparator 11 bzw. den zweiten dynamischen Komparator 12 eingegeben werden, um die Operation des dynamischen Komparators zu stoppen, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis 13 ausgewählt wird.
Konkret ist der Takteingabe-Steuerschaltkreis 14 durch ein OR-Gatter 141, ein NOT-Gatter 142 und ein OR-Gatter 143 gebildet.
Das OR-Gatter 141 berechnet das logische OR bzw. ODER des Taktsignals, das an den Taktsignalanschluss CLK eingegeben wird, und des Ausgangssignals des Auswahlkomparators 131 und gibt das Berechnungsergebnis an den ersten dynamischen Komparator 11 aus. Falls beispielsweise das Taktsignal ein High-Pegel-Signal ist, und das Ausgangssignal des Auswahlkomparators 131 ein Low-Pegel-Signal ist, gibt das OR-Gatter 141 das High-Pegel-Signal an den ersten dynamischen Komparator 11 aus.
Das NOT-Gatter 142 berechnet das logische NOT bzw. NICHT des Ausgangssignals des Auswahlkomparators 131 und gibt das Berechnungsergebnis an das OR-Gatter 143 aus. Falls beispielsweise das Ausgangssignal des Auswahlkomparators 131 ein Low-Pegel-Signal ist, gibt das NOT-Gatter 142 ein High-Pegel-Signal an das OR-Gatter 143 aus.
Das OR-Gatter 143 berechnet das logische OR bzw. ODER des Taktsignals, das an den Taktsignalanschluss CLK eingegeben wird, und des Ausgangssignals des NOT-Gatters 142 und gibt das Berechnungsergebnis an den zweiten dynamischen Komparator 12 aus. Falls beispielsweise das Taktsignal ein Low-Pegel-Signal ist, und das Ausgangssignal des NOT-Gatters 142 ein High-Pegel-Signal ist, gibt das OR-Gatter 143 das High-Pegel-Signal an den zweiten dynamischen Komparator 12 aus.
Der Takteingabe-Steuerschaltkreis 14 fixiert mit anderen Worten den Pegel des Taktsignals, der/das an den zweiten dynamischen Komparator 12 eingegeben wird, auf den High-Pegel, falls das Ausgangssignal des Auswahlkomparators 131 ein Low-Pegel-Signal ist. Deshalb kann die Operation des zweiten dynamischen Komparators 12, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis 13 ausgewählt wird, ohne Auswirkung auf die Ausgabe des Komparators 1 gestoppt werden.
Falls das Ausgangssignal des Auswahlkomparators 131 ein High-Pegel-Signal ist, fixiert andererseits der Takteingabe-Steuerschaltkreis 14 den Pegel des Taktsignals, der/das an den ersten dynamischen Komparator 11 eingegeben wird, auf den High-Pegel. Deshalb kann die Operation des ersten dynamischen Komparators 11, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis 13 ausgewählt wird, ohne Auswirkung auf die Ausgabe des Komparators 1 gestoppt werden.
Durch Ausgestaltung des Takteingabe-Steuerschaltkreises 14 wie dieses kann die Operation des zweiten dynamischen Komparators 12 gestoppt werden, falls die Eingangsspannung, die an den Eingangsanschluss IN+ eingegeben wird, höher als die Referenzspannung ist, und kann die Operation des ersten dynamischen Komparators 11 gestoppt werden, falls die Eingangsspannung, die an den Eingangsanschluss IN+ eingegeben wird, niedriger als die Referenzspannung ist. Deshalb kann die Operation des dynamischen Komparators, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis 13 ausgewählt wird, gestoppt werden, und als ein Ergebnis kann eine Zunahme des Stromverbrauchs ohne Beeinträchtigung der Operation des Komparators 1 unterdrückt werden.
In dem Fall des konventionellen dynamischen Komparators, der ausgestaltet ist zum Durchführen der Vergleichsoperation zu einem Zeitpunkt, wenn die ansteigende Flanke oder die abfallende Flanke des Taktsignals eingegeben wird, nimmt hier der Stromverbrauch zu derselben Zeit wie die Vergleichsoperation zu. In dem Fall des Operationsverstärkertyp-Komparators muss ferner die Schaltkreisoperation in dem nicht-arbeitenden Zustand gestoppt werden, um den Leistungsverbrauch zu reduzieren. In dem Fall des Komparators 1 gemäß Ausführungsform 1 kann andererseits der Stromverbrauch reduziert werden mittels Steuern der Taktsignale, die an den ersten dynamischen Komparator 11 bzw. den zweiten dynamischen Komparator 12 eingegeben werden. In dem Komparator 1 gemäß der Ausführungsform 1 wird deshalb die Rückkehroperation bzw. Rückgabeoperation, die für den Operationsverstärkertyp-Komparator benötigt wird, nicht benötigt, und der Leistungsverbrauch kann unterdrückt werden, während die Hochgeschwindigkeitsoperation beibehalten wird.
In Ausführungsform 1 wurde ein Fall, wenn der Ausgangssignal-Auswahlschaltkreis 13 einen Widerstand hat, der eine Referenzspannung mittels Teilen der Energieversorgungsspannung erzeugt, als ein Ausgestaltungsbeispiel für den Ausgangssignal-Auswahlschaltkreis 13 zum Erzeugen der Referenzspannung beschrieben. Jedoch ist die Ausgestaltung für den Ausgangssignal-Auswahlschaltkreis 13 zum Erzeugen der Referenzspannung nicht auf dieses beschränkt, sondern kann irgendeine Ausgestaltung sein, solange wie die Referenzspannung erzeugt werden kann.
Wie oben beschrieben, werden gemäß Ausführungsform 1 die Eingangsspannungen, die an den ersten dynamischen Komparator und den zweiten dynamischen Komparator eingegeben werden, mit der Referenzspannung verglichen, und es wird entweder das Ausgangssignal des ersten dynamischen Komparators oder das Ausgangssignal des zweiten dynamischen Komparators auf Grundlage des Vergleichsergebnisses ausgewählt, und das ausgewählte Ausgangssignal wird ausgegeben.
In der obigen Ausgestaltung werden ferner die Taktsignale, die an den ersten dynamischen Komparator bzw. den zweiten dynamischen Komparator eingegeben werden, auf Grundlage des Vergleichsergebnisses gesteuert, um die Operation des dynamischen Komparators zu stoppen, dessen Ausgangssignal nicht ausgewählt wird.
Dadurch kann ein Komparator realisiert werden, der den Rail-to-Rail-Eingangsspannungsbereich hat, und der dennoch mit Hochgeschwindigkeit mit niedrigem Leistungsverbrauch arbeiten kann.
Ausführungsform 2
In Ausführungsform 2 der vorliegenden Erfindung wird ein Komparator 1 beschrieben werden, in dem der Ausgangssignal-Auswahlschaltkreis 13 unterschiedlich von der Ausgestaltung von Ausführungsform 1 ist. In Ausführungsform 2 wird eine Beschreibung von Aspekten weggelassen, die dieselben wie Ausführungsform 1 sind, und Aspekte, die von Ausführungsform 1 unterschiedlich sind, werden primär beschrieben werden.
4 ist ein Diagramm, das den Komparator 1 gemäß Ausführungsform 2 der vorliegenden Erfindung abbildet. Der in 4 abgebildete Komparator 1 hat einen ersten dynamischen Komparator 11, einen zweiten dynamischen Komparator 12, einen Ausgangssignal-Auswahlschaltkreis 13 und einen Takteingabe-Steuerschaltkreis 14.
Der Ausgangssignal-Auswahlschaltkreis 13 ist durch einen Auswahlkomparator 131, einen Multiplexer 132, einen Widerstand 133, einen Widerstand 134, ein NOT-Gatter 135, einen NMOS-Transistor 136 und einen Widerstand 137 gebildet.
Der Widerstand 133, der Widerstand 134 und der Widerstand 137 sind in Reihe geschaltet, der Widerstand 133 ist mit der Spannungsquelle VDD verbunden, und der Widerstand 137 ist mit der Masse GND verbunden. Der NMOS-Transistor 136 ist mit dem Widerstand 137 parallelgeschaltet.
Wenn der Operationszustand des NMOS-Transistors 136 AN ist, wird die Energieversorgungsspannung durch den Widerstand 133 und den Widerstand 134 geteilt, wodurch die Referenzspannung erzeugt wird. Wenn der Operationszustand des NMOS-Transistors 136 AUS ist, wird andererseits die Energieversorgungsspannung durch den Widerstand 133, den Widerstand 134 und den Widerstand 137 geteilt, wodurch die Referenzspannung erzeugt wird.
Das NOT-Gatter 135 berechnet das logische NOT bzw. NICHT des Ausgangssignals des Auswahlkomparators 131 und gibt das Berechnungsergebnis an den NMOS-Transistor 136 aus. Falls das Ausgangssignal des Auswahlkomparators 131 ein Low-Pegel-Signal ist, gibt das NOT-Gatter 135 ein High-Pegel-Signal an den NMOS-Transistor 136 aus. In diesem Fall wird der Operationszustand des NMOS-Transistors 136 AN.
Falls das Ausgangssignal des Auswahlkomparators 131 ein High-Pegel-Signal ist, gibt andererseits das NOT-Gatter 135 ein Low-Pegel-Signal an den NMOS-Transistor 136 aus. In diesem Fall wird der Operationszustand des NMOS-Transistors 136 AUS.
Auf diese Weise ist der Ausgangssignal-Auswahlschaltkreis 13 ausgestaltet zum Variabel-Machen der Referenzspannung durch (Um)schalten des Widerstandswertes des Widerstands, der die Referenzspannung erzeugt, auf Grundlage des von dem Auswahlkomparator 131 ausgegebenen Vergleichsergebnisses. Deshalb wird eine Hysterese in der Schwelle des Auswahlkomparators 131 durch das Ausgangssignal des Auswahlkomparators 131 erzeugt, wodurch ein Prellen bzw. eine Seitenbandstörung (Engl.: Chatter), so wie ein Störsignal, vermieden werden kann, und die Vergleichsoperation des Auswahlkomparators 131 stabilisiert werden kann.
Wie oben beschrieben, ist gemäß Ausführungsform 2 der Ausgangssignal-Auswahlschaltkreis in der oben erwähnten Ausführungsform 1 ausgestaltet zum Variabel-Machen der Referenzspannung mittels (Um)schalten des Widerstandswertes des Widerstands auf Grundlage des von dem Auswahlkomparator ausgegebenen Vergleichsergebnisses. Dadurch kann nicht nur derselbe Effekt wie der von Ausführungsform 1 erreicht werden, sondern es kann auch ein Prellen (Engl.: Chatter), so wie ein Störsignal, verhindert werden, und die Vergleichsoperation des Auswahlkomparators kann stabilisiert werden.
Ausführungsform 3
In Ausführungsform 3 der vorliegenden Erfindung wird ein Komparator 1 beschrieben werden, in dem ein erster Vorverstärker 15 und ein zweiter Vorverstärker 16 zu der Ausgestaltung in Ausführungsform 1 hinzugefügt sind. In Ausführungsform 3 wird eine Beschreibung von Aspekten weggelassen, die dieselben wie Ausführungsformen 1 und 2 sind, und Aspekte, die von Ausführungsformen 1 und 2 unterschiedlich sind, werden primär beschrieben werden.
5 ist ein Diagramm, das den Komparator 1 gemäß Ausführungsform 3 der vorliegenden Erfindung abbildet. Der in 5 abgebildete Komparator 1 hat einen ersten dynamischen Komparator 11, einen zweiten dynamischen Komparator 12, einen Ausgangssignal-Auswahlschaltkreis 13, einen Takteingabe-Steuerschaltkreis 14, einen ersten Vorverstärker 15 und einen zweiten Vorverstärker 16.
In jedem des ersten dynamischen Komparators 11 und des zweiten dynamischen Komparators 12 kann ein Kickback-Störsignal (Engl.: Kick-Back Noise), welches das Ergebnis einer Spannungsänderung in dem internen Knoten des Komparators ist, welches an die Eingangsspannung transferiert wird, während der Vergleichsoperation erzeugt werden und kann als ein Ergebnis die Vergleichsoperation beeinträchtigen.
Deshalb ist der Komparator 1 gemäß Ausführungsform 3 derart ausgestaltet, dass der erste Vorverstärker 15 in der vorhergehenden bzw. vorgeschalteten Stufe des ersten dynamischen Komparators 11 angeordnet ist, und der zweite Vorverstärker 16 in der vorherigen bzw. vorgeschalteten Stufe des zweiten dynamischen Komparators 12 angeordnet ist. Für den ersten Vorverstärker 15 und den zweiten Vorverstärker 16 kann ein bekannter Vorverstärker verwendet werden, der den Einfluss des Kickback-Störsignals unterdrücken und die Vergleichsoperation stabilisieren kann.
Durch diese Ausgestaltung kann der Einfluss des Kickback-Störsignals in dem ersten dynamischen Komparator 11 bzw. dem zweiten dynamischen Komparator 12 unterdrückt werden, wodurch die Vergleichsoperation stabilisiert werden kann.
Derselbe Effekt kann ebenso akquiriert werden durch Anordnen des ersten Vorverstärkers 15 in der vorgeschalteten Stufe des ersten dynamischen Komparators 11 und des zweiten Vorverstärkers 16 in der vorgeschalteten Stufe des zweiten dynamischen Komparators 12 in der Ausgestaltung des Komparators gemäß Ausführungsform 1.
Wie oben beschrieben, sind gemäß Ausführungsform 3 der erste Vorverstärker, der in der vorgeschalteten Stufe des ersten dynamischen Komparators angeordnet ist, und der zweite Vorverstärker, der in der vorgeschalteten Stufe des zweiten dynamischen Komparators angeordnet ist, zu der oben beschriebenen Ausgestaltung von Ausführungsform 1 oder 2 hinzugefügt. Deshalb kann nicht nur derselbe Effekt wie bei Ausführungsform 1 oder 2 akquiriert werden, sondern es kann auch der Einfluss des Kickback-Störsignals verhindert werden, und die Vergleichsoperation kann stabilisiert werden in dem ersten dynamischen Komparator bzw. dem zweiten dynamischen Komparator.
Ausführungsform 4
In Ausführungsform 4 der vorliegenden Erfindung wird ein Fall einer Verwendung von irgendeinem der oben erwähnten Komparatoren 1 gemäß der oben beschriebenen Ausführungsformen 1 bis 3 für einen Komparator beschrieben werden, der einen bekannten AD-Wandler bildet. In Ausführungsform 4 wird eine Beschreibung von Aspekten weggelassen, die dieselben wie Ausführungsformen 1 bis 3 sind, und Aspekte, die von Ausführungsformen 1 bis 3 unterschiedlich sind, werden primär beschrieben werden.
6 ist ein Diagramm, das einen AD-Wandler 2 gemäß Ausführungsform 4 der vorliegenden Erfindung abbildet. Der in 6 abgebildete AD-Wandler 2 hat: einen Abtast-Halte-Schaltkreis 22; einen DA-Wandler 23; einen Komparator 1; einen Steuerschaltkreis 21, der ausgestaltet ist zum Eingeben eines Taktsignals an den Komparator 1 und zum Steuern des DA-Wandlers 23 und dergleichen; einen Anschluss, an den ein Analogsignal eingegeben wird; und einen Anschluss, von dem ein Digitalsignal ausgegeben wird.
Auf diese Weise kann irgendeiner der Komparatoren 1 gemäß Ausführungsformen 1 bis 3 für den einen bekannten AD-Wandler bildenden Komparator verwendet werden.
Wie oben beschrieben, wird gemäß Ausführungsform 4 irgendeiner der oben erwähnten Komparatoren gemäß Ausführungsformen 1 bis 3 für den einen bekannten AD-Wandler bildenden Komparator verwendet. Dadurch kann ein AD-Wandler realisiert werden, der mit einem Komparator ausgestattet ist, der einen Rail-to-Rail-Eingangsspannungsbereich hat und dennoch mit Hochgeschwindigkeit und niedrigem Leistungsverbrauch arbeitet. Durch Verwendung irgendeines der Komparatoren gemäß Ausführungsformen 1 bis 3 für den einen bekannten AD-Wandler bildenden Komparator kann ferner ein AD-Wandler realisiert werden, der eine Hochgeschwindigkeits-Umwandlungsoperation durchführen und dennoch den Leistungsverbrauch reduzieren kann.
Ausführungsform 5
In Ausführungsform 5 der voriegenden Erfindung wird ein Fall einer Verwendung des oben erwähnten AD-Wandlers 2 gemäß Ausführungsform 4 für einen AD-Wandler beschrieben werden, der eine bekannte integrierte Halbleiterschaltung bildet. In Ausführungsform 5 wird eine Beschreibung von Aspekten weggelassen, die dieselben wie Ausführungsformen 1 bis 4 sind, und Aspekte, die von Ausführungsformen 1 bis 4 unterschiedlich sind, werden primär beschrieben werden.
7 ist ein Diagramm, das eine integrierte Halbleiterschaltung 3 gemäß Ausführungsform 5 der vorliegenden Erfindung abbildet. Die in 7 abgebildete integrierte Halbleiterschaltung 3 hat: einen Verstärkerschaltkreis 31, der ausgestaltet ist zum Verstärken eines Sensorsignals, welches von einem Sensor 4 eingegeben wird; einen AD-Wandler 2, der ausgestaltet ist zum Umwandeln der Ausgabe des Verstärkerschaltkreises 31 in ein Digitalsignal; und einen Digitalschaltkreis 32, der ausgestaltet ist zum Signalverarbeiten der Ausgabe des AD-Wandlers 2.
Hier muss die Amplitude des Sensorsignals durch den Verstärkerschaltkreis 31 verstärkt werden, da das Sensorsignal im Allgemeinen ein schwaches Signal ist. Durch Verwendung des AD-Wandlers 2 als den AD-Wandler zum Umwandeln der Ausgabe des Verstärkerschaltkreises 31 in ein Digitalsignal kann die AD-Umwandlung durchgeführt werden, selbst falls das Sensorsignal bis zu dem Energieversorgungsspannungspegel durch den Verstärkerschaltkreis 31 verstärkt wird. Deshalb kann ein Verstärkerschaltkreis mit einem höheren Verstärkungsgrad verwendet werden, wodurch das Sensorsignal mit höherer Genauigkeit verarbeitet werden kann.
Auf diese Weise kann der AD-Wandler 2, der mit irgendeinem der Komparatoren 1 gemäß Ausführungsformen 1 bis 3 ausgestattet ist, für einen AD-Wandler verwendet werden, der eine bekannte integrierte Halbleiterschaltung bildet.
Wie oben beschrieben, wird gemäß Ausführungsform 5 der AD-Wandler, der mit irgendeinem der oben erwähnten Komparatoren gemäß Ausführungsformen 1 bis 3 ausgestattet ist, für den AD-Wandler verwendet, der eine bekannte integrierte Halbleiterschaltung bildet. Dadurch kann eine integrierte Halbleiterschaltung realisiert werden, die mit einem Komparator ausgestattet ist, der den Rail-to-Rail-Eingangsspannungsbereich hat und dennoch mit Hochgeschwindigkeit mit einem niedrigen Leistungsverbrauch arbeitet.
Ausführungsform 6
In Ausführungsform 6 der vorliegenden Erfindung wird ein Fall einer Verwendung der oben erwähnten integrierten Halbleiterschaltung 3 gemäß Ausführungsform 5 für eine integrierte Halbleiterschaltung beschrieben werden, die einen bekannten Drehungsdetektor bildet. In Ausführungsform 6 wird eine Beschreibung von Aspekten weggelassen, die dieselben wie Ausführungsformen 1 bis 5 sind, und Aspekte, die von Ausführungsformen 1 bis 5 unterschiedlich sind, werden primär beschrieben werden.
8 ist ein Diagramm, das ein Fahrzeug 5 gemäß Ausführungsform 6 der vorliegenden Erfindung abbildet. Das in 8 abgebildete Fahrzeug 5 hat Räder 51 und einen Drehungsdetektor 52, der die integrierte Halbleiterschaltung 3 enthält. Der Drehungsdetektor 52 erfasst die Drehung der Drehwelle einer Drehvorrichtung, die in dem Fahrzeug 5 installiert ist, so wie einer Drehwelle des Rades 51.
Hier wird von vielfältigen An-Bord-Detektoren, so wie dem Drehungsdetektor 52, gefordert, mit hoher Genauigkeit und mit niedrigem Leistungsverbrauch zu arbeiten, aufgrund hoher Kilometerleistungserfordernisse. Diese Anforderungen werden erfüllt durch Verwendung der integrierten Halbleiterschaltung 3 für die integrierte Halbleiterschaltung, die vielfältige Detektoren bildet.
Auf diese Weise kann die integrierte Halbleiterschaltung 3, die mit irgendeinem der Komparatoren 1 gemäß Ausführungsformen 1 bis 3 ausgestattet ist, für die integrierte Halbleiterschaltung verwendet werden, die einen bekannten Drehungsdetektor bildet.
Gemäß Ausführungsform 6 wird eine integrierte Halbleiterschaltung, die mit irgendeinem der oben erwähnten Komparatoren gemäß Ausführungsformen 1 bis 3 ausgestattet ist, für die integrierte Halbleiterschaltung verwendet, die einen bekannten Drehungsdetektor bildet. Dadurch kann ein Drehungsdetektor realisiert werden, der mit einem Komparator ausgestattet ist, der den Rail-to-Rail-Eingangsspannungsbereich hat und dennoch mit Hochgeschwindigkeit mit einem niedrigen Leistungsverbrauch arbeitet.
Ausführungsformen 1 bis 6 wurden als Beispiele der vorliegenden Erfindung beschrieben, aber die vorliegende Erfindung ist nicht auf die jeweilige Ausgestaltung von Ausführungsformen 1 bis 6 beschränkt, und jede Ausgestaltung von Ausführungsformen 1 bis 6 kann zweckgemäß kombiniert werden, kann partiell modifiziert werden oder kann partiell weggelassen werden, innerhalb eines Bereichs, der nicht von dem Schutzbereich der vorliegenden Erfindung abweicht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP H10190420 [0003, 0004]
JP H2271712 [0003]
JP H974340 [0003]
JP 2000121678 [0003]
JP 2010517336 [0003]
JP 2002319854 [0003]

Claims

Komparator mit: einem ersten dynamischen Komparator (11), der eine NMOS-Differenzialeingangsstufe enthält und ausgestaltet ist zum Durchführen einer Vergleichsoperation in Synchronisation mit einem Taktsignal, das dorthin eingegeben wird; einem zweiten dynamischen Komparator (12), der eine PMOS-Differenzialeingangsstufe enthält und ausgestaltet ist zum Durchführen einer Vergleichsoperation in Synchronisation mit einem Taktsignal, das dorthin eingegeben wird; einem Ausgangssignal-Auswahlschaltkreis (13), der ausgestaltet ist zum Vergleichen von Eingangsspannungen, die an den ersten dynamischen Komparator (11) und den zweiten dynamischen Komparator (12) eingegeben werden, mit einer Referenzspannung, Auswählen entweder eines Ausgangssignals des ersten dynamischen Komparators (11) oder eines Ausgangssignals des zweiten dynamischen Komparators (12) auf Grundlage des Vergleichsergebnisses, und Ausgeben des ausgewählten Ausgangssignals; einem Takteingabe-Steuerschaltkreis (14), der ausgestaltet ist zum Steuern der Taktsignale, die an den ersten dynamischen Komparator (11) bzw. den zweiten dynamischen Komparator (12) eingegeben werden, auf Grundlage des Vergleichsergebnisses, um die Operation des dynamischen Komparators zu stoppen, dessen Ausgangssignal nicht durch den Ausgangssignal-Auswahlschaltkreis (13) ausgewählt wird.
Komparator gemäß Anspruch 1, wobei der Ausgangssignal-Auswahlschaltkreis (13) enthält: einen Widerstand (133, 134; 133, 134, 137), der ausgestaltet ist zum Erzeugen der Referenzspannung mittels Teilen einer Energieversorgungsspannung; einen Auswahlkomparator (131), der ausgestaltet ist zum Vergleichen der Eingangsspannung und der Referenzspannung, die durch den Widerstand (133, 134; 133, 134, 137) erzeugt wird, und Ausgeben des Vergleichsergebnisses; und einen Multiplexer (132), der ausgestaltet ist zum Auswählen entweder des Ausgangssignals des ersten dynamischen Komparators (11) oder des Ausgangssignals des zweiten dynamischen Komparators (12) auf Grundlage des Vergleichsergebnisses, das von dem Auswahlkomparator (131) ausgegeben wird, und Ausgeben des ausgewählten Ausgangssignals.
Komparator gemäß Anspruch 2, wobei der Ausgangssignal-Auswahlschaltkreis (13) ausgestaltet ist zum Variabel-Machen der Referenzspannung mittels Schalten eines Widerstandswertes des Widerstands (133, 134, 137) auf Grundlage des Vergleichsergebnisses, das von dem Auswahlkomparator (131) ausgegeben wird.
Komparator gemäß einem der Ansprüche 1 bis 3, mit ferner: einem ersten Vorverstärker (15), der in der vorgeschalteten Stufe des ersten dynamischen Komparators (11) angeordnet ist; und einem zweiten Vorverstärker (16), der in der vorgeschalteten Stufe des zweiten dynamischen Komparators (12) angeordnet ist.
AD-Wandler mit dem Komparator gemäß einem der Ansprüche 1 bis 4.
Integrierte Halbleiterschaltung mit dem AD-Wandler gemäß Anspruch 5.
Drehungsdetektor mit der integrierten Halbleiterschaltung gemäß Anspruch 6.