DE102014014702A1

DE102014014702A1 - Niedrigenergie-Schaltnetzteil

Info

Publication number: DE102014014702A1
Application number: DE102014014702.9A
Authority: DE
Inventors: c/o CAMBRIDGE SILICON Panigrahi Sukanta Kishore
Original assignee: Cambridge Silicon Radio Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2013-12-30
Filing date: 2014-10-02
Publication date: 2015-07-02
Also published as: GB2521704B; US9369033B2; US20150188402A1; GB201414001D0; GB2521704A

Abstract

Ein Schaltnetzteil zum Liefern von Energie von einer Energiequelle zu einer oder mehreren Ausgangsspannungsschienen, das umfasst: eine Schalteinheit, die so ausgelegt ist, dass sie eine Quellspannung aus der Energiequelle aufnimmt und eine Schaltspannung ausgibt, wobei die Schalteinheit umfasst: einen ersten Schalter, der so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und der so ausgelegt ist, dass er von der Quellspannung angesteuert wird; und einen zweiten Schalter, der mit dem ersten Schalter parallel geschaltet ist, wobei der zweite Schalter so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und so ausgelegt ist, dass er von einer Ausgangsspannung einer der Ausgangsspannungsschienen angesteuert wird.

Description

Hintergrund
Bei integrierten Schaltungschips werden Netzteile verwendet, um eine Eingangsspannung aus einer Energiequelle in eine Ausgangsspannung über eine Ausgangslast zu konvertieren. Typischerweise werden solche Netzteile geregelt, um eine konstante Ausgangsspannung über die Ausgangslast aufrechtzuerhalten, selbst wenn sich die Ausgangslast verändert und/oder die Eingangslast variiert.
Bei einem Schaltnetzteil wird eine Schaltanordnung zwischen dem Netzteil und der Ausgangslast verwendet. Diese Schaltanordnung schaltet kontinuierlich EIN und AUS. Im EIN-Zustand ist die Energiequelle mit der Ausgangslast verbunden. Im AUS-Zustand ist die Energiequelle nicht mit der Ausgangslast verbunden. Der Einschaltzyklus (Anteil der EIN-Zeit) wird gewählt, um die gewünschte Ausgangsspannung zu erreichen. Überschüssige Energie wird in der Schaltung gespeichert, bis sie an die Ausgangslast freigegeben wird.
1 zeigt ein Schaltnetzteil. Dieses Schaltnetzteil liefert Strom aus einer Energiequelle, die mit V_SOURCE verbunden ist, zu mehreren Ausgangsschienen 102, 103, 104 und 105, um Ausgangslasten auf diesen Ausgangsschienen mit Energie zu versorgen. Eine Schaltanordnung steuert die Verbindung der Energiequelle mit dem übrigen Netzteil. Dieses Netzteil ist ein Einfach-Induktivitäts-Mehrfachausgangs-(single-inductor-multiple-source – SIMO-)Netzteil. Es verwendet eine Induktivität 106 zum Speichern von Energie, wenn die Energiequelle mit dem übrigen Netzteil verbunden ist. Die in 1 dargestellte besondere Anordnung ist ein Abwärts-/Aufwärtswandler. Im Abwärtsmodus ist der Spannungsausgang zu einer Ausgangsschiene kleiner als die Quellspannung V_SOURCE. In diesem Modus bleibt Schalter 109 offen und schalten Schalter 107 und 108 kontinuierlich EIN und AUS. Im Aufwärtsmodus ist der Spannungsausgang zu einer Ausgangsschiene größer als die Quellspannung V_SOURCE. In diesem Modus bleibt der Schalter 107 geschlossen, bleibt der Schalter 108 offen und schaltet der Schalter 109 kontinuierlich EIN und AUS. Im Abwärts-/Aufwärtsmodus kann der Spannungsausgang zu einer Ausgangsschiene größer oder kleiner sein als die Quellspannung V_SOURCE, und alle drei Schalter schalten EIN und AUS.
Der Schalter 107 ist typischerweise ein PMOS-Transistor. Wenn die Quellspannung V_SOURCE ausreichend hoch ist, dient der PMOS-Transistor als ein sehr effizienter Schalter. Falls jedoch die Gate-Quellspannung des PMOS-Transistors nahe an einer Schwellspannung (–0,8 V) liegt, dann wird der Transistor sehr resistiv. Er schaltet Strom aus der Energiequelle zum übrigen Netzteil in dieser Region durch, viel von diesem Strom wird jedoch als Wärme abgeleitet. Somit verschlechtert sich die Effizienz des Netzteils.
Es besteht auf dem Markt eine wachsende Nachfrage nach Vorrichtungen mit einem niedrigeren Energieverbrauch. Somit besteht ein Bedarf an einem Schaltnetzteil, das bei niedrigen Quellspannungen effizienter arbeitet.
Kurzfassung der Erfindung
Bei einem ersten Aspekt der Offenlegung wird ein Schaltnetzteil zum Liefern von Energie von einer Energiequelle zu einer oder mehreren Ausgangsspannungsschienen bereitgestellt, das umfasst: eine Schalteinheit, die so ausgelegt ist, dass sie eine Quellspannung aus der Energiequelle aufnimmt und eine Schaltspannung ausgibt, wobei die Schalteinheit umfasst: einen ersten Schalter, der so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und der so ausgelegt ist, dass er von der Quellspannung angesteuert wird; und einen zweiten Schalter, der mit dem ersten Schalter parallel geschaltet ist, wobei der zweite Schalter so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und so ausgelegt ist, dass er von einer Ausgangsspannung einer der Ausgangsspannungsschienen angesteuert wird.
Der erste und der zweite Schalter können FETs sein. Zweckmäßigerweise ist einer des ersten und des zweiten Schalters ein PMOS-Transistor und ist der andere des ersten und des zweiten Schalters ein NMOS-Transistor. Der erste Schalter kann ein PMOS-Transistor und der zweite Schalter ein NMOS-Transistor sein. Alternativ kann der erste Schalter ein NMOS-Transistor und der zweite Schalter ein PMOS-Transistor sein.
Die Schalteinheit kann ferner umfassen: einen ersten Treiber, der mit dem ersten Schalter verbunden ist, wobei der erste Treiber so ausgelegt ist, dass er die Quellspannung in eine erste Treiberspannung zum Ansteuern des ersten Schalters umwandelt; und einen zweiten Treiber, der mit dem zweiten Schalter verbunden ist, wobei der zweite Treiber so ausgelegt ist, dass er die Ausgangsspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters umwandelt.
Ein Schaltnetzteil kann ferner eine Steuereinrichtung umfassen, die so ausgelegt ist, dass sie den ersten Treiber und den zweiten Treiber zum Ansteuern des ersten und des zweiten Schalters so steuert, dass beide Schalter gleichzeitig die Quellspannung in die Schaltspannung schalten.
Bei einem zweiten Aspekt ist ein Verfahren zum Bedienen des Schaltnetzteils zum Liefern von Energie aus einer Energiequelle zu einer oder mehreren Ausgangsspannungsschienen vorgesehen, wobei das Schaltnetzteil eine Schalteinheit umfasst, die eine Quellspannung aus einer Energiequelle aufnimmt und eine Schaltspannung ausgibt, wobei die Schalteinheit einen ersten Schalter und einen zweiten Schalter umfasst, die parallel geschaltet sind, wobei das Verfahren umfasst: Ansteuern des ersten Schalters mittels der Quellspannung zum Schalten der Quellspannung in die Schaltspannung; und Ansteuern des zweiten Schalters mittels einer Ausgangsspannung einer der Ausgangsspannungsschienen zum Schalten der Quellspannung in die Schaltspannung.
Die Schalteinheit kann einen ersten Treiber, der mit dem ersten Schalter verbunden ist, und einen zweiten Treiber, der mit dem zweiten Schalter verbunden ist, umfassen, und das Verfahren kann umfassen: Ansteuern des ersten Schalters durch Umwandeln am ersten Treiber der Quellspannung in eine erste Treiberspannung zum Ansteuern des ersten Schalters; und Ansteuern des zweiten Schalters durch Umwandeln am zweiten Treiber der Ausgangspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters.
Das Verfahren kann das Steuern des ersten Treibers und des zweiten Treibers zum Ansteuern des ersten und des zweiten Schalters so umfassen, dass beide Schalter gleichzeitig die Quellspannung in die Schaltspannung schalten.
Zweckmäßigerweise ist die Ausgangsspannung höher als die Quellspannung.
Zweckmäßigerweise ist der erste Schalter ein FET und ist die Ausgangsspannung höher als die Kombination aus der Quellspannung und einer Gate-Quellschwellspannung des FET.
Das Verfahren kann das Ansteuern des zweiten Schalters mittels der Ausgangsspannung zum Schalten der Quellspannung in die Schaltspannung nur, falls die Quellspannung kleiner ist als die Schwellspannung, umfassen.
Die Schwellspannung kann eine Gate-Quellschwellspannung des FET sein.
Das Schaltnetzteil kann in einem ersten Modus arbeiten, wenn die Quellspannung unter einer Schwellspannung liegt, und in einem zweiten Modus, wenn die Quellspannung über der Schwellspannung liegt.
Zweckmäßigerweise umfasst das Verfahren im ersten Modus das Ansteuern des zweiten Schalters durch Umwandeln der Ausgangsspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters.
Zweckmäßigerweise umfasst das Verfahren im zweiten Modus das Deaktivieren des Ansteuerns des zweiten Schalters. Das Ansteuern des zweiten Schalters kann durch Deaktivieren der Lieferung von Strom zu der Ausgangsspannungsschiene, die die Ausgangsspannung aufweist, deaktiviert werden.
Kurzbeschreibung der Figuren
Diese Offenlegung wird nun beispielhaft mit Bezug auf die beiliegenden Figuren beschrieben. In den Figuren zeigen:
1 ein Abwärts-/Aufwärts-Schaltnetzteil;
2 ein beispielhaftes Schaltnetzteil;
3 eine Anordnung der Schaltanordnung von 2;
4 eine weitere Anordnung der Schaltanordnung von 2;
5 eine weitere Anordnung der Schaltanordnung von 2;
6 die Gate-Signale der Schaltanordnung in einem Abwärtsmodus; und
7 die Gate-Signale der Schaltanordnung in einem Abwärts-/Aufwärtsmodus.
Detaillierte Beschreibung
Die folgende Beschreibung wird beispielhaft dargelegt, um es einem Fachmann zu ermöglichen, die Erfindung auszuführen und anzuwenden. Die vorliegende Erfindung ist nicht auf die hier beschriebenen Beispiele beschränkt, und verschiedene Modifikationen an den offengelegten Beispielen sind für Fachleute offensichtlich.
2, 3, 4 und 5 sind schematische Darstellungen von beispielhaften Schaltnetzteil-Schaltungen. Diese Figuren zeigen Komponenten dieser Schaltungen in Form von Funktionsblöcken. Einige Funktionsblöcke zum Durchführen von Funktionen, die auf dem Sachgebiet bekannt sind, sind stellenweise in diesen Figuren weggelassen worden.
2 zeigt die allgemeine Struktur eines beispielhaften Schaltnetzteils. Eine Energiequelle 201 ist mittels einer Quellspannungsschiene 203 mit einer Schaltanordnung 202 verbunden. Die Energiequelle 201 kann zum Beispiel eine Batteriequelle sein. Die Schaltanordnung 202 ist mit Ausgangsspannungsschienen 204, 205, 206, und 207 verbunden. Eine Steuereinrichtung 208 liefert ein Steuersignal 209 zur Schaltanordnung 202. Die Ausgangsspannungsschienen 204, 205, 206 und 207 liefern Ausgangsspannungen zu weiteren Schaltungen, die in 2 nicht gezeigt sind. Vier Ausgangsspannungsschienen sind nur zum Zweck der Erläuterung gezeigt. Die Schaltanordnung 202 kann mit weniger oder mehr als vier Ausgangsspannungsschienen verbunden sein. Die Schaltanordnung 202 kann mit einer einzelnen Ausgangsspannungsschiene oder mit mehreren Ausgangsspannungsschienen verbunden sein. Die Schaltanordnung 202 verbindet die Quellspannungsschiene 203 mit den Ausgangsspannungsschienen, wodurch ermöglicht wird, dass eine Quellspannung auf der Quellspannungsschiene 203 in Ausgangsspannungen V_OUT1, V_OUT2, V_OUT3 und V_OUT4 auf den Ausgangsspannungsschienen 204, 205, 206 bzw. 207 umgewandelt wird. Zweckmäßigerweise steuert die Steuereinrichtung 208 die Schaltanordnung 202 zum Durchschalten der Quellspannung auf der Quellspannungsschiene 203 zu einer Ausgangsspannungsschiene.
3 zeigt eine beispielhafte Anordnung der Schaltanordnung 202 von 2. Die Schaltanordnung 202 umfasst zwei Schalteinheiten: Schalteinheit 301 und Schalteinheit 302. Die Schalteinheit 301 nimmt als einen Eingang die Quellspannung V_SOURCE auf der Quellspannungsschiene 203 auf. Die Schalteinheit 301 gibt eine Schaltspannung V_SWITCH 303 aus. Die Schalteinheit 301 umfasst zwei Schalter: Schalter 304 und Schalter 305. Zweckmäßigerweise umfasst die Schalteinheit 301 nicht mehr Schalter als diese zwei Schalter 304 und 305. Die Schalter 304 und 305 nehmen beide die Quellspannung V_SOURCE als einen Eingang auf. Die Schalter 304 und 305 sind parallel geschaltet. Der Ausgang des Schalters 304 und der Ausgang des Schalters 305 sind an einem Knotenpunkt 306 verbunden, um den Signalausgang aus der Schalteinheit 301 mit der Schaltspannung V_SWITCH zu bilden. Der Schalter 304 wird von der Quellspannung V_SOURCE auf einer Leitung 307 angesteuert. Der Schalter 305 wird von einer Ausgangsspannung auf einer der Ausgangsspannungsschienen angesteuert. Bei dem Beispiel von 3 wird der Schalter 305 von V_OUT1 auf einer Leitung 308 angesteuert. Der Ausgang 303 der Schalteinheit 301 wird in die Schalteinheit 302 eingegeben. Die Schalteinheit 302 ist mit den Ausgangsspannungsschienen 204, 205, 206 und 207 verbunden.
Bei Betrieb nimmt die Schalteinheit 301 eine Quellspannung V_SOURCE aus der Energiequelle 201 auf. Das Steuersignal 307 steuert den Schalter 304 zum Durchschalten des Quellspannungssignals 203 zum Ausgang des Schalters 304. Das Steuersignal 308 steuert den Schalter 305 zum Durchschalten des Quellspannungssignals 203 zum Ausgang des Schalters 305. Die Schalteinheit 302 schaltet das Schaltspannungssignal V_SWITCH zu einer ausgewählten der Ausgangsspannungsschienen 204, 205, 206 und 207 durch.
4 zeigt eine beispielhafte Anordnung der Schalteinheit 301 von 3. Der Schalter 304 umfasst einen Feldeffekttransistor-(FET-)Schalter 401 und einen Treiber 402. Der Schalter 305 umfasst ebenfalls einen Feldeffekttransistor-(FET-)Schalter 403 und einen Treiber 404. Bei der in 4 gezeigten Anordnung ist der FET-Schalter 401 ein PMOS-Transistor und ist der FET-Schalter 403 ein NMOS-Transistor. Bei einer alternativen Anordnung ist der FET-Schalter 401 ein NMOS-Transistor und ist der FET-Schalter 403 ein PMOS-Transistor. Der Treiber 402 nimmt zwei Eingänge auf: das Steuersignal 307, das das Quellspannungssignal ist, und ein Steuersignal 405. Zweckmäßigerweise wird das Steuersignal 405 aus der Steuereinrichtung 208 als Teil der Steuerleitung 209 von 2 aufgenommen. Der Treiber 402 ist mit Masse 407 gekoppelt. Der Treiber 402 gibt ein Treiberspannungssignal auf einer Leitung 408 aus, das in das Gate des FET-Schalters 401 eingegeben wird. Der Treiber 404 nimmt zwei Eingänge auf: das Steuersignal 308, das das Ausgangsspannungssignal V_OUT1 ist, und ein Steuersignal 406. Zweckmäßigerweise wird das Steuersignal 406 aus der Steuereinrichtung 208 als Teil der Steuerleitung 209 von 2 aufgenommen. Der Treiber 404 ist mit Masse 409 gekoppelt. Der Treiber 404 gibt ein Treiberspannungssignal auf einer Leitung 410 aus, das in das Gate des FET-Schalters 403 eingegeben wird.
Der Treiber 402 wandelt unter der Steuerung des Steuersignals 405 die Quellspannung in eine Treiberspannung für den FET-Schalter 401 um. Falls das Steuersignal 405 dem Treiber 402 anzeigt, dass der FET-Schalter 401 geschlossen sein soll, dann reagiert der Treiber 402 durch Umwandeln der Quellspannung in eine Treiberspannung zum Ansteuern des Gates des FET-Schalters 401. Falls das Steuersignal 405 dem Treiber 402 anzeigt, dass der FET-Schalter 401 offen sein soll, dann reagiert der Treiber durch Nichtausgeben einer Treiberspannung an das Gate des FET-Schalters 401.
Der Treiber 404 wandelt unter der Steuerung des Steuersignals 406 die Ausgangsspannung V_OUT1 in eine Treiberspannung für den FET-Schalter 403 um. Falls das Steuersignal 406 dem Treiber 404 anzeigt, dass der FET-Schalter 403 geschlossen sein soll, dann reagiert der Treiber 404 durch Umwandeln der Ausgangsspannung V_OUT1 in eine Treiberspannung zum Ansteuern des Gates des FET-Schalters 403. Falls das Steuersignal 406 dem Treiber 404 anzeigt, dass der FET-Schalter 403 offen sein soll, dann reagiert der Treiber durch Nichtausgeben einer Treiberspannung an das Gate des FET-Schalters 403.
Zweckmäßigerweise liefert die Steuereinrichtung 208 die Steuersignale 405 und 406, die bewirken, dass beide FET-Schalter 401 und 403 gleichzeitig die Quellspannung zu ihren jeweiligen Ausgängen durchschalten. Das Treibersignal 408 zum FET-Schalter 401 ist auf komplementäre Weise zum Treibersignal 410 des FET-Schalters 403 vorgespannt. Dies ist in 6 und 7 gezeigt, die das Treibersignal G1 am Gate des FET-Schalters 401 und das Treibersignal G4 am Gate des FET-Schalters 403 zeigen. Die Treibersignale G1 und G4 sind komplementär, d. h. wenn G1 im HIGH-Zustand ist, ist G4 im LOW-Zustand und umgekehrt. PMOS- und NMOS-Transistoren weisen ein komplementäres Verhalten auf. Somit bedeutet dies, da einer der FET-Schalter ein PMOS-Transistor ist und der andere FET-Schalter ein NMOS-Transistor ist, dass beide FET-Schalter gleichzeitig die Quellspannung zu ihren jeweiligen Ausgängen durchschalten.
5 zeigt die Schalteinheit 301 von 4 zusätzlich zu einer beispielhaften Anordnung der Schalteinheit 302 des Schaltnetzteils. 5 zeigt die Schaltkonfiguration für ein Einfach-Induktivitäts-Mehrfachausgangs-(SIMO-)Netzteil. Die Schalteinheit 302 umfasst eine Induktivität 503 und Schalter 501, 502, 504, 505, 506 und 507. Die Schalter 501 und 502 sind Spannungsregelschalter, wie im Folgenden erläutert wird. Die Schalter 504, 505, 506 und 507 sind Ausgangsschalter.
Der Schalter 501 ist am Knotenpunkt 512 mit dem Eingang in die Schalteinheit 302 verbunden. Der Schalter 501 koppelt den Knotenpunkt 512 mit Masse 513. Der Schalter 501 umfasst einen FET-Schalter 515 und einen Treiber 516. Bei der in 5 gezeigten Anordnung ist der FET-Schalter 515 ein NMOS-Transistor. Der Treiber 516 nimmt zwei Eingänge auf: ein Spannungssignal 517 V_MAX und ein Steuersignal 518. Zweckmäßigerweise wird das Steuersignal 518 aus der Steuereinrichtung 208 als Teil der Steuerleitung 209 von 2 aufgenommen. Der Treiber 516 gibt ein Treiberspannungssignal G2 auf einer Leitung 519 aus, das in das Gate des FET-Schalters 515 eingegeben wird. V_MAX ist die höchste des gesamten Satzes von Spannungen, einschließlich der Quellspannung und der Ausgangsspannungen auf den Ausgangsspannungsschienen. Mit anderen Worten: V_MAX = max(V_SOURCE, V_OUT1, V_OUT2, V_OUT3, V_OUT4) (Gleichung 1)
Die Induktivität 503 ist am Knotenpunk 512 mit dem Eingang in die Schalteinheit 302 verbunden. Die Induktivität 503 ist an einem Ende mit dem Eingang in den Schalter 501 und am anderen Ende mit dem Eingang in den Schalter 502 verbunden. Die Induktivität 503 speichert Energie, wenn die Schalteinheit 301 eine Signalspannung V_SWITCH ausgibt.
Der Schalter 502 ist mit einem Knotenpunkt 514 verbunden, der mit einer anderen Seite der Induktivität 503 als der Knotenpunkt 512 verbunden ist. Der Schalter 502 koppelt den Knotenpunkt 514 mit Masse 513. Der Schalter 502 umfasst einen FET-Schalter 520 und einen Treiber 521. Bei der in 5 gezeigten Anordnung ist der FET-Schalter 520 ein NMOS-Transistor. Der Treiber 521 nimmt zwei Eingänge auf: ein Spannungssignal 522 V_MAX und ein Steuersignal 523. Zweckmäßigerweise wird das Steuersignal 523 aus der Steuereinrichtung 208 als Teil der Steuerleitung 209 von 2 aufgenommen. Der Treiber 521 gibt ein Treiberspannungssignal G3 auf einer Leitung 524 aus, das in das Gate des FET-Schalters 520 eingegeben wird.
Die Schalter 501 und 502 zusammen mit der Induktivität 503 und der Schalteinheit 301 dienen zum Umwandeln der Quellspannung V_SOURCE in eine gewünschte Ausgangsspannung an einem Ausgang 530.
Die Ausgangsschalter 504, 505, 506 und 507 sind alle mit dem Ausgang 530 verbunden. Der Ausgang des Schalters 504 ist die Ausgangsspannungsschiene 204. Der Ausgang des Schalters 505 ist die Ausgangsspannungsschiene 205. Der Ausgang des Schalters 506 ist die Ausgangsspannungsschiene 206. Der Ausgang des Schalters 507 ist die Ausgangsspannungsschiene 207. Jede Ausgangsspannungsschiene weist ihren eigenen ihr zugeordneten Schalter auf. Vier Ausgangsschalter 504, 505, 506 und 507 sind in 5 gezeigt, da 5 vier Ausgangsspannungsschienen zeigt. Bei einem Beispiel mit weniger Ausgangsspannungsschienen gäbe es weniger Ausgangsschalter. Bei einem Beispiel mit mehr Ausgangsspannungsschienen gäbe es mehr Ausgangsschalter.
Zweckmäßigerweise umfasst jeder Ausgangsschalter zwei FET-Schalter, die parallel geschaltet sind. Zweckmäßigerweise umfasst jeder Ausgangsschalter einen PMOS-Transistor und einen NMOS-Transistor, die parallel geschaltet sind. Zum Beispiel umfasst der Ausgangsschalter 504 einen PMOS-Transistor 525 und einen NMOS-Transistor 526, die parallel geschaltet sind. Beide Transistoren 525 und 526 nehmen den gleichen Eingang auf. Der Eingang ist der Ausgang 530 des Spannungsregelbereichs des Schaltnetzteils. Die Ausgänge jedes der FET-Schalter 525 und 526 sind an einem Knotenpunkt 529 kombiniert, um den Ausgang für die Ausgangsspannungsschiene V_OUT1 zu bilden. Das Gate des PMOS-Transistors 525 wird von einem Treibersignal G6 angesteuert. Das Gate des NMOS-Transistors 526 wird von einem Treibersignal G7 angesteuert. Zweckmäßigerweise werden diese Treibersignale G6 und G7 von (einem) Steuersignal(en) 508 aus der Steuereinrichtung 208 gesteuert. Die anderen Ausgangsschalter 505, 506 und 507 weisen eine entsprechende Form und einen entsprechenden Betrieb zu denjenigen auf, die mit Bezug auf den Ausgangsschalter 504 beschrieben worden sind.
Die Schalter 504, 505, 506 und 507 schalten unter der Steuerung von Steuersignalen 508, 509, 510 und 511, die von der Steuereinrichtung 208 geliefert werden, den Spannungsausgang aus den Spannungsregelschaltern auf der Leitung 530 zur ausgewählten Ausgangsspannungsschie 204, 205, 206 oder 207 durch.
Die in 5 gezeigte Schaltanordnung des Schaltnetzteils ist in einem Abwärtsmodus und in einem Abwärts-/Aufwärtsmodus betreibbar.
In einem Abwärtsmodus ist der Spannungsausgang zu einer Ausgangsspannungsschiene kleiner als die Quellspannung V_SOURCE. 6 zeigt die Gate-Signalwellenformen im Abwärts-Betriebsmodus. Das Gate-Signal G3 ist in 6 nicht gezeigt, da der Schalter 502 während des Abwärtsmodus offen bleibt. Die Schalter 304, 305 und 501 schalten kontinuierlich EIN und AUS, um die Quellspannung V_SOURCE in eine Ausgangsspannung umzuwandeln, die auf einer der Ausgangsspannungsschienen auszugeben ist. Das Gate-Signal G1 zum FET-Schalter 401 und das Gate-Signal G4 zum FET-Schalter 403 sind komplementär, wie bereits beschrieben worden ist. Die Schalteinheit 301 als Ganzes leitet Strom von ihrem Ausgang zu ihrem Eingang, wenn G1 im LOW-Zustand ist und G4 im HIGH-Zustand ist.
Das Gate-Signal G2 zum FET-Schalter 515 weist die gleiche Form auf wie das Gate-Signal G4 zum FET-Schalter 403, eilt jedoch G4 nach, so dass G2 in den HIGH-Zustand geht, wenn G4 gerade in den LOW-Zustand übergegangen ist. Somit leiten die Schalteinheit 301 und der Schalter 501 nicht zur gleichen Zeit Strom durch. Durch die Zeitlücke zwischen dem Übergang von G4 in den LOW-Zustand und dem Übergang von G2 in den HIGH-Zustand wird sichergestellt, dass es keinen überlappenden Zeitraum gibt, in dem die Schalteinheit 301 und der Schalter 501 beide Strom leiten (der direkt zu Masse 513 geführt würde).
Jeder Ausgangsschalter umfasst einen PMOS-Transistor und einen NMOS-Transistor, die parallel geschaltet sind. 6 zeigt das Gate-Signal G7 zum NMOS-Transistor und das Gate-Signal G6 zum PMOS-Transistor des Ausgangsschalters 504 für den Fall, bei dem der Ausgang der Spannungsregelschalter 530 zur Ausgangsspannungsschiene 204 ausgegeben wird. Falls der Ausgang der Spannungsregelschalter 530 stattdessen zu einer anderen Ausgangsspannungsschiene ausgegeben würde, dann würden die Gates des Ausgangsschalters, der dieser Ausgangsspannungsschiene zugeordnet ist, so angesteuert, wie mit Bezug auf den Ausgangsschalter 504 beschrieben worden ist. Der PMOS-Transistor 525 und der NMOS-Transistor 526 werden auf komplementäre Weise angesteuert. Somit sind die Treibersignale G6 und G7 komplementär, d. h. wenn G6 im HIGH-Zustand ist, ist G7 im LOW-Zustand und umgekehrt. PMOS- und NMOS-Transistoren weisen ein komplementäres Verhalten auf, somit schalten die beiden Transistoren die Ausgangsspannung gleichzeitig zu ihren jeweiligen Ausgängen durch. Der Ausgangsschalter 504 als Ganzes leitet Strom von seinem Eingang zu seinem Ausgang, wenn G6 im LOW-Zustand ist und G7 im HIGH-Zustand ist. Somit ist aus 6 ersichtlich, dass der Ausgangsschalter so angesteuert wird, dass er in dem Zeitraum, in dem entweder die Schalteinheit 301 oder der Schalter 501 Strom zu ihrem/seinem jeweiligen Ausgang durchleitet, Strom durch die Ausgangsspannungsschiene durchleitet.
In einem Abwärts-/Aufwärtsmodus kann der Spannungsausgang zu einer Ausgangsspannungsschiene größer als, gleich oder kleiner als die Quellspannung V_SOURCE sein. 7 zeigt die Gate-Signalwellenformen im Abwärts-/Aufwärts-Betriebsmodus. Die Schalter 304, 305, 501 und 502 schalten kontinuierlich EIN und AUS, um die Quellspannung V_SOURCE in die Ausgangsspannung umzuwandeln, die auf einer der Ausgangsspannungsschienen auszugeben ist.
Die Gate-Signale G1, G4 und G2 arbeiten alle so, wie mit Bezug auf 6 beschrieben worden ist. Das Gate-Signal G3 zum FET-Schalter 520 weist die gleiche Form auf wie das Gate-Signal G4 zum FET-Schalter 403 und wird mit dem Gate-Signal G4 synchronisiert. Mit anderen Worten gehen G3 und G4 zur gleichen Zeit in den HIGH-Zustand und den LOW-Zustand über.
Die Gate-Signale G6 und G7 zum Ausgangsschalter sind komplementär, wie mit Bezug auf 6 beschrieben worden ist. Der Ausgangsschalter 504 als Ganzes leitet Strom von seinem Eingang zu seinem Ausgang, wenn G6 im LOW-Zustand ist und G7 im HIGH-Zustand ist. Somit ist aus 7 ersichtlich, dass der Ausgangsschalter so angesteuert wird, dass er in dem Zeitraum, in dem der Schalter 501 Strom zu seinem Ausgang durchleitet, Strom durch die Ausgangsspannungsschiene durchleitet. Mit anderen Worten wird der Ausgangsschalter so angesteuert, dass er Strom zur Ausgangsspannungsschiene durchleitet, wenn G2 im HIGH-Zustand ist.
5 zeigt eine besondere beispielhafte Anordnung von PMOS- und NMOS-Schaltern. Bei anderen Beispielen kann eine andere Anordnung von FET-Schaltern und Treibersignalen verwendet werden. Zum Beispiel kann der FET-Schalter 515 ein PMOS-Schalter sein, der mit einem zu G2 komplementären Gate-Signal angesteuert wird. Als ein weiteres Beispiel kann der FET-Schalter 520 ein PMOS-Schalter sein, der mit einem zu G3 komplementären Gate-Signal angesteuert wird.
Zweckmäßigerweise vergleicht das Schaltnetzteil die Ausgangsspannung an einer Ausgangsspannungsschiene V_OUTi mit der Quellspannung V_SOURCE vor dem Laden der Ausgangspannungsschiene. Falls die Quellspannung größer ist als die Ausgangsspannung V_SOURCE > V_OUTi, dann wird das Schaltnetzteil so von der Steuereinrichtung 208 gesteuert, dass es in einem Abwärtsmodus arbeitet, um Strom zur Ausgangsspannungsschiene zu liefern. Falls die Quellspannung gleich oder kleiner ist als die Ausgangsspannung V_SOURCE ≤ V_OUTi, dann wird das Schaltnetzteil so von der Steuereinrichtung 208 gesteuert, dass es in einem Abwärts-/Aufwärtsmodus arbeitet, um Strom zur Ausgangsspannungsschiene zu liefern.
Zweckmäßigerweise wird Strom nur zu einer Ausgangsspannungsschiene auf einmal geliefert. Dadurch wird eine Quer-Leitung zwischen den Ausgangsspannungsschienen vermieden. Die Ausgangsspannungsschienen müssen nicht unbedingt alle jederzeit mit dem Schaltnetzteil verbunden sein. Eine Ausgangsspannungsschiene kann von der Schaltanordnung 202 getrennt sein.
Wie oben beschrieben ist, sinkt die Effizienz des Schaltnetzteils von 1 bei sehr niedrigen Quellspannungen V_SOURCE von zum Beispiel ~0,8 V beträchtlich ab. Der Grund dafür ist, dass die Treiberspannung, die an den PMOS-Schalter 107 angelegt wird, sehr niedrig ist und daher die Gate-Quellspannung des PMOS-Schalters sehr niedrig ist. Somit ist der PMOS-Schalter zwar in Betrieb, er ist jedoch sehr resistiv.
Bei den hier beschriebenen Schaltnetzteil-Anordnungen tritt beim PMOS-Schalter 401 das gleiche Problem auf wie beim Schalter 107 von 1, da der PMOS-Schalter 401 von der Quellspannung V_SOURCE auf der Leitung 307 angesteuert wird. Die Effizienz des Schaltnetzteils verschlechtert sich jedoch nicht, wie nun erläutert wird.
In seinem EIN-Zustand leitet der FET-Schalter 403 die Spannung V_SOURCE zu seinem Ausgang zum Knotenpunkt 306. Der FET-Schalter 403 wird vom Treiber 404 angesteuert. Die Lieferung zum Treiber 404 erfolgt aus einer Ausgangsspannung V_OUT1 einer Ausgangsspannungsschiene des Schaltnetzteils. Zweckmäßigerweise ist diese Ausgangsspannung V_OUT1 größer als die Kombination aus V_SOURCE und der Gate-Spannung, bei der ein FET-Schalter sehr resistiv wird. Mit anderen Worten gilt zweckmäßigerweise V_OUT1 > V_SOURCE + V_GS, wobei V_GS die Gate-Quellschwellspannung des FET-Schalters ist. Die Gate-Quellschwellspannung des FET-Schalters ist die Spannung, bei der der FET-Schalter anfängt, sehr resistiv zu werden. Vorzugsweise ist V_OUT1 größer als 1,5 V. Zweckmäßigerweise ist V_OUT1 eine Dauerbetriebsspannung. Somit wird der FET-Schalter 403 immer von einer Spannung angesteuert, die größer ist als die Kombination aus V_SOURCE und der Gate-Quellschwellspannung des FET-Schalters 403. Dies ist selbst dann der Fall, wenn die Quellspannung V_SOURCE auf oder unter die Gate-Quellschwellspannung des FET-Schalters abgesunken ist. Somit wird der FET-Schalter 403 nicht sehr resistiv, wenn die Quellspannung V_SOURCE auf oder unter die Gate-Quellschwellspannung absinkt. Der FET-Schalter 403 ist parallel zum FET-Schalter 401 platziert. Beide FET-Schalter 401 und 403 wandeln die Quellspannung in einen Ausgang um. Wenn die Quellspannung sehr niedrig ist, zum Beispiel unter –0,8 V liegt, wird der FET-Schalter 401 sehr resistiv, der FET-Schalter 403 wird jedoch nicht resistiv. Somit schaltet dann, wenn die Quellspannung sehr niedrig ist, der FET-Schalter 403 weiterhin das Quellspannungssignal zu seinem Ausgang durch. Somit steht durch Platzieren des FET-Schalters 403 parallel zum FET-Schalter 401 ein Weg mit niedriger Impedanz durch die Schalteinheit 301 bei niedrigen Quellspannungen zur Verfügung im Vergleich zu dem Fall, in dem nur ein FET-Schalter verwendet wird, der von der Quellspannung angesteuert wird. Somit wird die Effizienz des Schaltnetzteils bei niedrigen Quellspannungen erhöht.
Bei höheren Quellspannungen ist die Gate-Quellspannung des FET-Schalters 401 hoch genug, so dass der FET-Schalter 401 einen Weg mit niedriger Impedanz durch die Schalteinheit bietet. Somit dient bei höheren Quellspannungen der FET-Schalter 401 als ein sehr effizienter Schalter. Somit ist der zusätzliche FET-Schalter 403 bei höheren Quellspannungen nicht erforderlich. Bei einem Beispiel ist das Schaltnetzteil in zwei Modi betreibbar. Die Quellspannung wird mit einer Schwellspannung verglichen. Falls die Quellspannung höher ist als die Schwellspannung, arbeitet das Schaltnetzteil in einem ersten Modus. Falls die Quellspannung niedriger als oder gleich der Schwellspannung ist, arbeitet das Schaltnetzteil in einem zweiten Modus.
Im ersten Modus wird der FET-Schalter 403 nicht so betrieben, dass er Strom von seinem Eingang zu seinem Ausgang leitet. Zweckmäßigerweise wird verhindert, dass der Treiber 404 ein Treibersignal zum FET-Schalter 403 liefert. Der Treiber 404 kann von einem Steuersignal aus der Steuereinrichtung 208 auf der Steuerleitung 406 daran gehindert werden, ein Treibersignal zum FET-Schalter 403 zu liefern. Alternativ kann der Treiber 404 durch Deaktivieren der Lieferung von Strom zu der Ausgangsspannungsschiene, die die Ausgangsspannung V_OUT1 liefert, daran gehindert werden, ein Treibersignal zum FET-Schalter 403 zu liefern. Zum Beispiel kann die Ausgangsspannungsschiene 204 von der Schaltanordnung 202 getrennt werden. Zweckmäßigerweise erfolgt dies unter der Steuerung der Steuereinrichtung 208 auf der Steuerleitung 508.
Im zweiten Modus wird der FET-Schalter 403 so betrieben, dass er Strom von seinem Eingang zu seinem Ausgang leitet, und wird vom Treiber 404 angesteuert. Der Spannungseingang in den Treiber 404 wird von der Ausgangsspannung V_OUT1 auf der Ausgangsspannungsschiene 204 geliefert. Die Steuereinrichtung 208 steuert den FET-Schalter 403 über die Steuerleitung 406 und die Steuerleitung 508 zum Ausgangsschalter 504, wie vorstehend beschrieben worden ist.
Somit ist der FET-Schalter 403 nur dann betriebsbereit zum Durchleiten von Strom von seinem Eingang zu seinem Ausgang, wenn die Quellspannung niedriger als oder gleich einem Schwellwert ist. Zweckmäßigerweise beträgt der Schwellwert 1,5 V. Dieser Schwellwert kann konfigurierbar sein. Zum Beispiel kann der Schwellwert in Abhängigkeit vom Ein-Widerstand (R_ON) des FET-Schalters 403 konfiguriert werden.
Das hier beschriebene Schaltnetzteil arbeitet bei niedrigen Quellspannungen effizienter, ohne dass zusätzliche Schaltungen außerhalb des Schaltnetzteils, zum Beispiel eine separate Aufwärtsschaltung oder eine Negativladepumpe, erforderlich sind.
Die beschriebenen Schaltnetzteil-Schaltungen sind zweckmäßigerweise in einer rechnerbasierten Vorrichtung integriert. Die rechnerbasierte Vorrichtung kann eine elektronische Vorrichtung sein. Zweckmäßigerweise umfasst die rechnerbasierte Vorrichtung einen oder mehrere Prozessoren zum Verarbeiten von computerausführbaren Anweisungen zum Steuern einer Operation der Steuereinrichtung 208 zum Steuern der Implementierung der hier beschriebenen Verfahren. Die computerausführbaren Anweisungen können durch Verwendung jedes computerlesbaren Mediums, wie z. B. eines Speichers, bereitgestellt werden. Weitere Software kann an der rechnerbasierten Vorrichtung bereitgestellt werden, um die hier beschriebenen Verfahren zu implementieren. Die hier beschriebenen Verfahren können von der Software in maschinenlesbarer Form auf einem realen Speichermedium durchgeführt werden.
Der Anmelder offenbart hiermit jedes einzelne hier beschriebene Merkmal und jede Kombination aus zwei oder mehr solcher Merkmale, und zwar in dem Maß, in dem solche Merkmale oder Kombinationen auf der Basis der vorliegenden Beschreibung als Ganzes und angesichts der allgemeinen Kenntnisse eines Fachmanns ausgeführt werden können, unabhängig davon, ob solche Merkmale oder Kombinationen aus Merkmalen hier offenbarte Probleme lösen und ohne Beschränkung des Umfangs der Patentansprüche. Der Anmelder gibt an, dass Aspekte der vorliegenden Erfindung aus solchen einzelnen Merkmalen oder Kombinationen aus Merkmalen bestehen können. Anhand der vorstehenden Beschreibung ist es für einen Fachmann offensichtlich, dass verschiedene Modifikationen innerhalb des Umfangs der Erfindung durchgeführt werden können.

Claims

Schaltnetzteil zum Liefern von Energie von einer Energiequelle zu einer oder mehreren Ausgangsspannungsschienen, das umfasst: eine Schalteinheit, die so ausgelegt ist, dass sie eine Quellspannung aus der Energiequelle aufnimmt und eine Schaltspannung ausgibt, wobei die Schalteinheit umfasst: einen ersten Schalter, der so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und der so ausgelegt ist, dass er von der Quellspannung angesteuert wird; und einen zweiten Schalter, der mit dem ersten Schalter parallel geschaltet ist, wobei der zweite Schalter so ausgelegt ist, dass er die Quellspannung in die Schaltspannung schaltet, und so ausgelegt ist, dass er von einer Ausgangsspannung einer der Ausgangsspannungsschienen angesteuert wird.
Schaltnetzteil nach Anspruch 1, wobei der erste und der zweite Schalter FETs sind.
Schaltnetzteil nach Anspruch 2, wobei einer des ersten und des zweiten Schalters ein PMOS-Transistor ist und der andere des ersten und des zweiten Schalters ein NMOS-Transistor ist.
Schaltnetzteil nach Anspruch 3, wobei der erste Schalter ein PMOS-Transistor ist und der zweite Schalter ein NMOS-Transistor ist.
Schaltnetzteil nach Anspruch 3, wobei der erste Schalter ein NMOS-Transistor ist und der zweite Schalter ein PMOS-Transistor ist.
Schaltnetzteil nach Anspruch 1, wobei die Schalteinheit ferner umfasst: einen ersten Treiber, der mit dem ersten Schalter verbunden ist, wobei der erste Treiber so ausgelegt ist, dass er die Quellspannung in eine erste Treiberspannung zum Ansteuern des ersten Schalters umwandelt; und einen zweiten Treiber, der mit dem zweiten Schalter verbunden ist, wobei der zweite Treiber so ausgelegt ist, dass er die Ausgangsspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters umwandelt.
Schaltnetzteil nach Anspruch 6, das ferner eine Steuereinrichtung umfasst, die so ausgelegt ist, dass sie den ersten Treiber und den zweiten Treiber zum Ansteuern des ersten und des zweiten Schalters so steuert, dass beide Schalter gleichzeitig die Quellspannung in die Schaltspannung schalten.
Verfahren zum Bedienen eines Schaltnetzteils zum Liefern von Energie aus einer Energiequelle zu einer oder mehreren Ausgangsspannungsschienen, wobei das Schaltnetzteil eine Schalteinheit umfasst, die eine Quellspannung aus der Energiequelle aufnimmt und eine Schaltspannung ausgibt, wobei die Schalteinheit einen ersten Schalter und einen zweiten Schalter umfasst, die parallel geschaltet sind, wobei das Verfahren umfasst: Ansteuern des ersten Schalters mittels der Quellspannung zum Schalten der Quellspannung in die Schaltspannung; und Ansteuern des zweiten Schalters mittels einer Ausgangsspannung einer der Ausgangsspannungsschienen zum Schalten der Quellspannung in die Schaltspannung.
Verfahren nach Anspruch 8, wobei die Schalteinheit einen ersten Treiber, der mit dem ersten Schalter verbunden ist, und einen zweiten Treiber, der mit dem zweiten Schalter verbunden ist, umfasst, wobei das Verfahren umfasst: Ansteuern des ersten Schalters durch Umwandeln am ersten Treiber der Quellspannung in eine erste Treiberspannung zum Ansteuern des ersten Schalters; und Ansteuern des zweiten Schalters durch Umwandeln am zweiten Treiber der Ausgangspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters.
Verfahren nach Anspruch 9, das ferner das Steuern des ersten Treibers und des zweiten Treibers zum Ansteuern des ersten und des zweiten Schalters so umfasst, dass beide Schalter gleichzeitig die Quellspannung in die Schaltspannung schalten.
Verfahren nach Anspruch 8, wobei die Ausgangsspannung höher ist als die Quellspannung.
Verfahren nach Anspruch 8, wobei der erste Schalter ein FET ist und die Ausgangsspannung höher als die Kombination aus der Quellspannung und einer Gate-Quellschwellspannung des FET ist.
Verfahren nach Anspruch 8, das nur das Ansteuern des zweiten Schalters mittels der Ausgangsspannung zum Schalten der Quellspannung in die Schaltspannung, falls die Quellspannung kleiner ist als die Schwellspannung, umfasst.
Verfahren nach Anspruch 13, wobei der erste Schalter ein FET ist und die Schwellspannung eine Gate-Quellschwellspannung des FET ist.
Verfahren nach Anspruch 8, wobei das Schaltnetzteil in einem ersten Modus arbeitet, wenn die Quellspannung unter einer Schwellspannung liegt, und in einem zweiten Modus arbeitet, wenn die Quellspannung über der Schwellspannung liegt.
Verfahren nach Anspruch 15, wobei im ersten Modus das Verfahren das Ansteuern des zweiten Schalters durch Umwandeln der Ausgangsspannung in eine zweite Treiberspannung zum Ansteuern des zweiten Schalters umfasst.
Verfahren nach Anspruch 15, wobei im zweiten Modus das Verfahren das Deaktivieren des Ansteuerns des zweiten Schalters umfasst.
Verfahren nach Anspruch 17, wobei das Ansteuern des zweiten Schalters durch Deaktivieren der Lieferung von Strom zu der Ausgangsspannungsschiene, die die Ausgangsspannung aufweist, deaktiviert wird.