DE102013108147B4 - Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen - Google Patents
Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen Download PDFInfo
- Publication number
- DE102013108147B4 DE102013108147B4 DE102013108147.9A DE102013108147A DE102013108147B4 DE 102013108147 B4 DE102013108147 B4 DE 102013108147B4 DE 102013108147 A DE102013108147 A DE 102013108147A DE 102013108147 B4 DE102013108147 B4 DE 102013108147B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor substrate
- forming
- dielectric layer
- tfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 150
- 230000005669 field effect Effects 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 211
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000002513 implantation Methods 0.000 claims abstract description 21
- 239000007943 implant Substances 0.000 claims abstract description 3
- 230000005641 tunneling Effects 0.000 claims abstract description 3
- 230000008569 process Effects 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 147
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 40
- 239000003989 dielectric material Substances 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000000137 annealing Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000001459 lithography Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Tunnel-Feldeffekttransistor, TFET, aufweist, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (110), das einen ersten Bereich (112) und einen zweiten Bereich (114) aufweist; Ausbilden einer Halbleitermesa (120) auf dem Halbleitersubstrat (110) in dem ersten Bereich (112); Anwenden einer ersten Implantation (124) auf das Halbleitersubstrat (110) in dem ersten Bereich (112) und der Halbleitermesa (120), um einen Drain (126) des TFETs auszubilden, wobei der Drain (126) des TFETs eine erste Art von Leitfähigkeit aufweist; Ausbilden einer ersten dielektrischen Schicht (130) auf dem Halbleitersubstrat (110) in dem ersten Bereich (112) und Seitenwänden der Halbleitermesa (120); Ausbilden einer zweiten dielektrischen Schicht (134) und einer leitenden Schicht (136) auf der ersten dielektrischen Schicht (130); Strukturieren der zweiten dielektrischen Schicht (134) und der leitenden Schicht (136), um einen ersten Gatestapel (138) in dem ersten Bereich (112) auszubilden; Anwenden einer zweiten Implantation (144) auf das Halbleitersubstrat (110) in dem zweiten Bereich (114); Ausbilden einer dritten dielektrischen Schicht (150) auf der zweiten dielektrischen Schicht (134); Anwenden einer dritten Implantation auf die Halbleitermesa (120), um eine Source (152) des TFETs auszubilden, wobei die Source (152) des TFETs eine zweite Art von Leitfähigkeit aufweist, die der ersten Art von Leitfähigkeit entgegengesetzt ist; und Ausbilden einer Zwischenschicht (132) auf dem Halbleitersubstrat (110) in dem zweiten Bereich (114), wobei das Ausbilden einer zweiten dielektrischen Schicht (134) und einer leitenden Schicht (136) das Ausbilden der zweiten dielektrischen Schicht (134) und der leitenden Schicht (136) auf der Zwischenschicht (132) umfasst, das Strukturieren der zweiten dielektrischen Schicht (134) und der leitenden Schicht (136) das Strukturieren der zweiten dielektrischen Schicht (134) und der leitenden Schicht (136) ...
Description
- HINTERGRUND
- Die
US 2011/0253981 A1 - Eine ähnliche Struktur ist beschrieben in „Vertical SI-Nanowire n-Type Tunneling FETs with Low Subthreshold Swing (≤ 50mV/decade) at Room Temperature“ von Ramanathan Gandhi in IEEE Electron Devices Letters, Band 32, 2011, Nr. 4, S. 437–439. Weitere vertikale FET-Strukturen sind beschrieben in der
US 2012/0248529 A1 US 2012/0319201 A1 - Das Skalieren von herkömmlichen komplementären Metalloxid-Halbleiter-Feldeffekttransistoren (Complementary Metal-Oxide-Semiconductor Field Effect Transistor, CMOSFET) muss sich Herausforderungen stellen, die durch das schnelle Wachstum der Leistungsaufnahme entstehen. Tunnel-Feldeffekttransistoren (Tunnel Field Effect Transistor, TFET) sind ein viel versprechender Kandidat, der ein weiteres Skalieren der Versorgungsspannung ermöglicht, ohne dass der Sperrstrom sich erhöht, weil sie einen Unter-60mV/dec-Ausschlag unter dem Schwellenwert („subthreshold swing“) haben. Eingangs/Ausgangs-(I/O)-Vorrichtungen weisen jedoch normalerweise ein dickeres Gate-Dielektrikum und größere Bauteil-Abmessungen auf. Die I/O-Vorrichtungen der TFETs sind schwer herzustellen, wenn sie mit TFET-Vorrichtungen integriert sind.
- Somit besteht ein Bedarf an einer Struktur, die eine TFET-Vorrichtung und planare I/O-Vorrichtungen aufweist, die zusammen integriert sind, und ein Verfahren zur Herstellung derselben, um diese Probleme zu lösen.
- Die Erfindung sieht Verfahren zur Herstellung einer Halbleiterstruktur gemäß den Ansprüchen 1 und 2 und einer Halbleiterstruktur gemäß Anspruch 11 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht im Maßstab gezeichnet sind. In der Tat können die Abmessungen der verschiedenen Merkmale zur Klarheit der Darstellung beliebig vergrößert oder verkleinert werden.
-
1 –13 sind Schnittdarstellungen einer Halbleiterstruktur, die eine Tunnel-Feldeffekttransistor-(TFET)-Struktur aufweist, in verschiedenen Herstellungsstadien, die gemäß einer oder mehrerer Ausführungsformen aufgebaut ist. -
14 ist ein Flussdiagramm eines Verfahrens zum Ausbilden der Halbleiterstruktur von13 , die gemäß einer Ausführungsform aufgebaut ist. -
15 ist eine Schnittdarstellung einer Halbleiterstruktur, die eine TFET-Struktur und einen Kondensator aufweist und die gemäß einer anderen Ausführungsform aufgebaut ist. -
16 ist eine Schnittdarstellung einer Halbleiterstruktur, die eine TFET-Struktur und einen Widerstand aufweist und die gemäß einer nicht erfindungsgemäßen Ausführungsform aufgebaut ist. - DETAILLIERTE BESCHREIBUNG
- Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen. Darüber hinaus kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale ausgebildet sein können, die zwischen dem ersten und dem zweiten Merkmal liegen, so dass das erste und das zweite Merkmal nicht in direktem Kontakt sein brauchen.
- Die
1 –13 sind Schnittdarstellungen einer Halbleiterstruktur100 in verschiedenen Herstellungsstadien, die gemäß einer oder mehreren Ausführungsformen aufgebaut ist. Die Halbleiterstruktur100 umfasst einen oder mehrere Tunnel-Feldeffekttransistoren (TFETs). Zur Förderung der Ausführungsform weist der TFET eine vertikale Struktur auf, wobei der Kanal vertikal konfiguriert ist. Die Source und der Drain sind vertikal angeordnet, wobei der Kanal dazwischen liegt.14 ist ein Flussdiagramm eines Verfahrens200 zum Ausbilden der Halbleiterstruktur100 , die gemäß einer oder mehreren Ausführungsformen aufgebaut ist. Die Halbleiterstruktur100 und das Verfahren200 zur Herstellung derselben werden gemeinsam mit Bezug auf die1 –14 beschrieben. - Mit Bezug auf
1 umfasst die Halbleiterstruktur100 ein Halbleitersubstrat110 aus einem ersten Halbleitermaterial. In der vorliegenden Ausführungsform ist das erste Halbleitermaterial Silizium. Alternativ kann das erste Halbleitermaterial andere geeignete Halbleitermaterialien umfassen. In einer Ausführungsform umfasst das Halbleitersubstrat110 eine Schicht aus einem vergrabenen Dielektrikum zur Isolation, das durch eine geeignete Technik ausgebildet ist, wie etwa eine Technik, die als Abtrennung durch implantierten Sauerstoff (Separation by Implanted Oxygen, SIMOX) bezeichnet wird. In manchen Ausführungsformen kann das Substrat110 ein Halbleiter-auf-Isolator sein, wie etwa ein Silizium-auf-Isolator (Silicon on Insulator, SOI). - Das Halbleitersubstrat
110 umfasst einen ersten Bereich112 für einen Tunnel-Feldeffekttransistor (TFET) und einen zweiten Bereich114 für einen Feldeffekttransistor (FET), wie etwa einen Metalloxid-Halbleiter-FET (Metal-Oxide-Semiconductor FET, MOSFET). In einer Ausführungsform ist der TFET eine Kernvorrichtung und der MOSFET eine Eingangs-/Ausgangs-(I/O)-Vorrichtung. Insbesondere ist die TFET-Vorrichtung ein vertikaler TFET, wobei der Kanal des TFETs entlang einer Richtung angeordnet ist, die rechtwinklig zu der Oberseite des Halbleitersubstrats110 ist. Die Source und der Drain des vertikalen TFETs sind so konfiguriert, dass der Kanal in der vertikalen Richtung dazwischen liegt. - Mit Bezug auf die
1 und14 beginnt das Verfahren200 mit Vorgang202 , indem eine strukturierte harte Maske116 ausgebildet wird, um eine Fläche für eine Halbleitermesa auf dem Halbleitersubstrat110 innerhalb des ersten Bereichs112 zu definieren. Die strukturierte harte Maske116 umfasst ein Dielektrikum mit Ätzselektivität gegenüber dem Halbleitersubstrat110 . In der vorliegenden Ausführungsform umfasst die strukturierte harte Maske116 Siliziumnitrid (SiN). - In anderen Ausführungsformen umfasst die strukturierte harte Maske
116 alternativ andere geeignete Materialien, wie etwa Siliziumoxinitrid oder Siliziumkarbid. - In einer Ausführungsform wird die strukturierte harte Maske
116 durch ein Verfahren ausgebildet, das Ablagern, ein Lithographieverfahren und Ätzen umfasst. Des weiteren umfasst das Ausbilden der strukturierten harten Maske116 das Ablagern einer Harte-Maske-Schicht durch eine geeignete Technik, wie etwa chemische Gasphasenabscheidung (Chemical Vapor Deposition, CVD); das Ausbilden einer strukturierten Photoresistschicht118 auf der Harte-Maske-Schicht mittels eines Lithographieverfahrens; das Ätzen der Harte-Maske-Schicht, um die strukturierte harte Maske116 mittels der strukturierten Photoresistschicht118 als Ätzmaske auszubilden; und daraufhin das Entfernen der strukturierten Photoresistschicht118 durch eine geeignete Technik, wie etwa Nass-Ablösen („wet stripping“) oder Entfernen durch Plasma. In einer Ausführungsform umfasst das Lithographieverfahren das Ausbilden einer Photoresistschicht durch Aufschleudern; Belichten der Photoresistschicht mittels einer Belichtungsenergiequelle, wie etwa ultraviolettem (UV) Licht, und Entwickeln der belichteten Photoresistschicht, um die strukturierte Photoresistschicht mittels einer Entwicklungs-Chemikalie auszubilden. In einem anderen Beispiel umfasst das Lithographieverfahren Aufschleudern, Vorhärten („soft baking“), Belichten, Tempern nach dem Belichten („post-exposure baking“), Entwickeln und Nachhärten („hard baking“). In einer anderen Ausführungsform kann das Lithographieverfahren zum Ausbilden der strukturierten Photoresistschicht118 alternativ andere Techniken umfassen, wie etwa Elektronenstrahl-Lithographie, maskenloses Strukturieren oder molekulares Drucken. - Mit Bezug auf die
2 und14 umfasst das Verfahren200 einen Vorgang204 , in dem das Halbleitersubstrat selektiv vertieft wird, um eine Halbleitermesa120 auszubilden. In der vorliegenden Ausführungsform wird ein Ätzverfahren angewendet, um das Halbleitersubstrat110 mittels der strukturierten harten Maske als Ätzmaske selektiv zu ätzen. Das Ätzverfahren umfasst beispielsweise eine Trockenätzung, um das Silizium des Halbleitersubstrats110 zu ätzen. In einer Ausführungsform wird das Ätzverfahren abgestimmt, um die Halbleitermesa120 auszubilden, die ein Seitenwandprofil in Trapezform aufweist. Insbesondere weist das Seitenwandprofil der Halbleitermesa einen Neigungswinkel von weniger als 90° und mehr als 45° auf, wobei der Neigungswinkel relativ zu der oberen Fläche121 des Halbleitersubstrats110 gemessen wird. Die so ausgebildete Halbleitermesa120 weist günstigere Herstellungseigenschaften während der nachfolgenden Verfahrensschritte auf, wie etwa Ablagern und/oder Ätzen. - Die Halbleitermesa
120 weist eine Höhe „H1“ als vertikale Abmessung relativ zu der oberen Fläche121 des Halbleitersubstrats110 auf. In einem Beispiel liegt die Tiefe der Vertiefung zwischen etwa 50 nm und etwa 200 nm. Daher liegt die Höhe H1 der Halbleitermesa120 für dieses Beispiel im selben Bereich. - Mit Bezug auf die
3 und14 umfasst das Verfahren200 einen Vorgang206 , in dem eine Mehrzahl von Isoliermerkmalen122 in dem Halbleitersubstrat110 ausgebildet werden. In der vorliegenden Ausführungsform sind die Isoliermerkmale122 Flacher-Graben-Isolier-(Shallow Trench Isolation, STI)-Merkmale122 . Die STI-Merkmale122 werden in dem Halbleitersubstrat110 ausgebildet und definieren verschiedene Halbleiterbereiche, wie etwa112 und114 . Die Halbleiterbereiche112 und114 sind von einander durch die STI-Merkmale122 getrennt und isoliert. Des Weiteren sind die obere Fläche121 des Halbleitersubstrats110 und die oberen Flächen der STI-Merkmale112 im gegenwärtigen Herstellungsstadium koplanar. - Da die Halbleitermesa
120 vorhanden ist, wird das Ausbilden der STI-Merkmale122 entworfen, ohne die Halbleitermesa120 zu beschädigen. - In einer Ausführungsform umfasst das Ausbilden der STI-Merkmale
122 Folgendes: Ausbilden einer harten Maske mit Öffnungen, die die Bereiche für STI-Merkmale definieren; Ätzen des Halbleitersubstrats110 durch die Öffnungen der harten Maske, um Gräben auszubilden; Ablagern eines Dielektrikums, um die Gräben zu füllen; Ausführen eines chemisch-mechanischen Polier-(CMP)-Verfahrens, um überflüssiges dielektrisches Material über der Halbleitermesa120 zu entfernen; und daraufhin selektives Zurückätzen des Dielektrikums auf die obere Fläche des Halbleitersubstrats110 , was zu den STI-Merkmalen122 führt. Bei dem CMP-Verfahren kann die strukturierte harte Maske116 als eine Polier-Sperrschicht dienen, so dass das CMP-Verfahren auf der strukturierten harten Maske116 richtig anhält. Beim Zurückätzverfahren kann die strukturierte harte Maske116 als Ätzmaske dienen, um die Halbleitermesa120 vor Verlusten zu schützen. - In einer anderen Ausführungsform werden die STI-Merkmale
122 vor dem Ausbilden der Halbleitermesa120 ausgebildet. In dieser Ausführungsform umfasst das Ausbilden der STI-Merkmale122 Folgendes: Ausbilden einer harten Maske mit Öffnungen, die die Bereiche der STI-Merkmale definieren; Ätzen des Halbleitersubstrats110 durch die Öffnungen der harten Maske, um tiefe Gräben auszubilden; Ablagern eines Dielektrikums, um die Gräben zu füllen; und Ausführen eines CMP-Verfahrens, um überflüssiges dielektrisches Material über dem Halbleitersubstrat110 zu entfernen, was zu Tiefer-Graben-Isoliermerkmalen führt. Daraufhin werden die Vorgänge202 und204 ausgeführt, um die strukturierte harte Maske116 bzw. die Halbleitermesa120 auszubilden. In dem Vorgang204 zum Vertiefen des Halbleitersubstrats110 durch ein Ätzverfahren ist das Ätzverfahren jedoch dazu konzipiert, sowohl das Halbleitermaterial (Silizium in der vorliegenden Ausführungsform) des Halbleitersubstrats110 als auch das Dielektrikum der Tiefer-Graben-Isoliermerkmale zu vertiefen. Somit werden die oberen Abschnitte der Tiefer-Graben-Isoliermerkmale entfernt, was zu Flacher-Graben-Isoliermerkmalen122 führt. Der Höhenunterschied zwischen den Tiefer-Graben-Isoliermerkmalen und den STI-Merkmalen122 liegt etwa bei der Höhe H1 der Halbleitermesa120 . - In einer anderen Ausführungsform umfasst das Ablagern des Dielektrikums thermisches Oxidieren der Gräben und nachfolgendes Füllen der Gäben mit dem Dielektrikum, wie etwa Siliziumoxid, durch CVD. In einem Beispiel umfasst das CVD-Verfahren zum Füllen der Gräben Plasma-CVD bei hoher Dichte (High Density Plasma CVD, HDPCVD).
- Andere Merkmale können auf dem Halbleitersubstrat
110 ausgebildet werden. In einem Beispiel werden verschiedene dotierte Bereiche, wie etwa n-Wannen und p-Wannen in dem Halbleitersubstrat110 (wie etwa eine Wanne in dem zweiten Bereich114 ) durch eine oder mehrere Implantationen oder andere geeignete Dotiertechniken ausgebildet. - Mit Bezug auf die
4 und14 umfasst das Verfahren200 einen Vorgang208 , um entweder eine Source oder einen Drain des TFETs durch ein erstes Ionen-Implantationsverfahren124 auszubilden. In der vorliegenden Ausführungsform wird ein Drain126 des TFETs durch die erste Ionen-Implantation124 ausgebildet. Der Drain126 wird in dem unteren Abschnitt der Halbleitermesa120 ausgebildet und weiter zu dem Halbleitersubstrat110 unter der oberen Fläche121 erweitert. Der Drain126 umfasst ein n-Dotierungsmittel (wie etwa Phosphor), wenn der TFET vom n-Typ ist, oder ein p-Dotierungsmittel (wie etwa Bor), wenn der TFET vom p-Typ ist. - In einer Ausführungsform umfasst der Vorgang
208 das Ablagern einer Abschirmschicht128 auf dem Halbleitersubstrat110 und der Halbleitermesa120 ; und das Ausführen einer selektiven Implantation des Halbleitersubstrats110 in dem ersten Bereich112 und der Halbleitermesa120 . Die Abschirmschicht128 wird für das Abschirmen während der Implantation und das Ausschalten des Kanaleffekts währen der Implantation verwendet. - Insbesondere umfasst die selektive Implantation das Ausbilden einer strukturierten Photoresistschicht auf dem Halbleitersubstrat
110 , das Ausführen des Ionen-Implantationsverfahrens mittels der strukturierten Photoresistschicht als Implantationsmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht durch Nass-Ablösen oder Entfernen durch Plasma. Die strukturierte Photoresistschicht wird durch ein Lithographieverfahren, wie oben beschrieben, ausgebildet. Die strukturierte Photoresistschicht bedeckt das Halbleitersubstrat110 in dem zweiten Bereich114 und weist eine Öffnung in dem ersten Bereich112 auf, so dass das Halbleitersubstrat in dem ersten Bereich112 offen liegt, um die Ionen-Implantation zu empfangen. - Der Drain
126 , der durch die Ionen-Implantation124 ausgebildet wird, wird weiter getempert, um durch ein Temperverfahren („annealing process“) aktiviert zu werden. Das Temperverfahren wird direkt nach der Ionen-Implantation124 in dem Vorgang208 implementiert oder wird alternativ implementiert, nachdem andere dotierte Merkmale für eine gemeinsame Aktivierung ausgebildet wurden. In einer Ausführungsform umfasst das Temperverfahren beschleunigtes thermisches Tempern (Rapid Thermal Annealing, RTA). In anderen Ausführungsformen umfasst das Temperverfahren alternativ Laser-Tempern, Spitzen-Tempern („spike annealing“), Millisekunden-Tempern (Millisecond Anneal, MSA) oder andere geeignete Tempertechniken. - Mit Bezug auf die
5 und14 umfasst das Verfahren200 einen Vorgang210 , um ein TFET-Isoliermerkmal130 auszubilden. Das TFET-Isoliermerkmal130 versieht den TFET mit Isolierfunktionen und konfiguriert verschiedene Merkmale des TFETs richtig. Das Gate ist beispielsweise richtig mit dem Kanal ausgerichtet, ist nicht direkt auf dem Halbleitersubstrat110 ausgebildet und liegt in einem gewissen Abstand von dem Drain. - Das TFET-Isoliermerkmal
130 umfasst ein Dielektrikum, wie etwa Siliziumoxid in dem vorliegenden Beispiel. Das TFET-Isoliermerkmal130 kann alternativ andere geeignete Dielektrika umfassen. Das TFET-Isoliermerkmal130 ist auf dem Halbleitersubstrat110 in dem ersten Bereich112 angeordnet. Insbesondere ist die Dicke T1 des TFET-Isoliermerkmals130 so gewählt, dass das nachfolgend ausgebildete Gate mit dem Kanal und dem Drain richtig konfiguriert werden kann. Wie in5 gezeigt ist, ist „H2“ die Höhe des Drains126 , gemessen von der oberen Fläche des Halbleitersubstrats110 zu der oberen Fläche des Drains. Die Dicke T1 des TFET-Isoliermerkmals130 ist so gewählt, dass T1 etwas kleiner als H2 ist, also T1 < H2, so dass ein kleiner Überhang zwischen dem Gate und dem Drain besteht und dass weiter sichergestellt wird, dass das Gate vollständig mit dem Kanal verbunden ist. - In einer Ausführungsform umfasst der Vorgang
210 das Entfernen der Abschirmschicht128 durch ein Ätzverfahren (wie etwa eine Nassätzung); das Ausbilden einer Schicht aus dielektrischem Material (wie etwa Siliziumoxid in der vorliegenden Ausführungsform) auf dem Halbleitersubstrat110 ; und das selektive Entfernen der Schicht aus dielektrischem Material von dem zweiten Bereich114 . In einer Ausführungsform umfasst das Ausbilden der Schicht aus dielektrischem Material das Ablagern eines Dielektrikums, das Ausführen eines CMP-Verfahrens, um einen Abschnitt des Dielektrikums über der Halbleitermesa120 zu entfernen, und das Zurückätzen des Dielektrikums. In einer anderen Ausführungsform umfasst das selektive Entfernen des Dielektrikums das Ausbilden einer strukturierten Photoresistschicht auf dem Halbleitersubstrat110 , das Anwenden eines Ätzverfahrens auf die Schicht aus dielektrischem Material mittels der strukturierten Photoresistschicht als Ätzmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht durch Nass-Ablösen oder Entfernen durch Plasma. Die strukturierte Photoresistschicht wird durch ein Lithographieverfahren, wie oben beschrieben, ausgebildet. Die strukturierte Photoresistschicht bedeckt das Halbleitersubstrat110 in dem ersten Bereich112 und weist eine Öffnung in dem zweiten Bereich114 auf, so dass das Halbleitersubstrat in dem zweiten Bereich114 offen liegt. - Mit Bezug auf die
6 und14 kann das Verfahren200 einen Vorgang212 umfassen, um eine Gate-Oxidschicht132 auf dem Halbleitersubstrat110 in dem zweiten Bereich114 auszubilden. Die Gate-Oxidschicht132 kann als Zwischenschicht für die I/O-Vorrichtung in dem zweiten Bereich114 dienen und/oder kann die gesamte dielektrische Gateschicht für die Anforderungen der I/O-Vorrichtung abstimmen. - Das Ausbilden der Gate-Oxidschicht
132 in dem Vorgang212 kann eine geeignete Technik verwenden, wie etwa thermisches Oxidieren, Atomlagen-Ablagerung (Atomic Layer Deposition, ALD) oder CVD. In einer Ausführungsform umfasst der Vorgang212 weiter das selektive Entfernen der Gate-Oxidschicht132 von dem ersten Bereich112 . In dem vorliegenden Beispiel umfasst das selektive Entfernen der Gate-Oxidschicht132 das Ausbilden einer strukturierten Photoresistschicht auf dem Halbleitersubstrat110 , das Anwenden eines Ätzverfahrens auf die Gate-Oxidschicht132 mittels der strukturierten Photoresistschicht als Ätzmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht durch Nass-Ablösen oder Entfernen durch Plasma. Die strukturierte Photoresistschicht bedeckt das Halbleitersubstrat110 in dem zweiten Bereich114 und weist eine Öffnung in dem ersten Bereich112 auf, so dass das Halbleitersubstrat in dem ersten Bereich112 offen liegt. - Mit Bezug auf die
7 und14 umfasst das Verfahren200 einen Vorgang214 , um Gatematerialschichten auf dem Halbleitersubstrat110 auszubilden. Die Gatematerialschichten werden auf dem Halbleitersubstrat110 und der Halbleitermesa120 ausgebildet. Insbesondere werden die Gatematerialschichten auf den Seitenwänden der Halbleitermesa120 und auch auf ihrer oberen Fläche ausgebildet. In dem vorliegenden Fall sind die Gatematerialschichten auf der strukturierten harten Maske116 angeordnet. - Die Gatematerialschichten umfassen eine dielektrische Gatematerialschicht
134 und eine Gateelektrodenschicht136 . In der vorliegenden Ausführungsform umfassen die Gatematerialschichten high-k-dielektrische Materialien und ein Metall und werden daher als High-k-Metallgate bezeichnet. In einer Ausführungsform umfasst die dielektrische Gatematerialschicht134 eine Zwischenschicht oder Grenzflächenschicht (interfacial layer) (wie etwa Siliziumoxid) und eine Schicht aus high-k-dielektrischem Material. Ein high-k-dielektrisches Material ist ein Dielektrikum, das eine dielektrische Konstante aufweist, die größer als die von thermischem Siliziumoxid ist. Ein high-k-dielektrisches Material umfasst beispielsweise Hafniumoxid (HfO) oder ein anderes geeignetes Metalloxid. Die Gateelektrodenschicht136 umfasst eine Metall-(oder Metalllegierungs-)-Schicht und kann weiter eine polykristalline Silizium-(Polysilizium)-Schicht auf der Metallschicht umfassen. - Der Vorgang
214 umfasst in der vorliegenden Ausführungsform das Ablagern von verschiedenen Gatematerialien auf dem Halbleitersubstrat, insbesondere auf dem TFET-Isoliermerkmal130 und der Gate-Oxidschicht132 . Insbesondere ist sie, wie in einer Ausführungsform beschrieben ist, in der die Halbleitermesa120 eine Trapezform aufweist, vorteilhaft zum Ablagern von verschiedenen Gatematerialien. In einer Ausführungsform umfasst das Ausbilden der Zwischenschicht (Siliziumoxid in dem vorliegenden Beispiel) thermisches Oxidieren, ALD, CVD oder eine andere geeignete Technik. In einer anderen Ausführungsform umfasst das Ausbilden der Schicht aus high-k-dielektrischem Material ALD, metallorganisches CVD (MOCVD), physikalische Gasphasenabscheidung (Physical Vapor Deposition, PVD) oder eine andere geeignete Technik. In noch einer anderen Ausführungsform umfasst das Ausbilden der Metallschicht PVD, Plattieren oder eine andere geeignete Technik. In noch einer anderen Ausführungsform umfasst das Ausbilden der Polysilizium-Schicht CVD oder eine andere geeignete Technik. - Mit Bezug auf die
8 und14 umfasst das Verfahren200 einen Vorgang216 , um die Gatematerialschichten einschließlich der dielektrischen Gatematerialschicht134 und der Gateelektrodenschicht136 zu strukturieren, was zu einem ersten Materialstapel138 in dem ersten Bereich112 und einem zweiten Materialstapel140 in dem zweiten Bereich114 führt. Der erste Materialstapel138 umfasst einen ersten Abschnitt auf der Oberseite der Halbleitermesa120 , einen zweiten Abschnitt auf den Seitenwänden der Halbleitermesa120 und einen dritten Abschnitt auf der Oberseite des TFET-Isoliermerkmals130 . Der dritte Abschnitt des Materialstapels138 ist horizontal auf das TFET-Isoliermerkmal130 erweitert. - Insbesondere umfasst das Strukturieren der Gatematerialschichten das Ausbilden einer strukturierten Photoresistschicht auf den Gatematerialschichten, das Ausführen eines Ätzverfahrens auf die Gatematerialschichten mittels der strukturierten Photoresistschicht
142 als Ätzmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht durch Nass-Ablösen oder Entfernen durch Plasma. In einem Beispiel umfasst das Ätzverfahren mehr als einen Ätzschritt unter Verwendung von verschiedenen Ätzmitteln, um entsprechende Materialien in den Gatematerialschichten zu ätzen. Jedes Ätzmittel ist entworfen, um das entsprechende Material effektiv zu ätzen. Die strukturierte Photoresistschicht142 wird durch ein Lithographieverfahren ausgebildet. Die strukturierte Photoresistschicht142 bedeckt das Halbleitersubstrat110 in den Bereichen für den ersten Materialstapel138 und den zweiten Materialstapel140 , wie in8 gezeigt ist. Der erste Materialstapel138 ist auf dem TFET-Oxidmerkmal130 angeordnet, und der zweite Materialstapel140 ist auf der Gate-Oxidschicht132 angeordnet. In der vorliegenden Ausführungsform wird die Gate-Oxidschicht ebenfalls durch den Vorgang216 strukturiert. Die strukturierte Gate-Oxidschicht132 , die dielektrische Gateschicht134 und die Gateelektrodenschicht136 in dem zweiten Bereich114 bilden den Gatestapel für die I/O-Vorrichtung. - Mit Bezug auf die
9 und14 umfasst das Verfahren200 einen Vorgang218 , um ein Ionen-Implantationsverfahren144 auszuführen, um die Source- und Drainmerkmale146 der I/O-Vorrichtung in dem zweiten Bereich114 auszubilden. In der vorliegenden Ausführungsform ist die I/O-Vorrichtung ein MOSFET. Die Source- und Drainmerkmale146 umfassen ein n-Dotierungsmittel (wie etwa Phosphor), wenn die I/O-Vorrichtung ein n-MOSFET ist, oder ein p-Dotierungsmittel (wie etwa Bor), wenn die I/O-Vorrichtung ein p-MOSFET ist. - Das Ausbilden der Source- und Drainmerkmale
146 umfasst das selektive Anwenden des Ionen-Implantationsverfahrens144 auf das Halbleitersubstrat110 in dem zweiten Bereich114 . Die selektive Implantation umfasst das Ausbilden einer strukturierten Photoresistschicht148 auf dem Halbleitersubstrat110 , das Ausführen eines Ionen-Implantationsverfahrens144 mittels der strukturierten Photoresistschicht148 als Implantationsmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht. Die strukturierte Photoresistschicht148 wird durch ein Lithographieverfahren ausgebildet. Die strukturierte Photoresistschicht148 bedeckt das Halbleitersubstrat110 in dem ersten Bereich112 und weist eine Öffnung in dem zweiten Bereich114 auf, so dass das Halbleitersubstrat110 in dem zweiten Bereich114 offen liegt, um die entsprechende Ionen-Implantation zu empfangen. - Mit Bezug auf die
10 und14 umfasst das Verfahren200 einen Vorgang220 , um eine TFET-Isolierschicht150 auf dem Halbleitersubstrat110 auszubilden. Die TFET-Isolierschicht150 stellt Isolierfunktionen dem TFET bereit und konfiguriert verschiedene Merkmale des TFETs richtig. Beispielsweise wird die Source des TFETs dadurch richtig angeordnet. - Die TFET-Isolierschicht
150 umfasst ein Dielektrikum, wie etwa Siliziumoxid in dem vorliegenden Beispiel. Die TFET-Isolierschicht150 kann alternativ andere geeignete Dielektrika umfassen, wie etwa low-k-dielektrische Materialien. Die TFET-Isolierschicht150 ist auf dem Halbleitersubstrat110 , dem TFET-Isoliermerkmal130 und den Materialstapeln138 und140 angeordnet. Insbesondere ist gemäß der vorliegenden Ausführungsform die Dicke der TFET-Isolierschicht150 so gewählt, dass eine verbleibende Dicke der Isolation T2 etwa 1/3 der gesamten vertikalen Höhe der Halbleitermesa120 beträgt. Die verbleibende Höhe der Isolation T2 ist eine vertikale Abmessung, die von der oberen Fläche des horizontalen Abschnitts des Materialstapels138 zu der oberen Fläche der TFET-Isolierschicht150 gemessen wird. Die Länge des Kanals ist mit der verbleibenden Dicke der Isolation T2 verknüpft und wird dadurch festgelegt. - In einer Ausführungsform umfasst der Vorgang
220 das Ablagern des Dielektrikums (Siliziumoxid in dem vorliegenden Beispiel), das Ausführen eines CMP-Verfahrens, um überschüssiges dielektrisches Material über der Halbleitermesa120 zu entfernen, und Zurückätzen, um das Dielektrikum zu vertiefen, um den angestrebten Bereich der Dicke zu erreichen. - In der vorliegenden Ausführungsform umfassen sowohl das TFET-Isoliermerkmal
130 als auch die TFET-Isolation150 Siliziumoxid und werden gemeinsam mit dem Bezugszeichen150 in10 bezeichnet. - Mit Bezug auf die
11 und14 umfasst das Verfahren200 einen Vorgang222 , um einen Abschnitt des Materialstapels138 zu entfernen, der nicht von der TFET-Isolierschicht150 bedeckt ist. Der Vorgang222 umfasst ein Ätzverfahren, um die Gatematerialschichten in dem oberen Abschnitt des Materialstapels138 selektiv zu ätzen. Das Ätzverfahren kann mehr als einen Schritt umfassen, die abgestimmt sind, um entsprechende Gatematerialschichten zu ätzen. Indem der obere Abschnitt des Materialstapels138 entfernt wird, wird der Gatestapel des zugehörigen TFETs auf den Seitenwänden des mittleren Abschnitts der Halbleitermesa120 ausgebildet. - Mit Bezug auf die
12 und14 umfasst das Verfahren200 einen Vorgang224 , um eine Source152 der TFET-Vorrichtung in der Halbleitermesa120 auszubilden. In der vorliegenden Ausführungsform wird die Source152 in dem oberen Abschnitt der Halbleitermesa120 ausgebildet. Insbesondere weist der Drain126 eine erste Art von Leitfähigkeit auf und die Source152 weist eine zweite Art von Leitfähigkeit auf, die der ersten Art von Leitfähigkeit entgegengesetzt ist. Wenn die erste Art von Leitfähigkeit beispielsweise vom n-Typ ist (oder vom p-Typ), ist die zweite Art von Leitfähigkeit vom p-Typ (oder vom n-Typ). In einer Ausführungsform, in der der TFET vom n-Typ ist, umfasst der Drain126 ein n-Dotierungsmittel (wie etwa Phosphor) und die Source152 umfasst ein p-Dotierungsmittel (wie etwa Bor). In einer anderen Ausführungsform, in der der TFET vom p-Typ ist, umfasst der Drain126 ein p-Dotierungsmittel und die Source152 umfasst ein n-Dotierungsmittel. - In einer Ausführungsform umfasst der Vorgang
224 das Entfernen der harten Maske116 durch ein Ätzverfahren und das Anwenden einer zweiten Ionen-Implantation auf die Halbleitermesa120 . Während der Ionen-Implantation wird die TFET-Isolierschicht150 als eine Implantationsmaske verwendet, so dass nur der obere Abschnitt der Halbleitermesa120 hierdurch implantiert wird. - In einer anderen Ausführungsform umfasst der Vorgang
224 das Entfernen der harten Maske116 , das Ausbilden einer strukturierten Photoresistschicht auf der TFET-Isolierschicht150 , das Ausführen des Ionen-Implantationsverfahrens mittels der strukturierten Photoresistschicht als Implantationsmaske und das nachfolgende Entfernen der strukturierten Photoresistschicht. Die strukturierte Photoresistschicht weist eine Öffnung auf, die so konfiguriert ist, dass die Halbleitermesa120 nicht durch die strukturierte Photoresistschicht bedeckt ist. - In einer nicht beanspruchten Ausführungsform umfasst der Vorgang
224 weiter das Vertiefen der Halbleitermesa120 und Epitaxialwachstum auf der vertieften Halbleitermesa120 mit einem Halbleitermaterial, das dem des Halbleitersubstrats110 gleicht (wie etwa Silizium) oder sich von ihm unterscheidet (wie etwa Silizium-Germanium). Dotierungsmittel der Source152 kann durch eine Dotierung vor Ort durch Ionen-Implantation eingeführt werden. Beim Dotieren vor Ort umfasst das Epitaxialwachstum ein Vorprodukt, das die entsprechende Dotierungsmittel-Chemikalie aufweist, so dass das Dotierungsmittel gleichzeitig während des Epitaxialwachstums ausgebildet wird. Dieses Verfahren kann eine hohe Dotierungsmittel-Konzentration der Source152 erreichen. In einem besonderen Beispiel umfasst der Vorgang224 das Entfernen der harten Maske116 , das Vertiefen eines Abschnitts der Halbleitermesa120 durch ein Ätzverfahren und Epitaxialwachstum auf der vertieften Halbleitermesa mit Dotierung vor Ort. Gemäß einer Ausführungsform weist, durch das Vertiefen und das Epitaxialwachstum, die so ausgebildete Source152 eine glattere Grenzfläche zwischen der Source und dem Kanal auf. Des Weiteren weist der entsprechende Übergang eine verbesserte Leistungsfähigkeit auf. - Der Vorgang
224 kann weiter ein Temperverfahren umfassen, um die Source152 zur Aktivierung zu tempern. Das Temperverfahren kann direkt nach der entsprechenden Ionen-Implantation (oder dem Epitaxialwachstum) implementiert werden oder wird alternativ nach dem Ausbilden von anderen dotierten Merkmalen für eine gemeinsame Aktivierung implementiert. In verschiedenen Beispielen umfasst das Temperverfahren RTA, Laser-Tempern, Spitzen-Tempern, MSA oder eine andere geeignete Tempertechnik. - Somit wird ein Kanal
154 zwischen der Source152 und dem Drain126 definiert. Der Kanal wird in dem mittleren Abschnitt der Halbleitermesa120 definiert. Der Kanal154 ist vertikal konfiguriert, so dass der Strom des TFETs vertikal von der Source152 zu dem Drain126 durch den Kanal154 fließt. Der Drain126 , der Kanal154 und die Source152 sind ebenfalls vertikal konfiguriert. - In einer Ausführungsform ist der Kanal
154 neutral (undotiert). In einer anderen Ausführungsform ist der Kanal leicht dotiert. In einem Beispiel weist der Kanal154 eine Art von Leitfähigkeit auf, der Art von Leitfähigkeit des Drains126 gleicht. Beispielsweise weist der Kanal ein n-Dotierungsmittel auf, wenn der TFET vom n-Typ ist, oder der Kanal weist ein p-Dotierungsmittel auf, wenn der TFET vom p-Typ ist. In diesem Fall ist die Dotierungsmittelkonzentration des Kanals154 wesentlich geringer als die des Drains126 . - In der vorliegenden Ausführungsform weist die Source
152 eine kleine Überlappung mit dem Gatestapel des TFETs auf, um sicherzustellen, dass der Kanal154 vollständig mit dem Gatestapel verbunden ist und durch diesen gesteuert wird. - Mit Bezug auf die
13 und14 kann das Verfahren200 weiter einen Vorgang226 umfassen, um verschiedene Kontakte zu dem TFET in dem ersten Bereich112 und zu der I/O-Vorrichtung in dem zweiten Bereich114 auszubilden. In der vorliegenden Ausführungsform werden die Kontakte156 ,158 ,160 ,162 ,164 und166 in einer dielektrischen Zwischenschicht (Interlayer Dielectric, ILD)168 ausgebildet. Insbesondere ist in dem ersten Bereich112 der Kontakt156 konfiguriert, um auf dem Drain126 zu landen, der Kontakt158 ist konfiguriert, um auf der Source152 zu landen, und der Kontakt160 ist konfiguriert, um auf dem Gatestapel des TFETs zu landen. In dem zweiten Bereich114 sind der Kontakt162 und der Kontakt166 konfiguriert, um auf den Source- bzw. den Drainmerkmalen146 zu landen, und der Kontakt164 ist konfiguriert, um auf dem Gatestapel der I/O-Vorrichtung zu landen. - In
13 bezeichnet die ILD168 gemeinsam die Schichten aus dielektrischem Material, die das TFET-Isoliermerkmal130 und die TFET-Isolierschicht150 umfassen und weiter eine Schicht aus dielektrischem Material umfassen, die auf der TFET-Isolierschicht150 abgelagert ist. Die ILD168 umfasst Siliziumoxid oder ein low-k-dielektrisches Material oder andere geeignete Dielektrika. In verschiedenen Ausführungsformen umfasst die ILD168 Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Polyimid, eine aufgeschleuderte Glasschicht (Spin-On Glas, SOG), mit Fluor dotiertes Silikatglas (FSG), mit Kohlenstoff dotiertes Siliziumoxid, ein low-k-dielektrisches Material und/oder andere geeignete Materialien. Die ILD168 kann durch eine Technik ausgebildet werden, die Aufschleudern, CVD, Sputtern oder andere geeignete Verfahren umfasst. - Die Kontakte sind leitenden Komponenten in der Verbindungsstruktur und stellen elektrische Leitungsführung zwischen den Vorrichtungen und der Metallleitung in vertikaler Richtung bereit. In einer Ausführungsform umfasst der Vorgang
226 das Ablagern einer Schicht aus dielektrischem Material für die ILD, das Ausführen eines CMP-Verfahrens, um die ILD zu planarisieren, das Ausbilden einer strukturierten Maskenschicht, die eine Mehrzahl von Öffnungen aufweist, um die Bereiche für die Kontakte zu definieren, das Ätzen, um die Gräben für die Kontakte mittels der strukturierten Maskenschicht als Ätzmaske auszubilden, das Füllen eines leitenden Materials in die Gräben und das Ausführen eines weiteren CMP-Verfahrens, um das überschüssige leitende Material zu entfernen, das sich auf dem ILD gebildet hat. Die strukturierte Maskenschicht kann eine strukturierte Harte-Maske-Schicht oder alternativ eine strukturierte Photoresistschicht sein. Die strukturierte Harte-Maske-Schicht ähnelt der strukturierten harten Maske116 in Bezug auf Ausbildung und Zusammensetzung. Das Ausbilden der strukturierten Photoresistschicht ähnelt dem der anderen strukturierten Photoresistschichten, die vorher beschrieben wurden. Das leitende Material der Kontakte umfasst Metall, Metalllegierungen oder andere geeignete leitende Materialien. In der vorliegenden Ausführungsform umfasst das leitende Material der Kontakte Wolfram (W). Die Kontakte können weiter andere Materialien umfassen. Die Kontakte umfassen beispielsweise eine Auskleidungsschicht, wie etwa Titannitrid oder Tantalnitrid, die auf den Seitenwänden der Gräben ausgebildet wird, bevor das leitende Material in die Gräben gefüllt wird. Das Füllen des leitenden Materials in die Gräben kann eine geeignete Technik verwenden, wie etwa CVD oder Plattieren. - Der Vorgang
226 kann weiter das Ausbilden anderer Verbindungsstrukturen und anderer Herstellungsschritte (wie etwa Passivierung) in den Back-End-Verfahren umfassen. Die Verbindungsstruktur umfasst horizontale leitende Merkmale (Metallleitungen) und vertikale leitenden Merkmale (wie etwa Vias und Kontakte). Die Verbindungsstruktur umfasst leitende Materialien, wie etwa Aluminium, Aluminium-/Silizium-/Kupferlegierungen, Titan, Titannitrid, Wolfram, Polysilizium, Metallsilizide oder Kombinationen, die als Aluminiumverbindungen bezeichnet werden. Aluminiumverbindungen können durch ein Verfahren ausgebildet werden, das physikalische Gasphasenabscheidung (oder Sputtern), chemische Gasphasenabscheidung (CVD) oder Kombinationen daraus umfasst. Andere Herstellungstechniken, um die Aluminiumverbindungen auszubilden, können Photolithographieverarbeitung und Ätzen umfassen, um die leitenden Materialien für vertikale (Vias und Kontakte) und horizontale (Leitungen) Verbindungen zu strukturieren. Alternativ kann eine Kupfer-Mehrschichtverbindung verwendet werden und kann Kupfer, Kupferlegierung, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilizide oder Kombinationen daraus umfassen. Die Kupfer-Mehrschichtverbindung kann durch eine Technik ausgebildet werden, wie etwa CVD, Sputtern, Plattieren oder andere geeignete Verfahren. Das Metallsilizid, das in Mehrschichtverbindungen verwendet wird, kann Nickelsilizid, Kobaldsilizid, Wolframsilizid, Tantalsilizid, Titansilizid, Platinsilizid, Erbiumsilizid, Palladiumsilizid oder Kombinationen daraus umfassen. - Andere Herstellungsschritte können vor, während und nach den Vorgängen des Verfahrens
200 implementiert werden. - Die so ausgebildete Halbleiterstruktur
100 umfasst einen vertikalen TFET und einen MOSFET, die zusammen in einer Schaltung integriert sind. In der vorliegenden Ausführungsform weisen der Gatestapel für den vertikalen TFET in dem ersten Bereich112 und der Gatestapel für den MOSFET in dem zweiten Bereich114 unterschiedliche Dicken des Gate-Dielektrikums auf, was das Abstimmen des Gate-Dielektrikums erlaubt. Insbesondere ist der MOSFET eine I/O-Vorrichtung und benötigt ein dickeres und robustes Gate-Dielektrikum zum Schutz vor elektrostatischen Entladungen oder Leistungsspitzen, daher weist der MOSFET in dem zweiten Bereich114 eine zusätzliche Gate-Oxidschicht132 auf. - Das Verfahren
200 und die Halbleiterstruktur100 , die dadurch hergestellt wird, sind oben in verschiedenen Ausführungsformen beschrieben. Die vorliegende Offenbarung kann jedoch andere Alternativen und Modifikationen umfassen. In einer Ausführungsform fehlt beispielsweise der Vorgang212 , um die Gate-Oxidschicht132 in dem zweiten Bereich auszubilden, wenn der MOSFET in dem zweiten Bereich114 nicht notwendigerweise ein dickeres Gate-Dielektrikum benötigt. - In einer anderen Ausführungsform ist die Vorrichtung in dem zweiten Bereich
114 ein Kondensator. In diesem Fall ist die Vorrichtung eine passive Vorrichtung mit zwei Anschlüssen. Die Gateelektrodenschicht136 in dem zweiten Bereich wirkt als obere Elektrode des Kondensators, die dielektrische Gateschicht134 und das Gate-Oxid132 wirken als Dielektrikum des Kondensators. Die Gate-Oxidschicht132 kann verwendet werden, um die Kapazität des Kondensators abzustimmen, indem die Dicke abgestimmt wird. Des weiteren kann die Gate-Oxidschicht132 alternativ andere Dielektrika verwenden, um die Kapazität des Kondensators weiter abzustimmen. Der Halbleiterbereich des Halbleitersubstrats110 , der direkt unter der oberen Elektrode liegt, wirkt als untere Elektrode des Kondensators. Dieser Halbleiterbereich ist dotiert, damit er genügend Leitfähigkeit aufweist. Die Source- und Drainmerkmale146 wirken als der Bereich für die entsprechenden Kontakte (162 und166 ), um elektrisch mit der unteren Elektrode verbunden zu werden. Die Kontakte162 und166 sind konfiguriert, um mit derselben Stromleitung verbunden zu werden. - Die
15 ist eine Schnittdarstellung einer Halbleiterstruktur230 , die gemäß einer anderen Ausführungsform der vorliegenden Offenbarung aufgebaut ist. Auf die obige Beschreibung (einschließlich die der Merkmale und Vorgänge, um die Merkmale auszubilden) wird zur Einfachheit Bezug genommen. Die Halbleiterstruktur230 umfasst einen vertikalen TFET in dem ersten Bereich112 und einen Kondensator in dem zweiten Bereich114 . In dieser Ausführungsform ist die untere Elektrode des Kondensators ein dotierter Bereich232 , der unter der oberen Elektrode und dem Dielektrikum des Kondensators liegt und sich weiter über beide Seiten hinaus erstreckt, damit die entsprechenden Kontakte darauf landen können. Der dotierte Bereich232 wird durch den Vorgang208 oder den Vorgang218 ausgebildet, wird aber vor dem Ausbilden der Gatematerialschichten implementiert. Der Vorgang218 kann beispielsweise nach dem Vorgang210 und vor dem Vorgang212 implementiert werden. - Die
16 ist eine Schnittdarstellung einer nicht erfindungsgemäßen Halbleiterstruktur250 . Die Halbleiterstruktur250 umfasst einen vertikalen TFET in dem ersten Bereich112 und einen Widerstand in dem zweiten Bereich114 . In dieser Ausführungsform fehlt der Gatestapel in dem zweiten Bereich114 . Der Vorgang216 , um die Gatematerialschichten zu strukturieren, ist konzipiert, um die Gatematerialschichten so zu strukturieren, dass ein Gatestapel in dem ersten Bereich aber nicht in dem zweiten Bereich ausgebildet wird. Die Photomaske, die verwendet wird, um die Gatematerialschichten zu strukturieren, ist beispielsweise anders definiert, so dass die Gatematerialschichten in dem zweiten Bereich114 durch das Ätzverfahren entfernt werden. Der dotierte Bereich232 wird in dem Halbleitersubstrat110 in dem zweiten Bereich ausgebildet. Der Vorgang208 oder der Vorgang218 , um den dotierten Bereich232 auszubilden, kann in der gleichen Abfolge wie in dem Verfahren200 implementiert werden. Alternativ wird der Vorgang218 vor dem Ausbilden der Gatematerialschichten implementiert. Der Vorgang218 kann beispielsweise nach dem Vorgang210 und vor dem Vorgang212 implementiert werden. - Der dotierte Bereich
232 wirkt als Widerstand. Der ohmsche Widerstand des Widerstands kann durch die Dotierungsmittelkonzentration abgestimmt werden. Die Kontakte sind anders konfiguriert, da der Widerstand eine passive Vorrichtung mit zwei Anschlüssen ist. In einer Ausführungsform sind zwei Kontakte162 und166 auf zwei Seiten des dotierten Bereichs232 ausgebildet. In einer anderen Ausführungsform sind mehr Kontakte auf zwei Seiten des dotierten Bereichs232 ausgebildet. Mehrere Kontakte sind beispielsweise auf der linken Seite des dotierten Bereichs232 ausgebildet und sind in einer Linie konfiguriert und dienen als erster Anschluss des Widerstands. Mehrere Kontakte sind auf der rechten Seite des dotierten Bereichs232 ausgebildet und sind in einer Linie konfiguriert und dienen als zweiter Anschluss des Widerstands. - Somit sieht die vorliegende Offenbarung eine Ausführungsform eines Verfahrens zum Ausbilden eines Tunnel-Feldeffekttransistors (TFET) gemäß den Ansprüchen 1 und 2 vor.
- Die vorliegende Offenbarung sieht auch eine Ausführungsform einer Halbleiterstruktur gemäß dem Anspruch 10 vor.
Claims (14)
- Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Tunnel-Feldeffekttransistor, TFET, aufweist, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (
110 ), das einen ersten Bereich (112 ) und einen zweiten Bereich (114 ) aufweist; Ausbilden einer Halbleitermesa (120 ) auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ); Anwenden einer ersten Implantation (124 ) auf das Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) und der Halbleitermesa (120 ), um einen Drain (126 ) des TFETs auszubilden, wobei der Drain (126 ) des TFETs eine erste Art von Leitfähigkeit aufweist; Ausbilden einer ersten dielektrischen Schicht (130 ) auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) und Seitenwänden der Halbleitermesa (120 ); Ausbilden einer zweiten dielektrischen Schicht (134 ) und einer leitenden Schicht (136 ) auf der ersten dielektrischen Schicht (130 ); Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ), um einen ersten Gatestapel (138 ) in dem ersten Bereich (112 ) auszubilden; Anwenden einer zweiten Implantation (144 ) auf das Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ); Ausbilden einer dritten dielektrischen Schicht (150 ) auf der zweiten dielektrischen Schicht (134 ); Anwenden einer dritten Implantation auf die Halbleitermesa (120 ), um eine Source (152 ) des TFETs auszubilden, wobei die Source (152 ) des TFETs eine zweite Art von Leitfähigkeit aufweist, die der ersten Art von Leitfähigkeit entgegengesetzt ist; und Ausbilden einer Zwischenschicht (132 ) auf dem Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ), wobei das Ausbilden einer zweiten dielektrischen Schicht (134 ) und einer leitenden Schicht (136 ) das Ausbilden der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) auf der Zwischenschicht (132 ) umfasst, das Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) das Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) umfasst, um einen zweiten Gatestapel (140 ) auszubilden, das Anwenden der zweiten Implantation (144 ) das Anwenden der zweiten Implantation (144 ) umfasst, um eine zweite Source (146 ) und einen zweiten Drain (146 ) einer gleichen Art von Leitfähigkeit in dem Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ) auszubilden, nachdem die zweite dielektrische Schicht (134 ) und die leitende Schicht (136 ) strukturiert wurden, wobei der zweite Gatestapel (140 ) zwischen der zweiten Source (146 ) und dem zweiten Drain (146 ) liegt, und der zweite Gatestapel (140 ), die zweite Source (146 ) und der zweite Drain (146 ) konfiguriert sind, um einen Feldeffekttransistor zu bilden. - Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Tunnel-Feldeffekttransistor, TFET, aufweist, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (
110 ), das einen ersten Bereich (112 ) und einen zweiten Bereich (114 ) aufweist; Ausbilden einer Halbleitermesa (120 ) auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ); Anwenden einer ersten Implantation (124 ) auf das Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) und der Halbleitermesa (120 ), um einen Drain (126 ) des TFETs auszubilden, wobei der Drain (126 ) des TFETs eine erste Art von Leitfähigkeit aufweist; Ausbilden einer ersten dielektrischen Schicht (130 ) auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) und Seitenwänden der Halbleitermesa (120 ); Ausbilden einer zweiten dielektrischen Schicht (134 ) und einer leitenden Schicht (136 ) auf der ersten dielektrischen Schicht (130 ); Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ), um einen ersten Gatestapel (138 ) in dem ersten Bereich (112 ) auszubilden; Anwenden einer zweiten Implantation (144 ) auf das Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ); Ausbilden einer dritten dielektrischen Schicht (150 ) auf der zweiten dielektrischen Schicht (134 ); und Anwenden einer dritten Implantation auf die Halbleitermesa (120 ), um eine Source (152 ) des TFETs auszubilden, wobei die Source (152 ) des TFETs eine zweite Art von Leitfähigkeit aufweist, die der ersten Art von Leitfähigkeit entgegengesetzt ist; wobei das Anwenden einer zweiten Implantation (144 ) das Anwenden der zweiten Implantation (144 ) umfasst, um ein dotiertes Merkmal als eine untere Elektrode in dem Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ) auszubilden, das Ausbilden einer zweiten dielektrischen Schicht (134 ) und einer leitenden Schicht (136 ) das Ausbilden der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) auf dem Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ) umfasst, das Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) das Strukturieren der zweiten dielektrischen Schicht (134 ) und der leitenden Schicht (136 ) umfasst, um eine strukturierte dielektrische Schicht und eine obere Elektrode auf der unteren Elektrode auszubilden, und die obere Elektrode, die strukturierte dielektrische Schicht und die untere Elektrode konfiguriert sind, um einen Kondensator zu bilden. - Verfahren nach Anspruch 1 oder 2, wobei die erste dielektrische Schicht (
130 ) eine Oberseite aufweist, die niedriger als eine Oberseite des Drains (126 ) des TFETs ist; und die dritte dielektrische Schicht (150 ) eine Oberseite aufweist, die höher als eine Oberseite des Drains (126 ) des TFETs ist. - Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausbilden einer Halbleitermesa (
120 ) auf dem Halbleitersubstrat (110 ) Folgendes umfasst: Ausbilden einer strukturierten Harte-Maske-Schicht auf dem Halbleitersubstrat (110 ), um einen Bereich für die Halbleitermesa (120 ) zu definieren; und Anwenden einer Ätzung auf das Halbleitersubstrat (110 ) mittels der strukturierten Harte-Maske-Schicht als Ätzmaske. - Verfahren nach Anspruch 4, wobei das Ätzen so abgestimmt ist, dass die Halbleitermesa (
120 ) eine geneigte Seitenwand mit einem Winkel von weniger als 90° und mehr als 45° aufweist, wobei der Winkel relativ zu einer oberen Fläche des Halbleitersubstrats (110 ) gemessen ist. - Verfahren nach einem der vorangehenden Ansprüche, das weiter das Ausbilden einer Mehrzahl von Flacher-Graben-Isolier-Merkmalen, STI-Merkmalen, in dem Halbleitersubstrat (
110 ) nach dem Ausbilden einer Halbleitermesa (120 ) und vor dem Ausbilden einer ersten dielektrischen Schicht (130 ) umfasst, wobei das Ausbilden der Mehrzahl von STI-Merkmalen in dem Halbleitersubstrat (110 ) Folgendes umfasst: Ätzen des Halbleitersubstrats (110 ), um Gräben darin durch die Öffnungen einer Ätzmaske auszubilden; Füllen der Gräben mit einem Dielektrikum; Ausführen eines chemisch-mechanischen Polier-(CMP)-Verfahrens, um überschüssige Abschnitte des Dielektrikums über der Halbleitermesa (120 ) zu entfernen; und Zurückätzen des Dielektrikums. - Verfahren nach einem der Ansprüche 1 bis 5, das weiter das Ausbilden einer Mehrzahl von Flacher-Graben-Isolier-Merkmalen, STI-Merkmalen, in dem Halbleitersubstrat (
110 ) vor dem Ausbilden einer Halbleitermesa (120 ) umfasst, wobei das Ausbilden der Mehrzahl von STI-Merkmalen in dem Halbleitersubstrat (110 ) Folgendes umfasst: Ätzen des Halbleitersubstrats (110 ), um Gräben einer ersten Höhe auszubilden; Füllen der Gräben mit einem Dielektrikum; und Ausführen eines chemisch-mechanischen Polier-(CMP)-Verfahrens, um überschüssige Abschnitte des Dielektrikums über dem Halbleitersubstrat (110 ) zu entfernen, was zu STI-Merkmalen der ersten Höhe führt. - Verfahren nach Anspruch 7, wobei das Ausbilden einer Halbleitermesa (
120 ) auf dem Halbleitersubstrat (110 ) Folgendes umfasst: Ausbilden einer strukturierten Harte-Maske-Schicht auf dem Halbleitersubstrat (110 ), um einen Bereich für die Halbleitermesa (120 ) zu definieren;Anwenden einer Ätzung auf das Halbleitersubstrat (110 ) und die STI-Merkmale mittels der strukturierten Harte-Maske-Schicht als Ätzmaske, was zu der Halbleitermesa (120 ) und den STI-Merkmalen einer zweiten Höhe führt, die kleiner als die erste Höhe ist. - Verfahren nach einem der vorangehenden Ansprüche, das weiter das Ausführen eines Ätzverfahrens umfasst, um den oberen Abschnitt des ersten Gatestapels (
138 ) über einer Oberfläche der dritten dielektrischen Schicht (150 ) zu entfernen, nachdem die dritte dielektrische Schicht (150 ) ausgebildet wurde und bevor die dritte Implantation ausgeführt wurde, was zu einem Gate des TFETs führt. - Halbleiterstruktur, die Folgendes umfasst: ein Halbleitersubstrat (
110 ), das einen ersten Bereich (112 ) und einen zweiten Bereich (114 ) aufweist; eine Halbleitermesa (120 ), die auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) angeordnet ist; einen Tunnel-Feldeffekttransistor, TFET, der auf dem Halbleitersubstrat (110 ) in dem ersten Bereich (112 ) ausgebildet ist, wobei der TFET Folgendes umfasst: einen ersten Drain (126 ) einer ersten Art von Leitfähigkeit, der in einem unteren Abschnitt der Halbleitermesa (120 ) ausgebildet ist und sich in das Halbleitersubstrat (110 ) erstreckt; eine erste Source (152 ) einer zweiten Art von Leitfähigkeit, die in einem oberen Abschnitt der Halbleitermesa (120 ) ausgebildet ist, wobei die zweite Art von Leitfähigkeit der ersten Art von Leitfähigkeit entgegengesetzt ist; einen ersten Kanal (154 ) in einem mittleren Abschnitt der Halbleitermesa (120 ), der zwischen der Source (152 ) und dem Drain (126 ) liegt; und ein erstes Gate, das auf einer Seitenwand der Halbleitermesa (120 ) ausgebildet ist und mit dem Kanal (154 ) in Kontakt steht, wobei das erste Gate ein Dielektrikum (134 ) und ein leitendes Material (136 ) auf dem Dielektrikum (134 ) umfasst; und eine Halbleitervorrichtung, die auf dem Halbleitersubstrat (110 ) in dem zweiten Bereich (114 ) ausgebildet ist, wobei die Halbleitervorrichtung Folgendes umfasst: einen Materialstapel (140 ), der auf dem Halbleitersubstrat (110 ) ausgebildet ist, wobei der Materialstapel (140 ) das Dielektrikum (134 ) über dem Halbleitersubstrat (110 ) und das leitende Material (136 ) auf dem Dielektrikum umfasst und der Materialstapel (140 ) tiefer als das erste Gate liegt; und zwei dotierte Merkmale (146 ) einer gleichen Art von Leitfähigkeit, die in dem Halbleitersubstrat (110 ) und auf den Seiten des Materialstapels (134 ), (136 ) ausgebildet sind. - Halbleiterstruktur nach Anspruch 10, wobei die Halbleitervorrichtung ein Feldeffekttransistor (FET) ist; die zwei dotierten Merkmale (
146 ) als Source und Drain des FETs wirken; und der Materialstapel (140 ) als Gatestapel (134 ), (136 ) des FETs wirkt. - Halbleiterstruktur nach Anspruch 10, wobei die Halbleitervorrichtung ein Kondensator ist; der Materialstapel (
140 ) als obere Elektrode und Kondensator-Dielektrikum des Kondensators wirkt; ein dotiertes Merkmal in dem Halbleitersubstrat (110 ) ausgebildet ist, das unter dem Materialstapel (140 ) liegt und zwischen den zwei dotierten Merkmalen (146 ) liegt; und die zwei dotierten Merkmale als Kontakt zu der unteren Elektrode wirken. - Halbleiterstruktur nach einem der Ansprüche 10 bis 12, wobei der untere Abschnitt und der mittlere Abschnitt der Halbleitermesa (
120 ) ein erstes Halbleitermaterial umfassen; der obere Abschnitt der Halbleitermesa (120 ) ein zweites Halbleitermaterial umfasst, das sich von dem ersten Halbleitermaterial unterscheidet. - Halbleiterstruktur nach einem der Ansprüche 10 bis 13, wobei das erste Gate des TFETs eine untere Fläche umfasst; und der Drain (
126 ) des TFETs eine Oberseite umfasst, die höher als die untere Fläche ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/794,481 US9406669B2 (en) | 2013-03-11 | 2013-03-11 | Method and structure for vertical tunneling field effect transistor and planar devices |
US13/794,481 | 2013-03-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013108147A1 DE102013108147A1 (de) | 2014-09-11 |
DE102013108147B4 true DE102013108147B4 (de) | 2016-08-04 |
Family
ID=51385442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013108147.9A Active DE102013108147B4 (de) | 2013-03-11 | 2013-07-30 | Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US9406669B2 (de) |
DE (1) | DE102013108147B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160268256A1 (en) * | 2015-03-13 | 2016-09-15 | Qualcomm Incorporated | Complementary metal-oxide semiconductor (cmos) transistor and tunnel field-effect transistor (tfet) on a single substrate |
US10734513B2 (en) | 2015-11-16 | 2020-08-04 | Intel Corporation | Heterojunction TFETs employing an oxide semiconductor |
US9613955B1 (en) * | 2015-12-10 | 2017-04-04 | International Business Machines Corporation | Hybrid circuit including a tunnel field-effect transistor |
CN108369946B (zh) * | 2015-12-31 | 2021-01-29 | 华为技术有限公司 | 半导体器件及半导体器件的制备方法 |
US9666578B1 (en) * | 2016-04-12 | 2017-05-30 | International Business Machines Corporation | Vertical FETs with high density capacitor |
US10770575B2 (en) | 2016-09-30 | 2020-09-08 | Intel Corporation | Vertical group III-N devices and their methods of fabrication |
US10163900B2 (en) | 2017-02-08 | 2018-12-25 | Globalfoundries Inc. | Integration of vertical field-effect transistors and saddle fin-type field effect transistors |
US20180342507A1 (en) * | 2017-05-25 | 2018-11-29 | Globalfoundries Inc. | Integration of vertical-transport transistors and high-voltage transistors |
US11088138B2 (en) * | 2017-11-29 | 2021-08-10 | The Industry & Academic Cooperation In Chungnam National University (Iac) | Semiconductor device for testing characteristics of transistors and method for testing semiconductor device |
US10777465B2 (en) | 2018-01-11 | 2020-09-15 | Globalfoundries Inc. | Integration of vertical-transport transistors and planar transistors |
BR112020014449B1 (pt) | 2018-01-17 | 2023-12-12 | Auris Health, Inc | Sistema de plataforma cirúrgica com suportes de braço ajustáveis |
KR102670495B1 (ko) | 2019-12-18 | 2024-05-29 | 삼성전자주식회사 | 반도체 장치 |
CN115472572A (zh) * | 2021-06-10 | 2022-12-13 | 北方集成电路技术创新中心(北京)有限公司 | 半导体结构及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110253981A1 (en) * | 2010-04-19 | 2011-10-20 | Katholieke Universiteit Leuven, K.U. Leuven R&D | Method of manufacturing a vertical tfet |
US20120248529A1 (en) * | 2011-04-01 | 2012-10-04 | Jun Liu | Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby |
US20120319201A1 (en) * | 2011-06-16 | 2012-12-20 | Snu R & Db Foundation | Semiconductor devices having vertical device and non-vertical device and methods of forming the same |
DE102013101162A1 (de) * | 2012-08-30 | 2014-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | System und verfahren für einen feldeffekttransistor mit einer angehobenen drain-struktur |
DE102013105449A1 (de) * | 2013-01-24 | 2014-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertikale Tunnel-Feldeffekttransistorzelle und Herstellung derselben |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8154086B2 (en) * | 2008-01-29 | 2012-04-10 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor surround gate SRAM storage device |
US8754470B1 (en) * | 2013-01-18 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical tunneling field-effect transistor cell and fabricating the same |
-
2013
- 2013-03-11 US US13/794,481 patent/US9406669B2/en active Active
- 2013-07-30 DE DE102013108147.9A patent/DE102013108147B4/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110253981A1 (en) * | 2010-04-19 | 2011-10-20 | Katholieke Universiteit Leuven, K.U. Leuven R&D | Method of manufacturing a vertical tfet |
US20120248529A1 (en) * | 2011-04-01 | 2012-10-04 | Jun Liu | Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby |
US20120319201A1 (en) * | 2011-06-16 | 2012-12-20 | Snu R & Db Foundation | Semiconductor devices having vertical device and non-vertical device and methods of forming the same |
DE102013101162A1 (de) * | 2012-08-30 | 2014-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | System und verfahren für einen feldeffekttransistor mit einer angehobenen drain-struktur |
DE102013105449A1 (de) * | 2013-01-24 | 2014-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertikale Tunnel-Feldeffekttransistorzelle und Herstellung derselben |
Non-Patent Citations (2)
Title |
---|
Ramanathan GANDHI [et al.]: Vertical Si-Nanowire n-Type Tunneling FETs With Low Substhreshold Swing (<=50 mV/decade) at Room Temperature. In: IEEE El. Dev. Lett., Vol. 32, 2011, No. 4, S. 437-439. * |
Ramanathan GANDHI [et al.]: Vertical Si-Nanowire n-Type Tunneling FETs With Low Substhreshold Swing (≤50 mV/decade) at Room Temperature. In: IEEE El. Dev. Lett., Vol. 32, 2011, No. 4, S. 437-439. |
Also Published As
Publication number | Publication date |
---|---|
US20140252442A1 (en) | 2014-09-11 |
US9406669B2 (en) | 2016-08-02 |
DE102013108147A1 (de) | 2014-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013108147B4 (de) | Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen | |
DE102017207873B4 (de) | Verfahren zum Bilden eines Luftspalts für eine Halbleitervorrichtung | |
DE102018115909B4 (de) | Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate | |
DE102016114705B4 (de) | Ätzstoppschicht für Halbleiter-Bauelemente | |
DE102011090163B4 (de) | Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür | |
DE102014019360B4 (de) | Halbleiterstruktur und ihr herstellungsverfahren | |
DE102007020258B4 (de) | Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung | |
DE102011004322B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur | |
DE102017118199A1 (de) | Finfet-vorrichtung und ausbildungsverfahren | |
DE102017117942A1 (de) | Multi-Gate-Vorrichtung und Herstellungsverfahren dafür | |
DE102008054075B4 (de) | Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren | |
DE102012101875A1 (de) | Vorrichtung mit hoher Gatedichte und Verfahren zu deren Herstellung | |
DE102015116912A1 (de) | Halbleiterstruktur und Verfahren zum Herstellen von dieser | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102013101113A1 (de) | Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor | |
DE102010002451A1 (de) | Kontaktelemente von Halbleiterbauelementen, die einen kontinuierlichen Übergang zu Metallleitungen einer Metallisierungsschicht besitzen | |
DE102020130156A1 (de) | Halbleitervorrichtung und verfahren der herstellung davon | |
DE102021108885A1 (de) | Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen | |
DE102010002411A1 (de) | Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement | |
DE102009039421B4 (de) | Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement | |
DE102021134457A1 (de) | Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung | |
DE102018103163B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE102009055433B4 (de) | Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren | |
DE102021118124A1 (de) | Transistorisolationsbereiche und Verfahren zum Bilden derselben | |
DE102020120658A1 (de) | Transistorgates und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021336000 Ipc: H01L0027085000 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021336000 Ipc: H01L0027085000 Effective date: 20141124 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |