DE102006047244A1 - Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006047244A1
DE102006047244A1 DE102006047244A DE102006047244A DE102006047244A1 DE 102006047244 A1 DE102006047244 A1 DE 102006047244A1 DE 102006047244 A DE102006047244 A DE 102006047244A DE 102006047244 A DE102006047244 A DE 102006047244A DE 102006047244 A1 DE102006047244 A1 DE 102006047244A1
Authority
DE
Germany
Prior art keywords
semiconductor
porous
region
monocrystalline
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006047244A
Other languages
English (en)
Other versions
DE102006047244B4 (de
Inventor
Hans-Joachim Dr. Schulze
Anton Dr.-Ing. Mauder
Armin Dipl.-Phys. Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006047244.6A priority Critical patent/DE102006047244B4/de
Priority to US11/867,411 priority patent/US20080246055A1/en
Publication of DE102006047244A1 publication Critical patent/DE102006047244A1/de
Application granted granted Critical
Publication of DE102006047244B4 publication Critical patent/DE102006047244B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem monokristallinen Halbleiterkörper (1) und ein Verfahren zur Herstellung desselben. Dabei weist der Halbleiterkörper (1) eine Halbleiterbauelementstruktur (2) mit Bereichen eines porös-monokristallinen Halbleiters (3) auf. Ein derartiges Halbleiterbauelement wird für schnelle Schaltvorgänge in Versorgungsnetzwerken eingesetzt.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit einem monokristallinen Halbleiterkörper, insbesondere Siliziumkörper, wobei der Halbleiterkörper eine Halbleiterbauelementstruktur aufweist. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Halbleiterbauelements mit monokristallinem Halbleiterkörper vorzugsweise Siliziumkörper und Halbleiterbauelementstruktur.
  • Einerseits verfügt ein monokristalliner Halbleiterkörper mit schwach dotierten Halbleiterschaltungsstrukturen über Ladungsträger mit hoher Ladungsträgerlebensdauer, so dass ein von Ladungsträgern im Durchlassfall überschwemmter Bereich der Halbleiterbauelementstruktur beim Umschalten in den Sperrfall für viele Anwendungen, insbesondere bei Leistungshalbleiterbauelementen, nicht schnell genug von Ladungsträgern ausgeräumt werden kann, was nachteilig unterschiedliche Probleme verursacht.
  • Andererseits können Halbleiterbauelementstrukturen nur dann mit metallischen Leiterbahnen verbunden werden, wenn entsprechende Kontaktbereiche des monokristallinen Siliziums hochdotiert werden. Aus der Druckschrift US 6,888,211 B2 ist dazu bekannt, eine stufige Dotierung für entsprechende kritische Kontaktbereiche im monokristallinen Halbleiterkörper vorzugsweise Siliziumkörper vorzusehen, indem ein Kontaktbereich einer p-leitenden Wanne hochdotiert und der Raumladungsbereich der p-leitenden Wanne je nach geforderter Sperrspannung niedriger dotiert wird.
  • Besonders kritisch verhalten sich Ladungskompensationsbauelemente, da sie eine denkbar ungünstige Dimensionierung der Dotierungen für schnell schaltende Dioden aufweisen. Auch rückwärts leitende IGBTs sind kritisch, da die Verbesserung der Diodeneigenschaften nur mit einer gleichzeitig starken Verschlechterung der IGBT-Eigenschaften durch deutliches homogenes Ladungsträgerlebensdauer-Killing erreicht werden kann. Ladungskompensationsbauelemente sind beispielsweise aus der US 4,754,310 bekannt.
  • Besonders ungünstig wirkt sich in der Bodyzone eine hohe p+-leitende Dotierung zur Vermeidung von Latch-Up unter dem Sourcegebiet aus, weil die hohe Dotierung zu einer starken Injektion von Ladungsträgern führt. Diese hohe Dotierung stellt einen niederohmigen Pfad für Löcher dar, die beispielsweise bei der Kommutierung oder im Avalanchefall abfließen und zu einer Flusspolung der Source-Body-Diode führen können, sobald der durch die Löcher verursachte Ohm'sche Spannungsabfall im p-Gebiet etwa 0,5 V erreicht. Eine Folge einer derartigen Injektion ist der Verlust der Steuerbarkeit des Schalters verbunden mit seiner Zerstörung.
  • Ferner wird in der Patentanmeldung DE 10 2006 006 700 beschrieben, in den Halbleiterbauelementstrukturen Ladungsträgerrekombinationszonen in der Nachbarschaft von Raumladungszonen und/oder in Übergangsbereichen von hochdotierten zu schwachdotierten Bereichen vorzusehen, um die Schaltcharakteristik der Halbleiterbauelementstrukturen zu verbessern. Derartige Ladungsträgerrekombinationszonen verkürzen in ihrer Umgebung die Ladungsträgerlebensdauer und somit die Konzentration von Überschuss-Ladungsträgern, so dass ein schnelleres Umschalten des Halbleiterbauelements von einem Betriebszu stand zu einem anderen Betriebszustand möglich wird. Außerdem kann eine derartige Ladungsträgerrekombinationszone das Einschalten von parasitären Transistorstrukturen, was sonst zur Zerstörung des Halbleiterbauelement führen könnte, verhindern.
  • Anstelle einer Ladungsträgerrekombinationszone kann auch ein elektrisch leitfähiger Bereich in den monokristallinen Halbleiterkörper in eine kritische Zone eingebracht werden, dessen Leitfähigkeit größer ist als die Leitfähigkeit des umgebenden Siliziummaterials. Dieser leitfähige Bereich kann eine Zone höherer Dotierung oder eine Zone mit Metallsiliziden und/oder eine hochdotierte Polysiliziumzone aufweisen. Ein derartiger leitfähiger Bereich kann die Ladungsträgerlebensdauer bis auf Null herabsetzen und stellt in seiner Wirkung eine Ladungsträgerrekombinationszone bereit.
  • In der Patentanmeldung DE 10 2006 006 700 werden dazu elektrisch leitende MAX-Keramiken eingesetzt, wobei M ein Übergangsmetall, A ein Element der III. oder IV. Hauptgruppe des Periodensystems und X Silizium oder Kohlenstoff aufweist. Für eine wirksame Ladungsträgerrekombination wird auch Gold und/oder Platin in einen monokristallinen Halbleiterkörper implantiert oder eindiffundiert. Das ist jedoch mit dem Nachteil verbunden, dass nach derartigen Implantationsschritten Hochtemperaturprozesse, wie sie in der Halbleiterfertigung erforderlich sind, nicht mehr durchgeführt werden können, da sich die Gold- und/oder Platinatome im Halbleiterkörper durch Diffusion verteilen. Darüber hinaus ist bei einem gezielten Eindiffundieren von Schwermetallen ein spürbar erhöhter Leckstrom aufgrund der defektbedingten Störstellen für die Halbleiterbauelementstruktur nachteilig zu erwarten.
  • Die Ladungsträgerlebensdauer kann auch durch Bestrahlen des Halbleiterkörpers mit Elektronen herabgesetzt werden, wie es aus der Druckschrift von M. Schmitt et al. "A Comparison of Electron, Proton and Helium Ion Irradiation fr the Optimization of the CoolMOSTM Body Diode", PROC. ISPSD, Santa Fe 2002 bekannt ist. Diese Bestrahlung hat jedoch den Nachteil, dass sie nicht selektiv bzw. lokal erfolgen kann, so dass nachteilig in dem gesamten Halbleiterkörper in Abhängigkeit von der Strahlendosis die Ladungsträgerlebensdauer herabgesetzt wird, zumal die Elektronenbestrahlung ein lateral und vertikal homogenes Profil an Bestrahlungsdefekten in dem Halbleiterkörper erzeugt, wobei die Bestrahlungsdefekte als homogen im Halbleiterkörper verteilte Ladungsträgerrekombinationszentren wirken. Zudem kann der Leckstrom der Bauelemente noch stärker als bei der oben beschriebenen Schwermetalldiffusion erhöht werden.
  • Um die Schaltgeschwindigkeit von Leistungshalbleiterbauelementen zu erhöhen, werden gemäß obiger Druckschrift in Leistungshalbleiterbauelementen Heliumionen oder Wasserstoffionen implantiert. Derartige leichte Ionen können aufgrund der Bragg'schen Abbremszone in vorgegebener Tiefe selektiv in einem Halbleiterkörper implantiert werden. Diese Innenbestrahlung erzeugt ein zunächst monoton ansteigendes Profil von Defekten auf ihrem Weg durch den monokristallinen Halbleiterkörper vorzugsweise Siliziumkörper und endet mit einem scharfen Maximum in der Bragg'schen Abbremszone am Ende der Innenreichweite.
  • Jedoch auch die dabei entstehenden Ladungsträgerrekombinationszonen sind bei Halbleiterprozesstemperaturen nicht temperaturstabil, da die Defekte bei den Halbleiterprozesstemperaturen in dem Halbleiterkörper ausheilen, solange mit einer relativ geringen Bestrahlungsdosis gearbeitet wird. Deshalb werden derartige Bestrahlungen zur Herabsetzung der Ladungsträgerlebensdauer erst gegen Ende der Prozessierung der Halbleiterstrukturen eines Halbleiterwafers, wenn im Prozess keine unzulässig hohen Temperaturen mehr auftreten, von der Rückseite und/oder von der strukturierten Oberseite des Halbleiterwafers aus durchgeführt. Alle Bestrahlungstechniken mit Elektronen oder Ionen ohne Hochtemperaturtemperung können zudem Grenzflächen von Isolatoren zum Halbleiter schädigen und damit z. B. zu geänderten oder instabilen Einsatzspannungen von MOS-Transistoren führen.
  • Zur Herabsetzung der Ladungsträgerlebensdauer werden auch agglomerierte Leerstellencluster in einem monokristallinen Siliziumhalbleiterkörper und/oder Präzipitate von Argon-, Sauerstoff- und/oder Kohlenstoffatomen erzeugt. Derartige Strukturen in einem monokristallinen Halbleiterkörper zu erzeugen erfordert jedoch ebenfalls einen hohen technischen Aufwand, was die Fertigung der Halbleiterbauelemente verteuert.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement zu schaffen, das einen monokristallinen Halbleiterkörper vorzugsweise einen Siliziumkörper aufweist, der eine Halbleiterbauelementstruktur umfasst und deutlich verbesserte Charakteristiken sowohl in Bezug auf eine Kontaktierung zu metallischen Elektroden und Leiterbahnen als auch in Bezug auf eine optimierte Ladungsträgerlebensdauer in den Halbleiterbauelementstrukturen besitzt. Ferner ist es Aufgabe der Erfindung, ein entsprechendes Verfahren zur Herstellung eines solchen Halbleiterbauelements anzugeben.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauelement mit einem monokristallinen Halbleiterkörper geschaffen, wobei der Halbleiterkörper eine Halbleiterbauelementstruktur mit Bereichen eines porös-monokristallinen Siliziums aufweist.
  • Ein derartiges Halbleiterbauelement hat den Vorteil, dass mit den porös-monokristallinen Siliziumbereichen poröse Strukturen in dem monokristallinen Silizium bereitgestellt werden, die auf ihren Porenoberflächen Rekombinationszentren für Ladungsträger in hoher Konzentration ausbilden. Werden diese porös-monokristallinen Siliziumbereiche mit einem Metall beschichtet, so ergibt die hohe Porosität eine innige Verankerung zwischen dem monokristallinen Silizium und dem aufgebrachten Metallmaterial, so dass der Übergangswiderstand bzw. Kontaktwiderstand deutlich vermindert wird. Auch dies ist ein Vorteil der in dem monokristallinen Halbleiterkörper vorgesehenen Bereiche eines porös-monokristallinen Siliziums. Durch die hohe Anzahl an Rekombinationszentren und die damit verbundene geringe Ladungsträgerlebensdauer bleibt die Emitterwirkung porös-monokristalliner Schichten trotz einer hohen Dotierung gering. Ein weiterer Vorteil ist es, dass diese porös-monokristallinen Siliziumbereiche auch bei nachfolgenden Hochtemperaturprozessen ihre Struktur und Eigenschaften nicht verändern, so dass diese porös-monokristallinen Siliziumbereiche in dem monokristallinen Siliziumhalbleiterkörper im Fertigungsablauf zur Herstellung eines Halbleiterbauelements an optimaler Stelle vorgesehen werden können.
  • In einer ersten Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen Substratbereich aus porös-monokristallinem und hochdotiertem Silizium auf. Ein derartiger Substratbereich bildet ein Grundmaterial mit einer möglichen Dotierstoffkonzentration, die bei bisherigen Siliziumsubstraten auf einen Bereich von bis zu etwa 1019 Atomen pro cm3 nach oben begrenzt ist, und nun deutlich erhöht werden kann. Durch ein höher dotiertes Grundmaterial, wie es durch einen porös-monokristallinen Substratbereich möglich wird, kann beispielsweise der Einschaltwiderstand von Feldeffekt gesteuerten Halbleiterbauelementen, wie MOSFET und IGBT oder Dioden, deutlich reduziert werden.
  • Ein weiterer Vorteil, einen Substratbereich aus porös-monokristallinem und hochdotiertem Silizium bereitzustellen, liegt darin, dass die bisherige Beschränkung auf Dotierstoffkonzentrationen während der Kristallzucht von monokristallinen Halbleiterkörpern, um das monokristalline Wachstum des Halbleiterkörpers nicht zu behindern und die Defektdichte so gering wie möglich zu halten, überwunden werden kann. Ein Substratbereich aus porös-monokristallinem Halbleiter kann dazu in vorteilhafter Weise nun nachträglich von der Rückseite eines Halbleiterwafers vorzugsweise eines Siliziumwafers aus mit einer hohen Dotierstoffkonzentration bis 1021 cm–3 versehen werden. Dabei ist es von Vorteil, wenn der größte Teil des Halbleiterwafers von der Rückseite aus porös geätzt wird und nur ein dünner Bereich des monokristallinen Halbleiterkörpers zurückbleibt, auf den dann für eine Halbleiterstruktur eine Epitaxieschicht oder auch eine Vielzahl von Epitaxieschichten mit nachfolgendem Strukturieren der Epitaxieschichten aufgewachsen werden kann.
  • Auch ist es nun möglich, noch vor dem Herstellen eines Substratbereichs aus porös-monokristallinem und hochdotiertem Silizium die Epitaxiestrukturen auf der Oberseite des Siliziumwafers herzustellen und anschließend das Porösätzen bis an die Grenze zu den Epitaxieschichten zu treiben, so dass im Prinzip der gesamte monokristallin gezogene Bereich des Siliziumsubstrats in porös-monokristallines Material umgewandelt wird. Außerdem ist es möglich, die Dotierung dieses porös-monokristallinen Substratbereichs nachträglich mit einem Dotierungsprozess durchzuführen, indem beispielsweise mit einer Gasphasendiffusion oder einer Vakuumdiffusion von Störstellen in das porös-monokristalline Siliziummaterial eindiffundiert wird. Dabei kann die nicht porosierte Seite des Siliziumwafers mit einer Maskierungsschicht geschützt werden.
  • Im Fall der Gasphasendiffusion bietet sich zur Erzeugung von n-dotiertem Material z. B. eine POCl3-Diffusion oder eine Phosphindiffusion an. Bei einer derartigen Diffusion lassen sich elektrisch aktive Konzentrationen oberhalb von 1020 cm–3 erzeugen. Sollen hingegen p-dotierte Siliziumwafer hergestellt werden, kann z.B. eine Diborandiffusion oder eine Feststoffquellendiffusion mit Bornitridscheiben vorgesehen werden. Auch andere Dotierverfahren wie "Sein-On" oder Feststoffpulverquellen können die erwünschte Hochdotierung des porös-monokristallinen Substratbereichs des Siliziumwafers ermöglichen. Dieser Bereich hoher Dotierstoffkonzentration im porös-monokristallinen Substratbereich ist darüber hinaus bei gleichem Temperaturbudget weiter reichend als bei der Eindiffusion der Dotierung in ein rein monokristallines Halbleitersubstrat.
  • Ein weiterer Vorteil besteht darin, dass zur Dotierung des porös-monokristallinen Substratbereichs keine übermäßig hohen Diffusionstemperaturen bzw. übermäßig lange Diffusionszeiten benötigt werden, zumal über die erzeugten Poren der Dotierstoff diesen Bereich sehr schnell durchdringen kann, wobei hohe Dotierstoffkonzentrationen eingestellt werden können.
  • Ein derartiger porös-monokristallin und hochdotierter Substratbereich weist vorteilhafter Weise außerdem hervorragende Gettereigenschaften auf, insbesondere wenn dieser Bereich hoch mit Phosphoratomen dotiert ist. Bei Bedarf kann dieser Bereich auch relativ leicht am Ende eines Prozesses wieder entfernt werden, zumal er eine wesentlich höhere Ätzrate als die normale Siliziumscheibe aufweist. Ein derart getternder porös-monokristalliner Substratbereich kann beispielsweise auf der Rückseite eines MOSFET's oder auch von Leistungstyristoren vorgesehen werden, wobei ein derartiger Substratbereich zum Zwecke des Getterns zu Beginn des Herstellungsprozesses oder auch relativ spät im Fertigungsprozess erzeugt werden kann. Somit können unerwünschte Verunreinigungen, insbesondere Schwermetallverunreinigungen, die während des Fertigungsprozesses in den Siliziumwafer eindiffundieren oder auch schon in den Ausgangswafern vorhanden sind, mit dem porös-monokristallinen Substratbereich gegettert werden.
  • Außerdem ist es möglich, den nicht porosierten Teil des Siliziumwafers von der Oberseite her einem Dünnungsverfahren wie einem CMP-Verfahren (chemo-mechanisches Polieren) oder einem Schleif- und/oder Ätzverfahren zu unterziehen, bevor entsprechende Epitaxiestrukturen für die Halbleiterbauelementstruktur auf die Oberseite aufgebracht werden. Andererseits ist es auch möglich, den porosierten Substratbereich der Rückseite des Halbleiterwafers durch Abscheiden einer Schicht zu versiegeln, um sicherzustellen, dass bei nachfolgenden Fertigungsschritten keine Ausdiffusion des Dotierstoffs und damit auch keine Kontamination nachfolgender Fertigungsanlagen mit dem Dotierstoff des porös-monokristallinen und hochdotierten Substratbereichs erfolgt. Ebenso ist es denkbar, die Waferrückseite durch einen Laseranschmelz-Prozess zu versiegeln. Weitere Varianten zur Fertigung eines porös-monokristallinen Substratbereichs werden unter Bezugnahme auf die nachfolgenden 1 bis 4 näher erläutert.
  • In einer weiteren Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen partiellen Sourcebereich einer Sourceanschlusszone eines MOSFET's mit porös-monokristallinem und hochdotiertem Silizium auf. Eine n-leitende Sourceanschlusszone oder eine n-leitende Emitteranschlusszone in einem Leistungshalbleiterbauelement soll einerseits eine nicht zu hohe Emittereffizienz aufweisen und andererseits einen sehr guten Kontaktwiderstand liefern. Da eine minimale Randkonzentration eines n-leitenden Gebiets für einen ohmschen Kontakt typischerweise einige 1019 Dotierungsatome pro cm3 beträgt, ist der Wirkungsgrad eines derartigen Emitters im Allgemeinen bereits sehr gut. Dies bringt zwar geringe Leitungsverluste mit sich, andererseits aber auch eine unerwünschte hohe Anfälligkeit für einen "Latch-up" bei MOS-Zellen z. B. in einem MOS-Transistor oder in einem IGBT (Insulated Gate Bipolar Transistor). Der "Latch-up"-Effekt sowie die damit verbundenen parasitären Tyristor- und Bipolarstrukturen in MOSFET und IGBT sind z.B. in der US 4,364,073 beschreiben. Bei bipolaren Halbleiterbauelementen wie Dioden, Thyristoren oder GTOs kann der starke n-Emitter hingegen auf Grund seiner starken Ladungsträgerinjektion zu unerwünscht hohen Abschaltverlusten führen.
  • Um die Auswirkungen eines "zu gut" n-leitenden Emitters zu reduzieren, ist es wie einleitend beschrieben bereits be kannt, eine gezielte Absenkung der Ladungsträgerlebensdauer und zwar homogen und/oder inhomogen in vertikaler Bauelementrichtung vorzunehmen. Die einleitend erwähnten Maßnahmen haben jedoch deutliche Nachteile gegenüber dem erfindungsgemäßen Vorsehen eines partiellen Sourcebereichs einer Sourceanschlusszone eines MOSFET's oder eines IGBTs mit porös-monokristallinem und hochdotiertem Silizium und/oder dem Bereitstellen eines partiellen oder vollflächigen Emitterbereichs eines bipolaren Halbleiterbauelements mit porös-monokristallinem und hochdotiertem Silizium. Dazu wird eine Schichtfolge erzeugt, die aus einer hoch n-dotierten porös-monokristallinen Siliziumschicht besteht, unterhalb der sich eine schwächer n-dotierte Siliziumschicht in dem monokristallinen Siliziumkörper anschließen kann.
  • Eine derartige Schichtfolge bringt den Vorteil mit sich, dass die hochdotierte porös-monokristalline Siliziumschicht einerseits einen sehr geringen Kontaktwiderstand ermöglicht und andererseits aufgrund der in dieser Schicht oder in diesem Bereich vorhandenen Poren eine stark erhöhte Oberflächenladungsträgerrekombination ermöglicht, welche die Emitter- bzw. Sourceeffizienz dieses Schichtsystems für eine Sourceanschlusszone bzw. eine Emitteranschlusszone erheblich reduziert. Die Stärke der Emitterwirkung der Sourceanschlusszone bzw. des n-Emitters wird insbesondere durch die Dotierstoffkonzentration und die vertikale Ausdehnung der ggf. unter diesem porös-monokristallinen Siliziumbereich angeordneten schwächer n-dotierten Zone kontrolliert. Ein solchermaßen vorgesehener n-leitender Sourcebereich bzw. n-leitender Emitterbereich kann insbesondere bei MOSFET's bzw. bei IGBTs bzw. bei bipolaren Halbleiterbauelementen eingesetzt werden.
  • In einer weiteren Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen partiellen Bodyzonenbereich in einem MOSFET oder in einem IGBT mit porös-monokristallinem Silizium auf. MOSFET's und IGBT's besitzen kritische Betriebszustände, wenn sie von der leitenden Bodydiode mit Ladungsträgern geflutet sind und in den Sperrzustand abkommutiert werden. Die Ladungsträger müssen dabei aus dem Driftgebiet über das elektrische Feld entfernt werden, bevor eine Sperrspannung aufgebaut werden kann.
  • Durch das vorsehen des erfindungsgemäßen partiellen Bodyzonenbereichs in einem MOSFET oder IGBT mit porös-monokristallinem Silizium, der in vertikaler Richtung in einen mittelstark dotierten p-leitenden monokristallinen Bereich der Bodyzone übergeht, kann ein lokales Ladungsträgerrekombinationszentrum geschaffen werden, da durch die hohen Oberflächenanteile der Poren es zu erhöhter Rekombination von Ladungsträgern kommt, weshalb dieser Bereich trotz einer hohen Dotierung nicht wesentlich zur Überschwemmung mit Ladungsträgern beiträgt.
  • In einer weiteren Ausgestaltung der Erfindung wird nur ein Teil des p+-Gebiets bzw. des p-dotierten Body-Gebiets unterhalb des p+-Gebiets porosiert, so dass ein niederohmiger Pfad für den Löcherabfluss direkt unterhalb des Sourcegebiets nicht beeinträchtigt wird, wohl aber für die Überschwemmung mit Ladungsträgern eine wirkungsvolle lokale Ladungsträgerrekombinationszone bereitgestellt wird.
  • Die für die Bodyzone erforderliche p-Wanne kann mit einer Implantationsdosis von ca. 5 × 1012 cm–2 bis ca. 3 × 1014 cm–2 ausgeführt werden, je nachdem wie hoch die Einsatzspannung des Transistors liegen soll. Da das porös-monokristalline Silizi um hoch p+-dotiert ausgeführt werden kann, sind die Ohm'schen Verluste in diesem Bereich sehr klein und das Dotiergebiet wirkt noch immer einem Latch-Up des MOS-Leistungstransistors entgegen. Daneben jedoch rekombinieren aus dem Sourcegebiet in das porös-monokristalline p+-Gebiet injizierte Elektronen deutlich schneller. Das bedeutet, dass die Wahrscheinlichkeit des Latch-Up weiter reduziert wird.
  • Vorzugsweise beträgt die Dosis des p-Bodys außerhalb des porosierten Gebiets noch mindestens 1,6 × 1012 cm–2, also mindestens die Durchbruchsladung, damit das elektrische Feld im Sperrfall vor der porosierten Schicht vollständig abgebaut wird. Sonst könnte es zu erhöhten Leckströmen kommen, wenn das elektrische Feld statisch bis zu den Poren des porös-monokristallinen Siliziums vordringt und die durch Generation an den Grenzflächen entstandenen Ladungsträger absaugt und trennt. Somit hat diese Ausführungsform der Erfindung, bei der ein partieller Bodyzonenbereich mit porös-monokristallinem Silizium versehen wird, deutliche Vorteile gegenüber bekannten Halbleiterbauelementstrukturen des MOSFET- und/oder des IGBT-Typs.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen partiellen oder ganzflächigen Drainbereich einer Drainanschlusszone eines MOSFET's oder einen partiellen oder ganzflächigen Kollektorbereich einer Kollektoranschlusszone eines IGBT's mit porös-monokristallinem und hochdotiertem Silizium auf. Diese porös-monokristallinen und hochdotierten Siliziumbereiche werden auf der Rückseite eines Halbleiterbauelements vorgesehen und können bereits in das Substrat eines Halbleiterwafers eingebracht sein.
  • Damit ist der Vorteil verbunden, dass ein deutlich niederohmiger Kontakt zu einer Drain- bzw. Kollektorelektrode geschaffen werden kann, indem diese porös-monokristalline und hochdotierte Siliziumschicht metallisiert wird. Außerdem hat eine Drainanschlusszone mit n-leitendem Dotierstoff aus Phosphor den Vorteil, dass sich eine hohe Getterwirkung im Substratbereich ausbildet. Dadurch werden unerwünschte Verunreinigungen, die während des Fertigungsprozesses in den Siliziumwafer eindiffundiert sind oder auch schon in dem Ausgangswafer vorhanden sind, gegettert. Schließlich hat die porös-monokristalline und hochdotierte Drainanschlusszone den Vorteil, dass der Substratwiderstand eines Halbleiterbauelements deutlich reduziert wird, wenn diese Zone bis in die Nähe der Driftstrecke eines Halbleiterbauelements ausgedehnt wird.
  • In einer weiteren Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen partiellen oder ganzflächigen Anodenbereich einer Halbleiterdiode, insbesondere für den Einsatz als schnell schaltende Diode oder als Freilaufdiode mit porös-monokristallinem und hochdotiertem Silizium auf.
  • Eine Halbleiterdiode mit einem porös-monokristallinen und hochdotierten Siliziumbereich ermöglicht es, den Wirkungsgrad des Anoden-Emitters niedrig zu halten. Dadurch wird in vorteilhafter Weise eine geringere Überschwemmung der n–-Zone mit Ladungsträgern am anodenseitigen Ende und somit eine geringere Rückstromspitze beim Abkommutieren durch das Vorsehen eines partiellen oder ganzflächigen Anodenbereichs mit porös-monokristallinem und hochdotiertem Silizium erreicht. Die geringe Überschwemmung mit Ladungsträgern und die niedrige Rückstromspitze wirken sich günstig auf niedrige Schaltver luste aus, was insbesondere bei schnell schaltenden Dioden oder bei Freilaufdioden vorteilhaft ist.
  • Die hohe Dotierung des porös-monokristallinen Anodenbereichs sorgt darüber hinaus für eine sichere Ohm'sche Kontaktgabe bei niedrigen Kontaktwiderständen. Dazu wird der Kontaktbereich der Anode bei den erfindungsgemäßen Halbleiterdioden aus dem porös-monokristallinen Siliziummaterial hergestellt. Durch die hohen Oberflächenanteile der Poren kommt es zu erhöhter Ladungsträgerrekombination, weshalb dieser Bereich trotz einer hohen Dotierung nicht wesentlich zur Überschwemmung beiträgt. Für die p-leitende Wanne der Anode genügt im Vergleich zum Stand der Technik eine Dosis knapp oberhalb der Durchbruchsladung von ca. 2 × 1012 cm–2, weil nur im statischen Fall das elektrische Feld nicht bis zum porös-monokristallinen Siliziumbereich kommen soll, um einen niedrigen Leckstrom zu gewährleisten. Im dynamischen Fall darf das elektrische Feld bis zum porös-monokristallinen Silizium reichen und wird einen zusätzlichen Leckstrom erzeugen. Da dieser nur kurzzeitig fließt und auch deutlich kleiner ist als der Rückstrom, welcher typische Stromdichten im Bereich von 50 bis 300 Acm–2 aufweist, sind diese Verluste durch den zusätzlichen Leckstrom vernachlässigbar.
  • Da das porös-monokristalline Silizium in dieser Ausführungsform der Erfindung hoch p+-dotiert ausgeführt wird, sind die Ohm'schen Verluste in diesem Bereich vernachlässigbar. Vorteilhaft ist ferner bei dieser Ausführungsform der Erfindung ein unkritischer Kontaktwiderstand im Vergleich zu heutigen Kontaktimplantationen, bei denen bei Implantationsdosen von kleiner 1 × 1013 cm–2 bereits Schwankungen im Übergangswiderstand beispielsweise zu einer Aluminiumkontaktierung auftreten können. Ein weiterer Vorteil ist, dass der porös-mono kristalline Siliziumanodenbereich so dick ausgeführt werden kann, dass übliche Defekte oder leichte Spikes der Metallisierung vollständig überdeckt werden und sich nicht negativ auswirken.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, dass die Halbleiterbauelementstruktur einen partiellen oder ganzflächigen Kathodenbereich einer Leistungsdiode mit porös-monokristallinem und hochdotiertem Silizium aufweist. Auch in diesem Fall wird für eine Ohm'sche Kontaktgabe im Kathodenbereich eine hohe Dotierung für die porös-monokristalline Siliziumschicht vorgesehen, um die Kathodenemitterwirkung zu entkoppeln, die sonst bei hohen Dotierungen üblicherweise auftritt. Dazu kann in vorteilhafter Weise der porös-monokristalline Siliziumbereich im gesamten zentralen Kontaktbereich der Kathode vorgesehen werden, während der Randbereich mit der Rückseite des Siliziumchips vor der Ausbildung einer porös-monokristallinen Struktur und der hohen Dotierung geschützt wird.
  • In einer weiteren Ausführungsform der Erfindung weist die Halbleiterbauelementstruktur einen Schutzringbereich einer Leistungsdiode mit porös-monokristallinem und hochdotiertem Silizium auf. Derartige Schutzringe sind bei Leistungsdioden üblich, um Kriechströme auf der Oberseite des monokristallinen Siliziummaterials zu unterbinden. Durch das Einbringen eines partiellen Schutzringbereichs mit porös-monokristallinem und hochdotiertem Silizium wird einerseits eine Ladungsträgerrekombinationszone geschaffen und andererseits der Ohm'sche Kontakt zu dem Metallkontakt des Schutzrings verbessert.
  • Für Dioden mit besonders hoher Schaltrobustheit kann vorgesehen werden, dass das Anodenmetall lateral weit vor dem Ende der Anodendotierung endet. Zusätzlich ist im Randbereich des Anodenbereichs eine Randfeldplatte vorgesehen, welche die gleitende Wanne des Randbereichs der Anode über einen partiellen porös-monokristallinen Siliziumbereich kontaktiert. Dadurch wird in vorteilhafter Weise die Injektion von Ladungsträgern in den Randbereich der Freilaufdiode aufgrund des hohen lateralen Bahnwiderstands in der Anode reduziert, was die Schaltrobustheit verbessert.
  • Dazu wird eine laterale Staffelung vorgesehen, die aus einem hochdotierten porös-monokristallinen Siliziumbereich für das Anodenmetall, einem lateral sich anschließenden schwach dotierten porös-monokristallinen Siliziumbereich zur Erhöhung der Schaltrobustheit und einem sich daran lateral anschließenden wiederum hochdotierten porös-monokristallinen Siliziumbereich für den Anschluss des Feldplattenmetalls und einem im äußersten Randbereich des p-leitenden Anodenmaterials angeordneten schwach dotierten monokristallinen Siliziumbereich besteht. Neben dieser Staffelung im p-leitenden Anodenbereich der Hochspannungsdiode kann zusätzlich im Randbereich des monokristallinen Siliziumchips ein p-leitender Schutzring bzw. mehrere p-leitende Schutzringe vorgesehen werden, welche wiederum über einen porös-monokristallinen Siliziumbereich mit hoher Dotierung an den zugehörigen metallischen Schutzring angeschlossen sind.
  • Ein Verfahren zur Herstellung eines monokristallinen Siliziumwafers für Halbleiterbauelemente mit Halbleiterbauelementstrukturen, die Bereiche aus porös-monokristallinem Silizium aufweisen, weist die nachfolgenden Verfahrensschritte auf. Zunächst kann ein Vorstrukturieren eines Siliziumwafers mit Halbleiterbauelementstrukturen erfolgen. Anschließend werden Bereiche des vorstrukturierten Siliziumwafers, die keine Porosität aufweisen sollen, mit einer Schutzschichtstruktur abgedeckt. Dann erfolgt eine anodische Oxidation unter gleichzeitigem porigem Ätzabtrag des monokristallinen Siliziummaterials zu Poren in dem monokristallinen Siliziumwafer in den nicht abgedeckten Bereichen des Siliziumwafers. Danach kann die Schutzschichtstruktur entfernt werden und ein Endstrukturieren des Siliziumwafers zu Halbleiterbauelementstrukturen mit Bereichen aus porös-monokristallinem Silizium durchgeführt werden.
  • Dieses Verfahren hat den Vorteil, dass die Porosierung aufgrund ihrer Hochtemperaturtauglichkeit zu einem günstigen Zeitpunkt im Gesamtverfahren der Herstellung eines Halbleiterbauelements durchgeführt werden kann. Insbesondere besteht die Wahlfreiheit, ob das niedrig dotierte Gebiet beispielsweise einer p-leitenden Wanne porosiert werden soll und anschließend die hohe p+-Dotierung über beispielsweise Innenimplantation oder Gasphasendiffusion eingebracht wird oder alternativ ein vorher hoch dotiertes Gebiet eines Halbleiterwafers mit den o.a. Verfahrensschritten anschließend porosiert wird.
  • Da eine anodische Oxidation sowie der gleichzeitige porige Ätzabtrag mithilfe der Schutzschichtstruktur selektiv sowohl auf der Rückseite des Halbleiterwafers als auch auf der Oberseite des Halbleiterwafers durchgeführt werden kann, ist es möglich, die porös-monokristallinen Siliziumbereiche auf Kontaktflächen der Siliziumoberseite und/oder auf einen ganzen Substratbereich von der Rückseite aus mit Poren im monokristallinen Siliziummaterial zu versehen.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements mit Halbleiterbauelementstrukturen, die Bereiche aus porös-monokristallinem Silizium aufweisen, wird zunächst mit den gleichen Verfahrensschritten für einen Siliziumwafer durchgeführt, wobei nach einem Endstrukturieren des Siliziumwafers zu Halbleiterbauelementstrukturen mit Bereichen aus porös-monokristallinem Silizium ein Auftrennen des Siliziumwafers in einzelne Siliziumchips erfolgt. Anschließend können die einzelnen Siliziumchips in ein Halbleiterbauelementgehäuse unter Verbinden von Elektroden des Siliziumchips mit Außenkontakten des Gehäuses eingebracht werden.
  • In einer Ausgestaltung des Verfahrens wird zum Porosieren eines Substratbereichs die Rückseite des Halbleiterwafers anodisch oxidiert und porig geätzt, wobei Randbereiche des Siliziumwafers zur Verbesserung der Formstabilität mit einer Schutzschichtstruktur versehen werden und nicht dem porigen Ätzabtrag ausgesetzt werden.
  • Weiterhin ist es vorgesehen, dass für ein Porosieren eines Substratbereichs des Siliziumwafers erst eine auf Epitaxieschichten der Oberseite des Siliziumwafers basierende Halbleiterbauelementstruktur fertiggestellt wird und dann die Rückseite des Siliziumwafers anodisch oxidiert und porig geätzt wird. Diese Verfahrensvariante wird in vorteilhafter Weise für Halbleiterbauelemente eingesetzt, deren Halbleiterbauelementstrukturen in Epitaxieschichten auf der Oberseite eines monokristallinen Halbleiterwafers eingebracht werden. Erst nach Fertigstellen dieser Epitaxieschichten bzw. dieser Halbleiterbauelementstrukturen auf der Oberseite des Halbleiterwafers wird bei dieser Verfahrensvariante in vorteilhafter Weise die Porigkeit des Substrats von der Rückseite des Halbleiterwafers aus hergestellt und eine entsprechend hohe Dotierung in diesen porigen Substratbereich eingebracht.
  • Bei einer weiteren Ausgestaltung des Verfahrens erfolgt ein partielles Porosieren eines Bodyzonenbereichs eines MOSFET zu einer Ladungsträgerrekombinationszone nach einem Strukturieren einer Gate-Polysiliziumschicht. Dazu wird die Gate-Polysiliziumschicht mit einer Schutzschichtstruktur versehen, um selektiv lediglich die Bodyzonenbereiche, in denen ein Sourcekontakt positioniert werden soll, partiell zu einem porös-monokristallinen Siliziumbereich zu strukturieren und zu dotieren.
  • Typischerweise wird das Dotieren von partiell porös zu ätzenden Bereichen nach dem Aufbringen der Schutzschichtstruktur und vor dem Porosieren erfolgen. Dadurch wird eine klare nahezu planare Grenze zwischen dem porosierten Material und dem nicht porosierten monokristallinen Siliziummaterial erreicht. Im umgekehrten Fall, wenn ein Dotieren von partiell porös geätzten Bereichen nach dem Porosieren erfolgt, muss damit gerechnet werden, dass eine relativ zerklüftete Übergangszone zwischen hochdotiertem und niedrigdotiertem Silizium in dem monokristallinen Siliziumbereich der Halbleiterbauelementstruktur auftritt.
  • Wie bereits oben erwähnt, kann aufgrund der Hochtemperaturtauglichkeit des porös-monokristallinen Siliziumbereichs ein Herstellen dieses Bereichs bei unterschiedlichen Fertigungsschritten erfolgen. So wird vorzugsweise ein partielles Porosieren eines Bodyzonenbereichs eines MOSFET nach einem Spacer-Prozess erfolgen. Auch kann dieses partielle Porosieren des Bodyzonenbereichs des MOSFET nach einem Einbringen von Kontaktfenstern in ein Zwischenoxid erfolgen. In beiden Fällen ist ein selektives Einbringen eines porös-monokristallinen Siliziumbereichs in den Halbleiterbauelementstrukturen problemlos möglich.
  • In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens ist es vorgesehen, dass ein partielles oder ganzflächiges Porosieren eines Anodenbereichs und/oder eines Feldplattenanschlussbereichs einer Halbleiterdiode nach dem Einbringen eines p-leitenden Anodenbereichs in die Oberseite eines Halbleiterkörpers vorzugsweise Siliziumkörpers und vor der Metallisierung der Anode bzw. der Feldplatte erfolgt. Dadurch wird einerseits der Anoden-Emitterwirkungsgrad reduziert und andererseits die Schaltrobustheit einer Halbleiterdiode erhöht. Dazu kann ein schwachdotierter p-leitender Bereich zwischen einer Anode und einem Feldplattenanschluss vor einem Metallisieren von Anode und Feldplatte porös geätzt werden.
  • Darüber hinaus ist es möglich, dass ein partielles oder ganzflächiges Porosieren eines Kathodenbereichs einer Halbleiterdiode nach dem Einbringen eines n-leitenden Kathodenbereichs in die Rückseite eines Halbleiterkörpers vorzugsweise Siliziumkörpers und vor der Metallisierung der Kathode durchgeführt wird. Auch hier dient der porös-monokristalline Siliziumbereich mit hoher Dotierung der Verminderung des Kontaktwiderstands zwischen Kathodenelektrode und monokristallinem Siliziumbereich.
  • Für eine anodische Oxidation kann in vorteilhafter Weise Flusssäure und ein Alkohol, insbesondere Ethanol, verwendet werden. Um gleichzeitig mit der anodischen Oxidation eine poröse Ätzung durchzuführen, kann ein anodisches Bad mit 15 molarer C2H5OH und 5 molarer HF oder ein anodisches Bad mit 10,3 molarer C2H5OH und 11,7 molarer HF eingesetzt werden. Insbesondere bei n-dotiertem Halbleitermaterial kann eine Bestrahlung mit Licht erforderlich oder hilfreich sein. Zum Abdecken der Bereiche des vorstrukturierten Siliziumwafers, die keine Porosität aufweisen sollen, kann eine Schutzschichtstruktur aus einer Lackschicht oder einer Siliziumnitridschicht selektiv aufgebracht werden.
  • Vielfach ist es von Vorteil, nach dem Herstellen der porös-monokristallinen Siliziumbereiche diese Bereiche abzudecken und/oder zu maskieren. Dazu wird vorzugsweise eine Polysiliziumschicht, eine Siliziumoxidschicht, eine Siliziumnitridschicht oder ein Schichtstapel derartiger Schichten auf die porös geätzten Bereiche aufgebracht. Damit wird eine Versiegelung diese Bereiche erreicht, so dass eine Kontamination mit dem Dotierstoff in diesen Bereichen bei nachfolgenden Hochtemperaturfertigungsschritten die entsprechenden Anlagen nicht verunreinigt. Auch ist es möglich, durch ein Laseranschmelzen diese porösen Bereiche oberflächlich zu versiegeln.
  • Zum Entfernen der Schutzschichtstruktur aus einer Lackschicht kann auch ein Lösungsmittel eingesetzt werden oder es kann eine Plasmaveraschung durchgeführt werden, um diese Schutzschichtstruktur nach erfolgter Porosierung zu entfernen.
  • 1 zeigt einen schematischen Querschnitt durch einen Siliziumkörper eines Siliziumwafers mit einem Substratbereich aus porös-monokristallinem Silizium gemäß einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch den Siliziumwafer gemäß 1 nach Versiegelung der Rückseite des Siliziumwafers;
  • 3 zeigt einen schematischen Querschnitt durch einen Siliziumwafer gemäß 1 mit monokristallinen Randbereichen;
  • 4 zeigt einen schematischen Querschnitt durch den Siliziumwafer gemäß 3 nach Versiegelung der Rückseite des Siliziumwafers;
  • 5 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur einer DMOS-Zelle mit partiell porosierter Sourceanschlusszone im n+-leitenden Sourcebereich;
  • 6 zeigt einen detaillierten Ausschnitt der Halbleiterbauelementstruktur gemäß 5;
  • 7 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur einer Hochspannungsdiode mit einem porös-monokristallinen Siliziumbereich in einem Kathodenbereich;
  • 8 zeigt einen schematischen Querschnitt durch die Halbleiterbauelementstruktur der 7 mit verbesserter Randstruktur der Kathode;
  • 9 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur eines Ladungskompensations-Leistungshalbleiterbauelements des MOSFET-Typs mit einem Bodyzonenbereich mit porös-monokristallinem Siliziumbereich;
  • 10 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur eines IGBT's mit Abschirmzonen und einem Bodyzonenbereich mit porös-monokristallinem Siliziumbereich;
  • 11 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur mit Ladungsträgerrekombinationsbereich aus porös-monokristallinem Silizium in einem Bodyzonenbereich;
  • 12 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur beim Einbringen eines porös-monokristallinen Siliziumbereichs in eine Bodyzone nach Aufbringen eines Gate-Polysiliziums;
  • 13 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur beim Einbringen eines porös-monokristallinen Siliziumbereichs nach einem Spacer-Prozess;
  • 14 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur beim Einbringen eines porös-monokristallinen Siliziumbereichs nach Öffnen von Kontaktfenstern in einem Zwischenoxid;
  • 15 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur einer Halbleiterdiode mit einem porös-monokristallinen Siliziumbereich im Anodenbereich;
  • 16 bis 18 zeigen schematische Querschnitte durch Halbleiterbauelementstrukturen beim Herstellen einer Halbleiterdiode;
  • 19 bis 22 zeigen schematische Querschnitte durch Halbleiterbauelementstrukturen beim Herstellen einer schaltrobusten Halbleiterdiode;
  • 23 zeigt einen schematischen Querschnitt einer Variante einer Ausführungsform einer Halbleiterdiode mit porös-monokristallinen Siliziumbereichen;
  • 24 zeigt einen schematischen Querschnitt einer weiteren Variante einer Ausführungsform einer Halbleiterdiode mit porös-monokristallinen Siliziumbereichen.
  • 1 zeigt einen schematischen Querschnitt durch einen Siliziumkörper 1 eines Siliziumwafers 36 mit einem Substratbereich 4 aus porös-monokristallinem Silizium 3 gemäß einer Ausführungsform der Erfindung. Mit einem derartigen Substrat 20 ist die Möglichkeit verbunden, den Substratwiderstand von Halbleiterbauelementstrukturen 2 stärker zu minimieren als es bei einem herkömmlichen mit einem Monokristallzucht-Prozess dotierten Halbleitersubstrat 20 möglich ist. Denn dazu kann der Siliziumwafer 36 von der Rückseite 16 aus mit Hilfe einer anodischen Oxidation unter gleichzeitiger Porenätzung mit offenen Poren versehen werden, wobei monokristallines Siliziummaterial zurückbleibt, das nun entlang der Poren beispielsweise über eine Gasphasendiffusion mit Phosphoroxitrichlorid (POCl3) oder Phosphin mit einer extrem hohen Störstellenkonzentration über 1020 cm–3 belegt werden kann, so dass ein n+-leitender Substratbereich 4 entsteht.
  • Um einen p+-leitenden Substratbereich 4 herzustellen, kann eine Gasphasendiffusion mittels Diboran und/oder eine Gaspha sendiffusion mit Hilfe einer Feststoffquelle wie Bornitrid durchgeführt werden. Neben dem Effekt, dass dadurch ein niedriger Substratwiderstand zur Verfügung steht, kann die verbliebene monokristalline Schicht auf der Oberseite 18 des Halbleiterwafers 36 zum Aufbau einer Halbleiterbauelementstruktur 2 verwendet werden, zumal der porös-monokristalline Siliziumbereich 3 des Substrats 20 eine Hochtemperaturfestigkeit aufweist.
  • Bei einer Phosphordotierung des porös-monokristallinen Substratbereichs 4 zeigt die hohe Phosphordotierung eine Getterwirkung für Verunreinigungen, die in dem monokristallinen Halbleitersilizium vorhanden sind oder durch weitere Verfahrensschritte eingebracht werden. Schließlich kann auf der Rückseite 16 eine Metallisierung durchgeführt werden, die zu einem niederohmigen gut leitenden Kontakt zwischen dem Kontaktmetall und dem porös-monokristallinen Silizium 3 führt. Darüber hinaus wird durch die porige Struktur des Substratbereichs 4 eine innige mechanische Verzahnung zwischen Metall und dem porös-monokristallinen Siliziumbereich 3 entstehen.
  • 2 zeigt einen schematischen Querschnitt durch den Siliziumwafer gemäß 1 nach Versiegelung der Rückseite 16 des Siliziumwafers 36. Dazu wird auf die Rückseite 16 des porös geätzten und hochdotierten Substratbereichs 4 eine Polysiliziumschicht oder eine Siliziumoxidschicht oder eine Siliziumnitridschicht oder ein Schichtstapel aus diesen Schichten als Schutzschichtstruktur 15 aufgebracht. Außerdem ist es möglich, die Rückseite 16 durch Laseranschmelzen der Rückseite 16 des Halbleiterwafers 36 mit dem porös-monokristallinen Substratbereich 4 zu versiegeln.
  • Ferner ist es möglich, bereits vor dem Einbringen des porös-monokristallinen Siliziumsubstratbereichs 4 auf dem Siliziumwafer Epitaxieschichtstrukturen 17 aufzubringen, um damit Driftzonen und/oder Ladungskompensationszonen für Leistungshalbleiterbauelemente zu verwirklichen, und erst danach von der Rückseite 16 aus die Porosität des Siliziumsubstratbereichs 4 herzustellen.
  • 3 zeigt einen schematischen Querschnitt durch einen Siliziumwafer 36 gemäß 1 mit monokristallinen Randbereichen 37 und 38 des Siliziumwafers 36 im Substratbereich 4. Die monokristallinen Siliziumrandbereiche können dazu dienen, die Stabilität des Siliziumwafers 36 zu erhöhen. Diese Randbereiche 37 und 38 können auch in den Halbleiterchippositionen des Siliziumwafers 36 vorgesehen werden.
  • 4 zeigt einen schematischen Querschnitt durch den Siliziumwafer 36 gemäß 3 nach Versiegelung der Rückseite 16 des Siliziumwafers 36. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Dabei entspricht die Schutzschichtstruktur 15 der Versiegelungsschicht, die bereits oben erörtert wurde. Andererseits ist es auch möglich, anstelle der Schutzschichtstruktur 15 eine Metallisierung für eine Rückseitenkathode, eine Rückseitendrainelektrode und/oder einen Rückseitenkollektor entsprechend der Halbleiterbauelementstruktur 2 mit verbessertem Kontaktübergang zwischen Metall und Halbleitermaterial auf dem porös-monokristallinen Substratbereich 4 anzuordnen.
  • 5 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 einer DMOS-Zelle mit partiell oder vollständig porosiertem n+-leitendem Sourcebereich 5, der mit seiner Sourceanschlusszone 6 in eine p-leitende Bodyzone 7 hineinragt. Mit Hilfe einer Gateelektrode G und eine Gateoxidschicht 40 wird ein elektrisch leitender Kanal zwischen einem n+-leitenden Gebiet der Sourceelektrode S über eine n-leitende Driftstrecke 44 zu einem n+-leitenden Gebiet der auf der Rückseite 16 angeordneten Drainelektrode D über die p-leitende Bodyzone durchgeschaltet. Dazu wird nach der Strukturierung eines Gate-Polysiliziums 21 oder nach einer Kontaktlochätzung das n+-leitende Gebiet auf der Halbleiteroberfläche porosiert. Damit lässt sich die nötige Dotierstoffkonzentration für einen niederohmigen Kontakt auf dem n+-leitenden Sourcebereich einbringen, ohne dass diese Dotierstoffmenge aufgrund der hohen Oberflächenrekombination eine nennenswerte Emitterwirkung für das p-Bodygebiet bewirken kann. Die porosierten Source- und/oder Bodyzonen können auch für laterale MOSFETs verwendet werden, was nicht in den Figuren dargestellt ist.
  • 6 zeigt einen detaillierten Ausschnitt der Halbleiterbauelementstruktur gemäß 5. Komponenten mit gleichen Funktionen wie in 5 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die Detailzeichnung betrifft lediglich den Bereich der Bodyzone 7 im monokristallinen Siliziumkörper 1 und die in die Bodyzone 7 hineinragende Sourceanschlusszone 6, wobei der Sourcebereich 5 dreistufig aufgebaut ist und von einem n+-leitenden porös-monokristallinen Siliziumbereich übergeht in einen n+-leitenden monokristallinen Sourcebereich, an den sich ein hochdotierter p+-leitender Bereich 41 der Bodyzone 7 anschließt, in den die Metallisierung 42 der Sourceelektrode S hineinragt.
  • 7 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 einer Hochspannungsdiode mit einem porös-monokristallinen Siliziumbereich 3 in einem Kathodenbereich 13 auf der Rückseite 16 des Siliziumkörpers 1 für die Hochspannungsdiode. Dazu besteht das Substrat 20 weitgehend aus einem schwachdotierten n–-leitenden monokristallinen Siliziumsubstrat 20, auf dessen Oberseite 18 ein gleitender Anodenbereich 11 eingebracht ist, der über eine Anodenelektrode A mit einem Anodenpotential verbunden werden kann. Auf dem porös-monokristallinen Siliziumbereich 3, der in eine n-leitende Schicht auf der Rückseite 16 des monokristallinen Halbleiterkörpers 1 eingebracht ist, ist eine Metallisierung für eine Kathodenelektrode KA angeordnet.
  • 8 zeigt einen schematischen Querschnitt durch die Halbleiterbauelementstruktur 2 der 7 mit verbesserter Randstruktur der Kathode. Um Kriechströme im Randbereich der Hochspannungsdiode zu vermeiden, wird in dem Randbereich der Diode auf eine Porosität im Kathodenbereich 13 verzichtet.
  • 9 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 eines Ladungskompensations-Leistungshalbleiterbauelements des MOSFET-Typs 30 mit einem Bodyzonenbereich 7, der einen porös-monokristallinen Siliziumbereich 3 aufweist. Dazu wird dieser porös-monokristalline Siliziumbereich 3 vorzugsweise in ein p+-leitendes Gebiet der Bodyzone 7 unterhalb der Sourceanschlusszone 6 angeordnet. An die Bodyzone 7 schließt sich in vertikaler Richtung eine Driftstrecke aus n-leitenden Driftzonen 43 und p-leitenden Ladungsträgerkompensationszonen 19 an. Die Driftstrecke 44 geht über in den Substratbereich 4, an den sich auf der Rückseite 16 ein Drainbereich 8 mit Drainanschlussbereich 9 der Drainelektrode D anschließt. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 10 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 eines IGBT's 29 mit Abschirmzonen 39 und einem Bodyzonenbereich 7, der einen porös-monokristallinen Siliziumbereich 3 aufweist. Der IGBT 29 weist eine in einer Grabenstruktur 32 angeordnete Gatestruktur 31 auf, die sich vertikal zu der Bodyzone 7 und einer Driftzone 43 einer Driftstrecke erstreckt. Die Wände der Grabenstruktur 32 sind mit einer Gateoxidschicht 40 bedeckt und mit einem Gate-Polysiliziummaterial aufgefüllt. Dieses Polysiliziummaterial geht in eine Polysiliziumschicht 21 über, welche die Gatestrukturen miteinander verbindet. Der porös-monokristalline Siliziumbereich 3 ist als Ladungsträgerrekombinationszone 10 oberhalb der Raumladungszone 33 des pn-Übergangs von Bodyzone 34 zu Driftzone 43 angeordnet.
  • Gleichzeitig wird durch den porös-monokristallinen Siliziumbereich 3 ein Ohm'scher Kontakt zu der Emittermetallisierung der Emitterelektrode E des IGBT's hergestellt. Der Substratbereich 4 weist im unteren Bereich auf der Rückseite 16 des Siliziumkörpers 1 eine p+-leitende Kollektorzone 28 auf, auf welcher die Kollektorelektrode K aufmetallisiert ist. Auch in diesem Fall kann es hilfreich sein, die Kollektorzone 28 zumindest teilweise in einen porös-monokristallinen Siliziumbereich 3 umzuformen. Andererseits ist es von Vorteil einen porös-monokristallinen Siliziumbereich im Bereich eines von einem parasitären Bipolartransistor gefährdeten Gebietes eines IGBTs oder eines MOS-Leistungsbauelements anzuordnen. Schließlich können porös-monokristalline Siliziumbereiche 3 in integrierten Schaltungen an querstromgefährdeten Positionen als Ladungsträgerrekombinationszonen in vorteilhafter Weise angeordnet werden.
  • 11 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 mit Ladungsträgerrekombinationsbereich 10 aus porös-monokristallinem Silizium. Die Halbleiterbauelementstruktur 2 entspricht der Halbleiterbauelementstruktur 2 in 9. Jedoch ist der porös-monokristalline Siliziumbereich 3 nicht unmittelbar im Anschluss an ein n+-leitendes Sourcegebiet wie in 9 angeordnet, sondern in einem Übergangsbereich zwischen einem p+-leitenden Gebiet und einem p-leitenden Gebiet einer Bodyzone 7. Damit dient dieser porös-monokristalline Siliziumbereich 3 ausschließlich der Ladungsträgerrekombination in der Bodyzone 7, womit die Überschwemmung der n-leitenden Driftzone vermindert wird und ein schnelleres Schaltverhalten des MOSFET-Bauelements, wie es in 11 gezeigt wird, erreicht wird.
  • Die 12 bis 14 zeigen unterschiedliche Möglichkeiten aufgrund der Hochtemperaturfestigkeit des porös-monokristallinen Siliziumbereichs, ein Einbringen dieses Bereichs nach unterschiedlichen Fertigungsschritten zu realisieren.
  • 12 zeigt dazu einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 beim Einbringen eines porös-monokristallinen Siliziumbereichs 3 in eine Bodyzone 7 nach Aufbringen des Gate-Polysiliziums 21. Dazu werden in die Gateoxidschicht 40 entsprechende Kontaktfenster 22 eingebracht, um von dort aus die anodische Oxidation und das porenweise Ätzen durchzuführen. Da die Gateoxidschicht 40 relativ dünn ist, kann sie eventuell während der Herstellung des porös-monokristallinen Siliziumbereichs entfernt werden, ohne vorher Kontaktfenster 22 einzubringen. Jedoch werden alle Bereiche, die nicht porös geätzt werden sollen, vorher mit einer Lackschichtstruktur bzw. Schutzschichtstruktur versehen, um sicherzustellen, dass kein Ätzangriff auf die bereits bestehenden Strukturen erfolgt.
  • 13 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 beim Einbringen eines porös-monokristallinen Siliziumbereichs 3 nach einem Spacer-Prozess eines Ladungskompensationsbauelements. Bei dem Spacer-Prozess wird an die Ränder der Gateelektrode eine Isolationsschicht angeordnet, die gleichzeitig als Maskierung für den anodischen Oxidationsschritt mit gleichzeitigem Ätzfortschritt dienen kann. In diesem Fall ist die n+-leitende Schicht für den Sourcebereich 5 bereits eingebracht, so dass sowohl die n+-leitende Schicht als auch der p-leitende Bereich der Bodyzone 7 mit einem porös-monokristallinen Siliziumbereich 3 versehen wird.
  • 14 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 beim Einbringen eines porös-monokristallinen Siliziumbereichs 3 nach Öffnen von Kontaktfenstern 22 in einem Zwischenoxid 23 bei einem Ladungskompensationsbauelement. Beim Einbringen dieser Kontaktfenster 22 wird gleichzeitig der pn-Übergang zwischen einem n+-leitenden Sourcebereich 5 und einem p-leitenden Bodyzonenbereich 7 freigelegt, so dass nun der porös-monokristalline Siliziumbereich 3 vollständig in der Bodyzone 7 angeordnet ist. Auf diesem so vorbereiteten Kontaktfenster 22 wird anschließend die Metallisierung für die Sourceelektrode durchgeführt.
  • 15 zeigt einen schematischen Querschnitt durch eine Halbleiterbauelementstruktur 2 einer Halbleiterdiode, insbesondere einer schnell schaltenden Diode oder einer Freilaufdiode 12 mit einem porös-monokristallinen Siliziumbereich 3 im Anodenbereich 11. Die Vorteile dieser Halbleiterbauele mentstruktur 2 wurden bereits oben besprochen und auf eine erneute Erörterung wird deshalb verzichtet. Der porös-monokristalline Siliziumbereich 3 wird nicht nur in das gleitende Gebiet der Anode 11 eingebracht, sondern auch in das p-leitende Gebiet eines Schutzringbereichs 14, der für Hochspannungsdioden den Randabschluss bildet. Auf der Rückseite 16 des Siliziumkörpers 1 ist ein Kathodenbereich 13 vorgesehen, so dass die Kathode flächig auf der Rückseite 16 des Siliziumkörpers 1 angebracht werden kann.
  • Die 16 bis 18 zeigen schematische Querschnitte durch eine Halbleiterbauelementstruktur 2 beim Herstellen einer Halbleiterdiode, insbesondere einer schnell schaltenden Diode oder einer Freilaufdiode 12.
  • 16 zeigt den schematischen Querschnitt eines Abschnitts eines Siliziumkörpers 1 mit einer Rückseite 16 und einer Oberseite 18, in die eine Halbleiterdiodenstruktur eingebracht werden soll. Dazu wird eine strukturierte Oxidschicht 45 auf die Oberseite 18 aufgebracht, die lediglich Fenster zum Einbringen von p-leitenden Wannen für den Anodenbereich 11 und den Schutzringbereich 14 freilässt. In den n-leitenden Siliziumkörper 1 aus monokristallinem Siliziummaterial werden dann Boratome eingebracht, die einen entsprechend tiefen Anodenbereich 11 sowie einen entsprechend tiefen Schutzringbereich 14 in den Halbleiterkörper 1 einbringen. Anschließend kann die gleiche strukturierte Oxidschicht 45, wenn sie ausreichend isolierend wirkt, verwendet werden, um partiell von der Oberseite 18 aus sowohl im Anodenbereich 11 als auch im Schutzringbereich 14 das monokristalline Siliziummaterial in porös-monokristalline Siliziumbereiche 3 durch anodische Oxidation unter gleichzeitiger Ätzung in einer Tiefe einzubrin gen, die geringer ist als die Tiefe des Anodenbereichs 11 bzw. des Schutzringbereichs 14.
  • 17 zeigt einen schematischen Querschnitt nach dem Einbringen der porös-monokristallinen Siliziumbereiche in die Oberseite 18 des monokristallinen Siliziumkörpers 1. Dabei weist dieser Bereich zunächst noch die geringe Dotierung des Anodenbereichs 11 bzw. des Schutzringbereichs 14 auf.
  • 18 zeigt einen schematischen Querschnitt durch die Halbleiterbauelementstruktur 2 nach Herstellen einer Halbleiterdiode 12. Dazu wurde wieder unter dem Schutz der strukturierten Oxidschicht 45 in dem Bereich des porös-monokristallinen Siliziumbereichs 3 eine hohe p+-leitende Dotierstoffkonzentration eingebracht. Damit ist einerseits gewährleistet, dass der Anoden-Emitterwirkungsgrad aufgrund der auf den Oberflächen der Poren angeordneten Ladungsträgerrekombinationszentren reduziert wird. Andererseits wird aufgrund der hohen Dotierung nun auch ein niederohmiger Kontakt zu der Anode A bzw. zu dem metallischen Schutzring möglich.
  • Für die p-leitende Wanne genügt im Vergleich zum Stand der Technik in dieser Ausführungsform der Erfindung eine Dosis knapp oberhalb der Durchbruchspannung von etwa 2 × 1012 cm–2, weil nur im statischen Fall das elektrische Feld nicht bis zum porös-monokristallinen Silizium 3 reichen soll, um einen niedrigeren Leckstrom zu gewährleisten. Im dynamischen Fall darf das elektrische Feld bis zum porösen Silizium reichen und wird dann zusätzlichen Leckstrom erzeugen. Da dieser aber nur kurzzeitig fließt und auch deutlich kleiner ist als der Rückstrom, welcher typische Stromdichten im Bereich von 50 bis 300 Acm–2 aufweist, sind diese zusätzlichen Verluste vernachlässigbar klein.
  • Da das porös-monokristalline Silizium hoch p-leitend dotiert werden kann, sind die Ohm'schen Verluste in diesem Bereich ebenfalls zu vernachlässigen, wobei in vorteilhafter Weise der unkritische Kontaktwiderstand im Vergleich zu heutigen Kontaktimplantationen, bei denen bei Implantationsdosen von kleiner 1 × 1013 cm–2 bereits Schwankungen im Übergangswiderstand zu der Aluminiummetallisierung auftreten können. Außerdem wird das porös-monokristalline Siliziummaterial so dick ausgeführt, dass übliche Defekte und leichte Spikes der Metallisierung überdeckt werden.
  • Vorteilhaft ist der Herstellungsprozess, bei dem die Porosierung aufgrund ihrer Hochtemperaturtauglichkeit zu einem günstigen Zeitpunkt der Fertigung durchgeführt werden kann. Insbesondere besteht Wahlfreiheit, ob das niedrig dotierte Gebiet der p-leitenden Wanne porosiert werden soll und anschließend die hohe p-leitende Dotierung über beispielsweise Zonenimplantation oder Gasphasendiffusion eingebracht wird. Alternativ kann auch das vorher hoch dotierte Gebiet porosiert werden. Für die anodische Oxidation mit gleichzeitiger poröser Ätzung wird eine wässrige oder mit organischen Lösungsmitteln verdünnte HF-Lösung verwendet, vorzugsweise eine 5 molare Flusssäure mit einem 15 molarer C2H5OH oder eine 11,7 molare Flusssäure mit einem 10,3 molaren C2H5OH. Vor dem Ätzangriff kann die strukturierte Oxidschicht 45 mit einer Photolackmaske oder mit einer strukturierten Si3N4-Schicht geschützt werden.
  • Die 19 bis 22 zeigen schematische Querschnitte durch eine Halbleiterbauelementstruktur 2 beim Herstellen einer schaltrobusten Halbleiterdiode 12. Um die Schaltrobustheit der in den 16 bis 18 gezeigten Diode zu erhöhen, wird bei dieser Diode zusätzlich im Randbereich der Anode 11 eine Feldplattenstruktur vorgesehen und im Randbereich der Halbleiterstruktur ein entsprechender Schutzring eingebracht.
  • Dazu zeigt 19 einen monokristallinen Siliziumkörper 1, in dem über eine Oxidmaske mittels einer strukturierten Oxidschicht 45 zwei p-leitende Bereiche in den n-leitenden Siliziumkörper 1 eingebracht sind. Dabei wird ein Diffusions- oder Ionenimplantationsverfahren eingesetzt, das die Monokristallinität in den p-leitenden Bereichen nicht zerstört und somit einen pn-Übergang in dem Siliziumkörper sowohl für die Anode 11 als auch für den Schutzringbereich 14 ausbildet.
  • In 20 wird gezeigt, dass nun in den p-leitenden Bereichen der Anode 11 und des Schutzringbereichs 14 partiell ein porös-monokristalliner Siliziumbereich 3 jeweils eingebracht wird. Dazu kann das strukturierte Oxid 45 mit einer strukturierten Schutz- bzw. Lackschicht versehen werden, um es vor dem Ätzangriff zu schützen.
  • Nach Entfernen der gezeigten Schutz- bzw. Lackschicht wird eine zweite strukturierte Oxidschicht 46 auf die erste strukturierte Oxidschicht 45 aufgebracht, die im Anodenbereich 11 verhindern soll, dass ein Kontaktbereich in der gefährdeten Nähe des lateralen Randbereichs entsteht. Vielmehr soll ein Anschlussbereich 26 für eine Feldplatte reserviert werden, die zumindest kurzzeitig nicht auf Anodenpotential liegt. Nach dem Aufbringen dieser zweiten strukturierten Oxidschicht 46 können nun die hohen Dotierungen für die Kontaktanschlussbereiche der Anode 11, der Feldplatte 24 und des Schutzrings 14 eingebracht werden. Durch diese Maßnahme entsteht in der lateralen Randzone des Anodenbereichs 11 ein niederohmiger gleitender porös-monokristalliner Siliziumbereich 3, der eine hohe Schaltrobustheit der entstehenden Freilaufdiode 12 sicherstellt.
  • 22 zeigt einen schematischen Querschnitt durch die Freilaufdiode 12 der 21 nachdem die Metallisierung auf den Anodenbereich 11, den Feldplattenanschlussbereich 24 und den Schutzringbereich 14 aufgebracht ist. Diese Schaltrobustheit entsteht, weil das Anodenmetall der Anode 25 lateral weit vor dem Ende der Anodendotierung endet. Für die Herstellung der Randfeldplatten werden außerdem meist mehr als eine Dielektrikumsschicht benötigt. Wenn die zweite strukturierte Oxidschicht 26 zur Maskierung der Dotierung des porös-monokristallinen Siliziumbereichs verwendet wird, so wird die Injektion von Ladungsträgern in den Randbereich der Freilaufdiode aufgrund des hohen lateralen Bahnwiderstands in der Anode reduziert, was die Schaltrobustheit verbessert.
  • In den 23 und 24 werden Varianten einer Ausführungsform einer Freilaufdiode 12 mit porös-monokristallinen Siliziumbereich 3 gezeigt. Diese zwei weiteren Varianten weisen eine stärkere Injektion von Ladungsträgern in den Randbereichen auf, sind jedoch dann einfacher herzustellen. Während in 23 sowohl eine Anodenelektrode A als auch eine Feldplatte 26 und eine Metallisierung des Schutzringbereichs 14 vorgesehen sind, wird in 24 die Feldplattenelektrode mit der Anodenelektrode zusammengeführt, so dass eine geringere Randbreite entsteht und somit diese Freilaufdiode 12 besonders gut für kleinere Halbleiterchips für geringere Stromstärken mit wenigen Ampere bzw. mit weniger als 10 A Nennstrom geeignet ist, die nicht so hohe Anforderungen an die Schaltrobustheit stellen, wie sie mit dem Ausführungsbeispiel gemäß 22 erreichbar ist.
    • 1
    Halbleiterkörper bzw. Siliziumkörper (monokristallin)
    2
    Halbleiterbauelementstruktur
    3
    porös-monokristallines Halbleitermaterial bzw. Silizium
    4
    Substratbereich
    5
    Sourcebereich
    6
    Sourceanschlusszone
    7
    Bodyzonenbereich
    8
    Drainbereich
    9
    Drainanschlusszone
    10
    Ladungsträgerrekombinationsbereich
    11
    Anodenbereich
    12
    Freilaufdiode bzw. Halbleiterdiode
    13
    Kathodenbereich
    14
    Schutzringbereich
    15
    Schutzschichtstruktur
    16
    Rückseite
    17
    Epitaxieschicht
    18
    Oberseite
    19
    Ladungskompensationszone
    21
    Gate-Polysilizium-Schicht
    20
    Substrat
    22
    Kontaktfenster
    23
    Zwischenoxid
    24
    Feldplattenanschlussbereich
    25
    Anode
    26
    Feldplatte
    28
    Kollektorzone
    29
    IGBT (Insulated Gate Bipolar Transistor)
    30
    MOSFET
    31
    Gatestruktur
    32
    Grabenstruktur
    33
    Raumladungszone
    34
    Bodyzone
    35
    Driftstrecke
    36
    Siliziumwafer
    37
    Randbereich des Siliziumwafers
    38
    Randbereich des Siliziumwafers
    39
    Abschirmzone
    40
    Gateoxidschicht
    41
    p+-leitender Bereich
    42
    Metallisierung der Sourceelektrode
    43
    Driftzone
    44
    Driftstrecke
    45
    strukturierte Oxidschicht
    46
    zweite strukturierte Oxidschicht
    G
    Gateelektrode
    D
    Drainelektrode
    S
    Sourceelektrode
    KA
    Kathode
    A
    Anode
    K
    Kollektorelektrode

Claims (29)

  1. Halbleiterbauelement mit einem monokristallinen Halbleiterkörper (1), wobei der Halbleiterkörper (1) eine Halbleiterbauelementstruktur (2) mit Bereichen eines porös-monokristallinen Halbleiters (3) aufweist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Substratbereich (4) aus porös-monokristallinem und hochdotiertem Halbleitermaterial aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Substratbereich (4) aus porös-monokristallinem und hochdotiertem Silizium aufweist.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Sourcebereich (5) einer Sourceanschlusszone (6) eines MOSFET's mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Bodyzonenbereich (7) eines MOSFET's mit porös-monokristallinem Halbleitermaterial (3) aufweist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Drainbereich (8) einer Drainanschlusszone (9) eines MOSFET's mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das porös-monokristalline Halbleitermaterial (3) im Bereich eines parasitären Bipolartransistors eines IGBTs (29) oder eines MOSFETs (30) angeordnet ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das porös-monokristalline Halbleitermaterial (3) in der Bodyzone eines IGBTs (29) oder eines MOSFETs (30) mit einer in einer Grabenstruktur (32) angeordneten Gatestruktur (31) oberhalb der Raumladungszone (33) des pn-Übergangs von der Bodyzone (34) zu der Driftzone einer Driftstrecke (35) angeordnet ist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das porös-monokristalline Halbleitermaterial (3) in integrierten Schaltungen an querstromgefährdeten Positionen angeordnet ist.
  10. Halbleiterbauelement nach Anspruch 1 bis Anspruch 3, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Anodenbereich (11) einer Halbleiterdiode (12) mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  11. Halbleiterbauelement nach einem der Ansprüche 1, 2, 3 oder 9, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Kathodenbereich (13) einer Leistungsdiode mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  12. Halbleiterbauelement nach einem der Ansprüche 1, 2, 3, 9 oder 10, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Schutzringbereich (14) mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  13. Halbleiterbauelement nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Emitterbereich eines IGBTs (29) mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  14. Halbleiterbauelement nach einem der Ansprüche 1, 2, 3 oder 12, dadurch gekennzeichnet, dass die Halbleiterbauelementstruktur (2) einen Kollektorbereich eines IGBTs (29) mit porös-monokristallinem und hochdotiertem Halbleitermaterial (3) aufweist.
  15. Verfahren zur Herstellung eines monokristallinen Halbleiterwafers für Halbleiterbauelemente mit Halbleiterbauelementstrukturen (2), die Bereiche aus porös-monokristallinem Halbleiter (3) aufweisen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Vorstrukturieren eines Halbleiterwafers mit Halbleiterbauelementstrukturen (2); – Abdecken der Bereiche des vorstrukturierten Halbleiterwafers, die keine Porosität aufweisen sollen, mit einer Schutzschichtstruktur (15); – Anodische Oxidation unter gleichzeitigem porigem Ätzabtrag des monokristallinen Halbleitermaterials zu Poren in dem monokristallinen Halbleiterwafer in den nicht abgedeckten Bereichen des Halbleiterwafers; – Entfernen der Schutzschichtstruktur (15); – Endstrukturieren des Halbleiterwafers zu Halbleiterbauelementstrukturen (2) mit Bereichen aus porös-monokristallinem Halbleiters (3).
  16. Verfahren zur Herstellung eines Halbleiterbauelements mit Halbleiterbauelementstrukturen (2), die Bereiche aus porös-monokristallinem Halbleitermaterial (3) aufweisen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Vorstrukturieren eines Wafers mit Halbleiterbauelementstrukturen (2); – Abdecken der Bereiche des vorstrukturierten Wafers, die keine Porosität aufweisen sollen, mit einer Schutzschichtstruktur (15); – Anodische Oxidation unter gleichzeitigem porösem Ätzabtrag des monokristallinen Halbleitermaterials zu Poren in dem monokristallinen Wafer in den nicht abgedeckten Bereichen des Wafers; – Entfernen der Schutzschichtstruktur (15); – Endstrukturieren des Wafers zu Halbleiterbauelementstrukturen (2) mit Bereichen aus porös-monokristallinem Halbleitermaterial (3);
  17. Verfahren nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, dass zum Porosieren eines Substratbereichs (4) die Rückseite (16) des Halbleiterwafers anodisch oxidiert und porig geätzt wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass für ein Porosieren eines Substratbereichs (4) des Wafers nach Fertigstellen einer auf Epitaxieschichten (17) der Oberseite (18) des Wafers basierenden Halbleiterbauelementstruktur (2) die Rückseite (16) des Wafers anodisch oxidiert und porig geätzt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Subtratbereichs (4) eines Ladungskompensationsbauelements oder IGBT's zu porös-monokristallinem Halbleitermaterial (3) anodisch oxidiert und porig geätzt wird.
  20. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Bodyzonenbereichs (7) eines Ladungskompensationszonenbauelements zu einer Ladungsträgerrekombinationszone (20) nach einem Strukturieren einer Gate-Polysiliziumschicht (21) erfolgt.
  21. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass ein Dotieren von porös zu ätzenden Bereichen nach dem Aufbringen der Schutzschichtstruktur (15) und vor dem Porosieren erfolgt.
  22. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass ein Dotieren von porös geätzten Bereichen nach dem Porosieren erfolgt.
  23. Verfahren nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Bodyzonenbereichs (7) eines Ladungskompensationsbauelements oder IGBT's nach einem Spacer-Prozess erfolgt.
  24. Verfahren nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Bodyzonenbereichs (7) eines Ladungskompensationsbauelements oder IGBT's nach einem Einbringen von Kontaktfenstern (22) in ein Zwischenoxid (23) erfolgt.
  25. Verfahren nach einem der Ansprüche 15 bis 24, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Anodenbereichs (11) und/oder eines Feldplattenanschlussbereichs (24) einer Halbleiterdiode (12) nach dem Einbringen eines p-leitenden Anodenbereichs (11) in die Ober seite (18) eines Halbleiterkörpers (1) und vor der Metallisierung der Anode (25) bzw. der Feldplatte (26) erfolgt.
  26. Verfahren nach einem der Ansprüche 15 bis 25, dadurch gekennzeichnet, dass ein partielles oder ganzflächiges Porosieren eines Kathodenbereichs (13) einer Halbleiterdiode (12) nach dem Einbringen eines n-leitenden Kathodenbereichs (13) in die Rückseite (16) eines Halbleiterkörpers und vor der Metallisierung der Kathode erfolgt.
  27. Verfahren nach einem der Ansprüche 15 bis 26, dadurch gekennzeichnet, dass ein schwachdotierter p-leitender Bereich zwischen einer Anode (25) und einem Feldplattenanschluss (24) vor einem Metallisieren von Anode (25) und Feldplatte (26) porös geätzt wird.
  28. Verfahren nach einem der Ansprüche 15 bis 27, dadurch gekennzeichnet, dass bei der anodischen Oxidation und gleichzeitigen Ätzung ein Alkohol und Flusssäure verwendet werden.
  29. Verwendung der Verfahren nach den Ansprüchen 15 bis 28 zum Herstellen von Halbleiterbauelementen aus Silizium.
DE102006047244.6A 2006-10-04 2006-10-04 Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben Expired - Fee Related DE102006047244B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006047244.6A DE102006047244B4 (de) 2006-10-04 2006-10-04 Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US11/867,411 US20080246055A1 (en) 2006-10-04 2007-10-04 Semiconductor component including a monocrystalline semiconductor body and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006047244.6A DE102006047244B4 (de) 2006-10-04 2006-10-04 Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006047244A1 true DE102006047244A1 (de) 2008-04-10
DE102006047244B4 DE102006047244B4 (de) 2018-01-18

Family

ID=39154577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006047244.6A Expired - Fee Related DE102006047244B4 (de) 2006-10-04 2006-10-04 Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US20080246055A1 (de)
DE (1) DE102006047244B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809902B2 (en) 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
DE102010036818B4 (de) * 2009-10-29 2015-08-20 Infineon Technologies Austria Ag Bipolarhalbleiterbauelement und Herstellungsverfahren
US9123828B2 (en) 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
DE102014118208B4 (de) 2013-12-11 2021-07-22 Infineon Technologies Ag Halbleitervorrichtung mit rekombinationsbereich
DE102014101937B4 (de) 2013-02-18 2021-07-22 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8993372B2 (en) 2011-03-01 2015-03-31 Infineon Technologies Austria Ag Method for producing a semiconductor component
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
CN103875076B (zh) * 2011-11-28 2017-09-01 富士电机株式会社 绝缘栅型半导体装置及其制造方法
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
IT201600088211A1 (it) 2016-08-30 2018-03-02 St Microelectronics Srl Dispositivo elettronico a giunzione con ridotto tempo di recupero per applicazioni soggette al fenomeno del ricircolo della corrente e relativo metodo di fabbricazione

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622569A (en) * 1984-06-08 1986-11-11 Eaton Corporation Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4874484A (en) * 1987-05-27 1989-10-17 Siemens Aktiengesellschaft Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon
US5552328A (en) * 1994-06-08 1996-09-03 Xerox Corporation Method of fabrication of porous silicon light emitting diode arrays
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
US6693024B2 (en) * 2001-06-08 2004-02-17 Infineon Technologies Ag Semiconductor component with a semiconductor body having a multiplicity of pores and method for fabricating
US20040259315A1 (en) * 2003-06-09 2004-12-23 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, and method of manufacturing the same
US6888211B2 (en) * 2000-06-28 2005-05-03 Infineon Technologies Ag High-voltage diode
DE60103181T2 (de) * 2000-12-08 2005-05-04 Infineon Technologies Ag Strukturierter vergrabener isolator
US7075169B2 (en) * 2002-09-04 2006-07-11 Kabushiki Kaisha Toshiba Semiconductor device having a hollow region and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
DE4120394A1 (de) * 1991-06-20 1992-12-24 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JP2000307112A (ja) * 1999-04-26 2000-11-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE102006006700B9 (de) * 2006-02-13 2008-07-10 Infineon Technologies Austria Ag Halbleiterbauelement insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US4622569A (en) * 1984-06-08 1986-11-11 Eaton Corporation Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means
US4874484A (en) * 1987-05-27 1989-10-17 Siemens Aktiengesellschaft Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon
US5552328A (en) * 1994-06-08 1996-09-03 Xerox Corporation Method of fabrication of porous silicon light emitting diode arrays
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
US6888211B2 (en) * 2000-06-28 2005-05-03 Infineon Technologies Ag High-voltage diode
DE60103181T2 (de) * 2000-12-08 2005-05-04 Infineon Technologies Ag Strukturierter vergrabener isolator
US6693024B2 (en) * 2001-06-08 2004-02-17 Infineon Technologies Ag Semiconductor component with a semiconductor body having a multiplicity of pores and method for fabricating
US7075169B2 (en) * 2002-09-04 2006-07-11 Kabushiki Kaisha Toshiba Semiconductor device having a hollow region and method of manufacturing the same
US20040259315A1 (en) * 2003-06-09 2004-12-23 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Schmitt, M. et al.: "A Comparison of Electron, Proton and Helium Ion Irradiation for the Opti- mization of the CoolMOS tm Body Diode. In: Proc. ISPSD, santa Fe, 2002
Schmitt, M. et al.: "A Comparison of Electron, Proton and Helium Ion Irradiation for the Optimization of the CoolMOS tm Body Diode. In: Proc. ISPSD, santa Fe, 2002 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010036818B4 (de) * 2009-10-29 2015-08-20 Infineon Technologies Austria Ag Bipolarhalbleiterbauelement und Herstellungsverfahren
US8809902B2 (en) 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
US10103227B2 (en) 2011-10-17 2018-10-16 Infineon Technologies Austria Ag Method for manufacturing a power semiconductor device
DE102014101937B4 (de) 2013-02-18 2021-07-22 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
US9123828B2 (en) 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9595619B2 (en) 2013-11-14 2017-03-14 Infineon Technologies Ag Semiconductor device with different contact regions
DE102014118208B4 (de) 2013-12-11 2021-07-22 Infineon Technologies Ag Halbleitervorrichtung mit rekombinationsbereich

Also Published As

Publication number Publication date
US20080246055A1 (en) 2008-10-09
DE102006047244B4 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
DE102006047244B4 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102009002944B4 (de) Halbleitervorrichtung
DE102013211572B4 (de) Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE102006024504B4 (de) Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE102008024464B4 (de) Halbleitervorrichtung
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee