DE10134985A1 - Test eines Halbleiterspeichers mit mehreren Speicherbänken - Google Patents

Abstract

Beschrieben werden ein Verfahren und eine Halbleiterschaltung, mit denen ein Selbsttest mit Hilfe von Befehlen, durch die mehrere Speicherbänke gleichzeitig abgefragt werden, erzeugt und getestet werden können. Dabei werden, ausgehend von einem Prozessor, zur Durchführung eines built-in self-tests (BIST), der Befehle zum Testen jeweils nur einer einzigen Speicherbank erzeugt, in einem nachgeschalteten Zusatzprozessor (3) komplexere Multibank-Befehle (II) gebildet. Die Bildung von Multibank-Befehlen (II) ermöglicht einen vielfältigeren Test von Halbleiterspeichern, der zumindest auch schneller durchführbar ist. Vor allem aber hat die Erzeugung der Multibank-Befehle durch eine Verknüpfung herkömmlicher Einzelbank-Befehle zur Folge, daß ein herkömmlicher BIST-Prozessor nicht von Grund auf neu entwickelt werden muß, sondern lediglich eine Logikschaltung (3) nachgeschaltet werden muß, mit der herkömmliche Befehle erfindungsgemäß zu Multibank-Befehlen verknüpft werden. Dadurch können durch einen sehr geringen Entwicklungsaufwand komplexe, auf mehrere Speicherbänke gleichzeitig zugreifende SelbstBefehle erzeugt werden.

Description

• Die Erfindung betrifft ein Verfahren zum Testen eines Halbleiterspeichers mit mehreren Speicherbänken, bei dem Befehle erzeugt werden und getestet wird, ob die Befehle durch die Speicherbänke ausgeführt werden, wobei Einzelbank-Befehle zum Testen jeweils einer einzigen Speicherbank erzeugt und ausgewählten Speicherbänken zugeordnet werden.
• Die Erfindung betrifft ferner eine Halbleiterschaltung mit einem Halbleiterspeicher aus mehreren Speicherbänken, wobei die Halbleiterschaltung einen BIST-Prozessor (built-in selftest) aufweist, der Einzelbank-Befehle zum Testen einzelner Speicherbänke erzeugt.
• Integrierte Halbleiterschaltungen mit Halbleiterspeichern besitzen häufig eine integrierte Schalteinheit, die bei Inbetriebnahme der Halbleiterschaltung automatisch einen Funktionstest des integrierten Halbleiterspeichers durchführt. Eine solche Schalteinheit ist auf vielen Mikroprozessoren vorgesehen und wird entsprechend ihrer Funktion als BIST (built-in self-test) bezeichnet, da ein Mikroprozessor, in den diese Schalteinheit integriert ist, automatisch einen Selbsttest seines eigenen Halbleiterspeichers durchführt, wenn er in Betrieb genommen, d. h. mit Strom versorgt wird.
• Ferner gibt es Testgeräte, mit denen Speicher von Halbleiterschaltungen gezielt getestet werden können. Diese Testgeräte sind sehr aufwändig und sperrig und dienen dazu, in Einzelversuchen komplexere und vielseitigere Funktionstests an Halbleiterspeichern durchzuführen.
• Zuweilen weisen Halbleiterschaltungen eine Auswahleinheit, einen sogenannten Multiplexer auf, mit dem entweder auf dem Testcontroller erzeugte Selbsttestsignale oder von außen in den Testcontroller geleitete externe Befehle ausgewählt werden können, um den Speichertest durchzuführen.
• Die Schalteinheit zum Erzeugen der SelbstBefehle (BIST) und ggf. der Multiplexer sind Bestandteil eines Testcontrollers, der als Schaltbereich in eine Halbleiterschaltung wie etwa einen ASIC (application specific integrated circuit) integriert ist. Von dem Testcontroller abgegebene Befehle werden an den Halbleiterspeicher, beispielsweise an ein Embedded DRAN weitergeleitet und die Ausführung der Befehle durch den DRAM durch den Testcontroller überwacht und ausgewertet. Das Testergebnis besteht in einer Angabe darüber, ob und ggf. welche Speicherbereiche nicht wie vorgesehen funktionieren.
• Halbleiterspeicher bestehen meist aus mehreren, unabhängig voneinander ansteuerbaren Speicherbereichen, den Speicherbänken. Die Größe eines integrierten Halbleiterspeichers hängt von der Anzahl vorhandener Speicherbänke wie auch der Anzahl von Speicherzellen pro Speicherbank, ausgedrückt in der Anzahl der Zeilen-Adressen (row) und Spalten-Adressen (column) ab. Anzahl und Speichergröße der Speicherbänke werden durch die Anwendung, für die der Halbleiterspeicher eingesetzt wird, bestimmt.
• Wird ein Halbleiterspeicher auf seine Funktionsfähigkeit getestet, so werden die Operationen, die jede Speicherzelle beim Betrieb des Speichers ausführen können muß, probeweise durchgeführt, wobei Befehle nacheinander an alle Speicherzellen des Halbleiterspeichers geleitet werden und die korrekte Ausführung dieser Befehle getestet wird. Dabei werden die Befehle "Read" bzw. "Write" für das Auslesen und Einschreiben von Informationen getestet sowie Befehle "Activate" und "Precharge" zum Aktivieren und Deaktivieren einer Speicherzelle für einen Schreib- oder Lesevorgang. Ein solcher Befehl stellt einen Einzelbank-Befehl dar, da mit ihm zu einem Zeitpunkt stets nur eine einzige Speicherbank getestet werden kann.
• Mehrere Einzelbank-Befehle werden nacheinander von allen Speicherzellen einer Speicherbank und nacheinander in allen Speicherbänken durchgeführt. Auf diese Weise können die Grundfunktionen einer Speicherzelle im gesamten Speicher getestet werden.
• Beim Betreiben der Halbleiterschaltung sind die auszuführenden Operationen eines Halbleiterspeichers jedoch komplexer. Zu einer bestimmten Taktzeit wird meist nicht nur eine einzige Speicherzelle angesprochen, sondern mehrere und insbesondere solche verschiedener Speicherbänke. Beispielsweise wird, während in eine Speicherzelle einer ersten Speicherbank eine Information eingespeichert oder aus ihr ausgelesen wird, gleichzeitig eine Speicherzelle einer zweiten Speicherbank auf das Einschreiben oder Auslesen von Informationen vorbereitet. Daher erfolgt zu jeder Taktzeit zumeist ein Zugriff auf mehrere Speicherbänke.
• Dieser Zugriff läßt sich bislang nicht testweise durchführen. Vor allem die für den automatischen Selbsttest entwickelten Schalteinheiten (BIST) sind nur zur Erzeugung von Befehlen für eine Speicherzelle einer einzigen Speicherbank und zu deren Weiterleitung an die betreffende Speicherbank in der Lage. Diese Einzelbank-Befehle eignen sich jedoch nicht zum Testen komplexerer Speicherabfragen als der Grundfunktionen einer einzelnen Speicherzelle.
• Es wäre wünschenswert, auch komplexere Zugriffe auf mehrere Speicherbänke gleichzeitig zu Testzwecken simulieren zu können, wenn ein Speicher in Betrieb genommen wird. Hierzu müßte ein Testcontroller, beispielsweise dessen BIST-Einheit zur Erzeugung der Befehlsfolgen, neu entwickelt werden, so daß auch Befehle, die mehrere Speicherbänke gleichzeitig ansprechen, erzeugt werden.
• Eine solche Neuentwicklung ist nur mit hohem Zeit- und Kostenaufwand erreichbar. Um die Kosten für die Entwicklung neuer integrierter Halbleiterschaltungen gering zu halten, wird meist von einer Neuentwicklung der Testcontroller, insbesondere seines BIST-Prozessors, abgesehen. Dadurch bleibt der Selbsttest, wie er auf herkömmlichen BIST-Schaltungen ausgeführt wird, auf die Einzelbank-Befehle beschränkt.
• Es ist die Aufgabe der vorliegenden Erfindung, einen Test zu ermöglichen, bei dem Speicherzellen verschiedener Speicherbänke eines Halbleiterspeichers testweise gleichzeitig angesprochen werden, und dabei die Kosten und den Aufwand für einen solchen Test gering zu halten.
• Diese Aufgabe wird hinsichtlich des eingangs genannten Verfahrens dadurch gelöst, daß mehrere Einzelbank-Befehle zu einem Multibank-Befehl verknüpft werden, als dessen Bestandteile sie durch die verschiedenen Speicherbänke, denen sie jeweils zugeordnet sind, gleichzeitig ausführbar sind, und daß getestet wird, ob die ausgewählten Speicherbänke den Multibank-Befehl gemeinsam ausführen.
• Erfindungsgemäß werden Multibank-Befehle gebildet, die zum testweisen Zugriff auf mehrere Speicherbänke gleichzeitig erforderlich sind. Diese Multibank-Befehle werden jedoch nicht direkt erzeugt, wozu eine vollständige Neuentwicklung eines Testcontrollers und des Verfahrens, d. h. seiner Funktionsweise erforderlich wären. Statt dessen werden Multibank- Befehle in zwei Schritten erzeugt, indem zunächst Einzelbank- Befehle - vorzugsweise solche Befehle, die die Grundfunktionen einer einzigen Speicherzelle testen - erzeugt. In einem zweiten Schritt werden mehrere solcher Einzelbank-Befehle miteinander verknüpft zu einem Testbefehl, der auf mehrere Speicherbänke gleichzeitig zugreifen kann. Für die Erzeugung eines einzigen Multibank-Befehls wird eine Menge von Speicherbänken ausgewählt, von denen jede je einen einzigen Einzelbank-Befehl ausführen soll. Die auszuführenden Einzelbank- Befehle werden ebenfalls ausgewählt. Um den Multibank-Befehl zu erzeugen, werden die ausgewählten Speicherbänke jeweils einem Einzelbank-Befehl zugeordnet bzw. umgekehrt die Befehle den Speicherbänken. Die zugeordneten Einzelbank-Befehle werden zu einem einzigen Multibank-Befehl verknüpft, der so beschaffen ist, daß er die gleichzeitige Ausführung der den in ihm enthaltenen Einzelbank-Befehlen entsprechenden Operationen in den verschiedenen Speicherzellen der ausgewählten Speicherbänke veranlaßt.
• Erfindungsgemäß erfolgt die Bildung dieser Multibank-Befehle in einem zweistufigen Prozeß, bei dem zunächst die mit Hilfe herkömmlicher Verfahren und Halbleiterschaltungen erzeugbaren Einzelbank-Befehle aufgebaut, im einfachsten Fall von einem Ausgang eines herkömmlichen BIST-Prozessors übernommen werden. Hierdurch kann auf Schaltungen und deren Funktionsweisen, wie sie bislang zur Erzeugung von Befehlen für die Grundoperationen einzelner Speicherzellen eingesetzt werden, zurückgegriffen werden. In einem zweiten Schritt werden diese bekannten Einzelbank-Befehle verknüpft und aus ihnen Multibank-Befehle aufgebaut. Lediglich für diesen zweiten Schritt müssen neue Verfahren bzw. Schaltungen entwickelt werden. Dadurch wird es möglich, mit einem sehr geringen Entwicklungsaufwand komplexe, mehrere Speicherbänke gleichzeitig ansprechende Befehle zu erzeugen, weiterzuleiten und die Wechselwirkung zwischen verschiedenen Speicherbänken zu testen. Hierdurch wird die der Erfindung zugrunde liegende Aufgabe gelöst.
• Eine bevorzugte Ausführungsart des erfindungsgemäßen Verfahrens sieht vor, daß für eine Auswahl von Speicherbänken eine Folge von Multibank-Befehlen gebildet wird, die so beschaffen ist, daß die darin enthaltene Reihenfolge zugeordneter Einzelbank-Befehle für jede ausgewählte Speicherbank identisch ist.
• Wenn ein Multibank-Befehl an den Halbleiterspeicher gesandt wird, wird jeder ausgewählten Speicherbank der für sie bestimmte Einzelbank-Befehl, den der Multibank-Befehl für diese Speicherbank vorsieht, zugewiesen. Zu einem festen Zeitpunkt wird in der Regel jeder Speicherbank ein anderer Befehl zugewiesen. Dementsprechend ist in einer Folge von Multibank- Befehlen die Folge derjenigen Einzelbank-Befehle, die eine einzelne Speicherbank ausführt, von Speicherbank zu Speicherbank im allgemeinen verschieden. Die Speicherbänke können in ein und demselben Zeitraum eine ganz unterschiedliche Reihenfolge von Einzelbank-Befehlen ausführen. Es ist jedoch vorteilhaft, wenn jede Speicherbank im Laufe des Tests dieselbe Folge von Befehlen ausführt, da hierdurch eine besonders einfache Auswertung des Testergebnisses möglich wird. Nach der obigen Ausführungsform durchläuft daher eine vorgegebene Folge von Einzelbank-Befehlen - durch die Folge von Multibank- Befehlen auf die verschiedenen Speicherbänke verteilt - sämtliche Speicherbänke.
• Eine besonders bevorzugte Ausführungsart sieht vor, daß die Multibank-Befehle dadurch gebildet werden, daß Einzelbank- Befehle taktzeitversetzt verschiedenen Speicherbänken zugeordnet werden und daß taktzeitgleiche, verschiedenen Speicherbänken zugeordnete Einzelbank-Befehle zu jeweils einem Multibank-Befehl verknüpft werden.
• Hiernach wird eine vorgegebene Folge von Einzelbank-Befehlen in unveränderter Reihenfolge, aber zeitlich versetzt nacheinander den verschiedenen ausgewählten Speicherbänken zugeordnet. Dadurch wird in einfacher Weise erreicht, daß jede Speicherbank im Laufe der Abarbeitung von Multibank-Befehlen dieselbe Reihenfolge von Einzelbank-Befehlen ausführt. Die Beibehaltung der Reihenfolge der im ersten Schritt erzeugten Einzelbank-Befehle schließt nicht aus, daß zum Verteilen der Einzelbank-Befehle auf die Multibank-Befehle Pausentakte für eine Speicherbank oder mehrere Speicherbänke eingefügt werden. Auch eine zur taktzeitversetzten Zuordnung geeignete Einzelbefehlsfolge wird häufig Pausentakte enthalten, während derer der Zustand der angesteuerten Speicherbank unverändert bleibt. Vorzugsweise wird jedoch die vorzugebenden Folge von Einzelbank-Befehlen durch Hinzufügung von Pausentakten geeignet gestaltet, daß sie in der Folge von Multibank-Befehlen unverändert den Speicherbänken zeitversetzt zugeordnet werden kann.
• Werden N Speicherbänke gleichzeitig angesteuert, so ist vorzugsweise vorgesehen, daß die durch die N ausgewählten Speicherbänke ausführbaren Multibank-Befehle (II) gebildet werden, indem eine geeignete Folge von Einzelbank-Befehlen (I) um bis zu (N-1) Taktzeiten versetzt den ausgewählten Speicherbänken (A, B) zugeordnet wird. Der Zeitversatz wird dabei von einer Speicherbank zur nächsten um eine Taktzeit größer. Hierdurch wird die Anzahl von Taktversetzungen so gering wie möglich gehalten.
• Vorzugsweise ist vorgesehen, daß jeweils zwei Einzelbank- Befehle zu einem Multibank-Befehl verknüpft werden. Insbesondere werden die Multibank-Befehle aus je einem ersten Einzelbank-Befehl, mit dem Informationen weitergeleitet werden, und einem zweiten Einzelbank-Befehl, mit dem die Bereitschaft einer Speicherzelle zum Austausch von Informationen verändert wird, gebildet.
• Durch die so gebildeten Multibank-Befehle wird es möglich, Speicherzellen in zwei verschiedenen Speicherbänken alternierend auszulesen oder neu zu beschreiben. Hierdurch kann gegenüber vielen herkömmlichen Betriebsweisen die Schreib- und Lesegeschwindigkeit eines Speichers während eines Selbsttests verdoppelt werden.
• Der eine Einzelbank-Befehl des Multibank-Befehls ist vorzugsweise ein Read-Befehl oder ein Write-Befehl zum Lesen oder Speichern von Informationen. Der andere Einzelbank-Befehl ist vorzugsweise ein Activate-Befehl oder ein Precharge-Befehl zum Aktivieren oder Deaktivieren einer Speicherzelle für das Auslesen oder Einspeichern von Informationen.
• Mit diesen Verfahren können Tests von Halbleiterspeichern mit mehreren Speicherbänken, insbesondere Selbsttests vielseitiger gestaltet, kostengünstiger entwickelt und unter Umständen auch schneller ausgeführt werden.
• Die der Erfindung zugrundeliegende Aufgabe wird hinsichtlich der eingangs erwähnten Halbleiterschaltung dadurch gelöst, daß die Halbleiterschaltung einen dem BIST-Prozessor nachgeschalteten Zusatzprozessor aufweist, der die Einzelbank- Befehle zu Multibank-Befehlen verknüpft, als dessen Bestandteile die Einzelbank-Befehle gleichzeitig durch jeweils verschiedene Speicherbänke ausführbar sind.
• Indem die mithilfe eines herkömmlichen BIST-Prozessors erzeugten Einzelbank-Befehle in geeigneter Weise zu Multibank- Befehlen verknüpft werden und der BIST-Prozessor selbst unverändert übernommen wird, kann ein vielseitigerer Testcontroller auf sehr preiswerte Art und Weise entwickelt werden, da dessen Schaltung bis auf den neu zu entwickelten Zusatzprozessor, d. h. denjenigen Prozessor, der der BIST- Teilschaltung nachgeschaltet ist und die Einzelbank-Befehle zu Multibank-Befehlen verknüpft, beibehalten werden kann.
• Die erfindungsgemäße Halbleiterschaltung ist vorzugsweise so ausgebildet, daß der Zusatzprozessor überbrückt und ein Selbsttest wahlweise in einem Einzelbank-Modus oder in einem Multibank-Modus durchgeführt werden kann. Wird der Zusatzprozessor überbrückt, so wird der Selbsttest auf die gleiche Weise wie bei einem herkömmlichen On-chip-Testcontroller mit Hilfe von Einzelbank-Befehlen durchgeführt, mit denen lediglich die Grundfunktionen einzelner Speicherzellen getestet werden. Wird hingegen auch der Zusatzprozessor für den Selbsttest eingesetzt, so findet die erfindungsgemäße Funktionsprüfung im Multibank-Modus statt. Die Prüfung im Einzelbank-Modus kann für die routinemäßige Überprüfung des Speichers eingesetzt sein und die längere Prüfung im Multibank- Modus nur auf besondere Signale hin durchgeführt werden.
• Die Halbleiterschaltung weist vorzugsweise eine Auswahleinheit auf, die zwischen auf der Halbleiterschaltung erzeugten Selbsttest-Befehlen und einer Leitung für externe Befehle umschalten kann. Solch ein Multiplexer ermöglicht, daß ein Test des Halbleiterspeichers sowohl als Selbsttest mit Hilfe einer BIST-Schaltung als auch mit Hilfe eines externen Testgerätes, das an die Halbleiterschaltung angeschlossen wird, durchführbar ist. Die für externe Befehle vorgesehene Leitung wie auch eine von der BIST-Teilschaltung ausgehende Leitung werden beide an Eingänge des Multiplexers angeschlossen, der eine dieser Leitungen auswählt und die darüber einlaufenden Befehle an den Speicher weiterleitet.
• Eine bevorzugte Ausführungsform der Halbleiterschaltung sieht vor, daß die Auswahleinheit dem Zusatzprozessor nachgeschaltet ist. Hierbei befindet sich der Zusatzprozessor in der von der BIST-Schaltung zu den Multiplexer führenden Leitung und verknüpft ausschließlich Befehle der von dieser Teilschaltung erzeugten Befehlsfolgen. Externe Befehle hingegen werden direkt in den anderen Eingang des Multiplexers und von dort direkt an den Halbleiterspeicher geleitet. Diese Zwischenschaltung des Zusatzprozessors zwischen der BIST-Teilschaltung und dem Multiplexer läßt die Möglichkeit offen, mit Hilfe eines externen Testgerätes beliebige Befehlsfolgen zu testen. Hingegen wird die Vielseitigkeit und die Geschwindigkeit des eingebauten BIST-Tests erhöht.
• Die Halbleiterschaltung ist vorzugsweise ein ASIC (Application Specific Integrated Circuit), dessen Halbleiterspeicher ein embedded DRAM (Dynamical Random Access Memory) ist. Solche für vielseitige Zwecke eingesetzten Halbleiterschaltungen lassen sich mit Hilfe der erfindungsgemäßen Bildung von Multibank-Befehlen auf vielseitigere Weise separat von anwendungspezifischen Schaltungsumgebungen testen, wodurch schneller feststellbar ist, ob ein Schaltungsfehler in dem integrierten Halbleiterspeicher oder in der anwendungsspezifischen Schaltungsumgebung entstanden ist.
• Mithilfe der oben beschriebenen Halbleiterschaltung können Einzelbank-Befehle nach einem der vorgenannten Verfahren zu Multibank-Befehlen verknüpft werden.
• Die Erfindung wird nachstehend anhand der Fig. 1, 2, 3A und 3B beschrieben. Es zeigen:
• Fig. 1 eine herkömmliche Halbleiterschaltung mit einem Testkontroller mit einem BIST-Prozessor,
• Fig. 2 eine erfindungsgemäße Halbleiterschaltung, in deren Testkontroller sich ein dem BIST-Prozessor nachgeschalteter Zusatzprozessor zum Verknüpfen von Einzelbank-Befehlen zu Multibank-Befehlen befindet,
• Fig. 3A eine Folge von Einzelbank-Befehlen und
• Fig. 3B dieselbe Folge von Einzelbank-Befehlen und eine durch deren erfindungsgemäße Verknüpfung entstehende Folge von Multibank-Befehlen.
• Fig. 1 zeigt schematisch eine integrierte Halbleiterschaltung 1, die beispielsweise ein ASIC (Application Specific Integrated Circuit) sein kann. Die Halbleiterschaltung 1 weist einen Speicherbereich aus mehreren Speicherbänken A, B auf. Die Speicherbänke A, B können beispielsweise als Embedded DRAM (Dynamical Random Access Memory) in die Halbleiterschaltung 1 integriert sein.
• Die Halbleiterschaltung 1 besitzt einen Testcontroller 4, mit dem der Halbleiterspeicher getestet werden kann. Der zentrale Bestandteil des on-Chip-Testcontrollers 4 ist eine Einheit 2, die einen integrierten Selbsttest BIST (built-in self-test) in Form einer Folge geeigneter Befehle erzeugt, die durch den Halbleiterspeicher ausgeführt werden sollen. Zusätzlich ist ein Multiplexer (MUX) vorgesehen, mit dem zwischen den von dem BIST-Prozessor 2 erzeugten on-Chip-Befehlen, die durch den BIST-Prozessor erzeugt werden, und von einem externen Testgerät 6 generierten Befehlen ausgewählt werden kann. Ein externes Testgerät bietet mehr Möglichkeiten, einen Test durchzuführen. Für routinemäßige Speichertests wird hingegen stets der wesentlich schnellere und automatisch durchführbare Selbsttest mit Hilfe des BIST-Prozessors 2 bevorzugt.
• Eine solche Halbleiterschaltung gemäß Fig. 1 ist Stand der Technik.
• Fig. 2 zeigt eine erfindungsgemäße Halbleiterschaltung 1, in deren Testcontroller ein Zusatzprozessor 3 integriert ist, der von dem BIST-Prozessor 2 erzeugte Einzelbank-Befehle I in Multibank-Befehle II umwandelt. Die Multibank-Befehle II sind durch mehrere Speicherbänke A, B gleichzeitig ausführbar. Das Verfahren zur Bildung der Multibank-Befehle II aus den Einzelbank-Befehlen I wird anhand der Fig. 3B beschrieben.
• Der Testcontroller 4 weist weiterhin eine für externe Testsignale bestimmte Zuleitung 5 und außerdem eine weitere Leitung 7 auf, die beide in weitere Eingänge des Multiplexers MUX münden. Dieser kann mit externen Befehlen, Multibank-Befehlen II oder - in einem Einzelbank-Modus, in dem der Zusatzprozessor 3 durch eine Leitung 7 überbrückt wird - weiterhin mit Einzelbank-Befehlen I versorgt werden, wobei jeweils nur eine einzige Leitung ausgewählt wird und die entsprechenden Befehle an die Speicherbänke A, B weitergeleitet werden.
• Fig. 3A zeigt eine Folge von Einzelbank-Befehlen, deren Befehle nacheinander in Folge zuerst an eine Speicherbank A und danach an eine zweite Speicherbank B gesandt werden, um diese Speicherbänke zu testen. Die Befehlsfolge enthält sowohl Befehle zum Lesen und Schreiben von Informationen, nämlich Read (RD) und Write (WR), als auch Befehle zum Aktivieren oder Deaktivieren einer Speicherzelle, nämlich Activate (ACT) und Precharge (PRE). Ferner sind einige Taktzeiten vorgesehen, in denen kein Befehl ausgeführt wird (NOP; no operation). Die Einzelbank-Befehle sind in zwei Zeilen untereinander angeordnet, wobei die Befehle der ersten Zeile (1.), die (in diesem Beispiel) jeweils von der Speicherbank A ausgeführt werden sollen, über den in der zweiten Befehlszeile, die für die Speicherbank B bestimmt ist, angeordnet sind. Die Befehle der ersten und der zweiten Zeile werden jedoch zeitlich nacheinander abgearbeitet, sie sind lediglich der einfachen Darstellung wegen untereinander aufgeführt, weil die Folge der Einzelbankbefehle bzw. Kommandos, die von der Speicherbank A und von der Speicherbank B auszuführen ist, für beide Speicherbänke identisch ist.
• Der Activate-Befehl in Spalte 1 der Tabelle aktiviert zunächst eine Wordline (row 1) der Speicherbank A. Der Write- Befehl in Spalte 2 der Tabelle schreibt über eine Bitleitung (column 1) eine erste Information (data 1) in diejenige Speicherzellen, die durch die Wortleitung (row 1) und die Bitleitung (column 1) in der Speicherbank A ausgewählt wurden.
• In Spalte 3 der Tabelle wird durch einen Precharge-Befehl die Wortleitung row 1 der Speicherbank A wieder geschlossen.
• In den Spalten 5 bis 9 wird nach dem Aktivieren einer anderen Wortleitung (row 2) eine weitere Information (data 2) in eine andere Speicherzelle (row 2, col 2) geschrieben und zunächst in Spalte 8 durch einen Read-Befehl (RD) ausgelesen, bevor die zweite Wortleitung (row 2) wieder geschlossen wird.
• Die Befehlsfolge der Spalten 1 bis 10 wird anschließend an die Speicherbank B gesandt, wobei weitere Informationen (data 3, data 4) in die Speicherbank B geschrieben werden.
• Die in Fig. 3A dargestellte Befehlsfolge besteht ausschließlich aus Einzelbank-Befehlen, die nacheinander an die verschiedenen Speicherbänke gesandt werden. Damit können lediglich die Grundoperationen einer einzelnen Speicherbank, d. h. einer einzelnen Speicherzelle getestet werden. Befehle, bei denen die im eigentlichen Betrieb des Halbleiterspeichers auf mehrere Speicherbänke in unterschiedlicher Weise zugegriffen wird, können mit solchen Befehlen nicht getestet werden.
• Fig. 3B zeigt, wie eine Folge von Einzelbank-Befehlen I, die von dem BIST-Prozessor erzeugt wird, in eine Folge von Multibank-Befehlen II umgewandelt werden kann. Die Befehlsfolge I ist identisch mit der in Fig. 3A, wobei die Einzelbank-Befehle unabhängig von einer speziellen Speicherbank A oder B aufgelistet sind. In einem Post-Prozessor, d. h. einem Zusatzprozessor werden diese Befehle verschiedenen Speicherbänken A, B zugeordnet und zu Multibank-Befehlen II verknüpft, die von den zugeordneten Speicherbänken A, B gleichzeitig ausführbar sind. Mit Hilfe solcher Multibank-Befehle II kann der gleichzeitige Zugriff auf verschiedene Speicherbänke getestet werden.
• Der Activate-Befehl in Spalte 1 der Tabelle wird durch den Zusatzprozessor der Speicherbank A zugeordnet. Für die Speicherbank B ist zu diesem Zeitpunkt noch kein Befehl vorgesehen, so daß das entsprechende Befehlsformat für einen solchen Teilbefehl, nämlich NOP (no operation) in Spalte 1, Zeile b, nicht eigens aufgeführt ist. Dennoch liegt hier, obwohl der Zustand der Speicherbank B durch einen NOP-Befehl nicht verändert wird, kein Einzelbank-Befehl für die Speicherbank a mehr vor, sondern ein (der Kürze halber statt mit "ACTNOP" nur mit "ACT" bezeichneter) Multibank-Befehl, da die NOP- Anweisung der Speicherbank B zugeordnet ist.
• Dieser erste Multibank-Befehl bildet den Anfang einer Folge von zehn Multibank-Befehlen II.
• Im nächsten Takt, der der Spalte 2 der Tabelle entspricht, wird in die Speicherbank A über die Bitleitung (col 1) eine erste Information (data 1) geschrieben. Gleichzeitig wird eine Wortleitung (row 1) der Speicherbank B aktiviert, was zu einem kombinierten Zwei-Bank-Befehl Activate-Write (ACTWR) führt. In diesem Befehl sind der Activate-Befehl der Speicherbank B und der Write-Befehl der Speicherbank A zugeordnet und beide zugeordneten Befehle zu einem einzigen, zu ein und derselben Taktzeit ausführbaren Zwei-Bank-Befehl verknüpft.
• In den weiteren Taktzeiten der Spalten 3 bis 10 wird die in Zeile I aufgeführte Folge von Einzelbank-Befehlen I einmal der Speicherbank A zugeordnet und außerdem um jeweils eine Taktzeit, d. h. um eine Spalte versetzt, der Speicherbank B zugeordnet.
• Der Zwei-Bank-Befehl Precharge-Write (PREWR) besteht aus dem in Spalte 3 vorgesehenen Precharge-Befehl, der nun mit der Speicherbank A verknüpft wird, und aus dem in Spalte 2 vorgesehenen Write-Befehl, der nun um eine Taktzeit versetzt der Speicherbank B zugeordnet wird. Die in der Zeile II aufgeführten Teilbefehle für die Speicherbänke A und B sind in einer Reihenfolge untereinander aufgeführt, daß in einer oberen Teilzeile a stets ein Activate- oder Precharge-Befehl steht, mit dem die Bereitschaft einer Speicherzelle für den Austausch von Informationen verändert wird. In einer zweiten Teilzeile b sind darunter, sofern kein NOP-Befehl vorliegt, Befehle zur Weiterleitung von Informationen, nämlich Write oder Read aufgeführt. In Spalte 4 wird die Speicherbank B deaktiviert; in der Speicherbank A findet zu diesem Zeitpunkt keine Operation statt. In den Zeilen 5 bis 10 werden die Einzelbank-Befehle aus den Spalten 5 bis 9 ohne Verzögerung der Speicherbank A zugeordnet und um eine Taktzeit verzögert der Speicherbank B zugeordnet (Spalten 6 bis 10). Dies führt in den Spalten bzw. zu den Taktzeiten 6 und 9 zu Multibank- Befehlen, durch die die Zustände beider Speicherbänke A, B auf unterschiedliche Art und Weise verändert werden. In Spalte 6 wird die Speicherbank B aktiviert, während in der Speicherbank A eine zweite Information Data 2 eingeschrieben wird. In Spalte 9 wird die Speicherbank A deaktiviert, gleichzeitig wird in die Speicherbank B eine Information Data 4 geschrieben.
• Auf die beschriebene Weise wird ein Befehlssatz von Befehlen, die in den BIST-Prozessor erzeugt werden, mit Speicheradressen, die ebenfalls von diesem Prozessor geliefert werden, verknüpft und in der Logik des nachgeschalteten Zusatzprozessors zwischengespeichert und zu einem aktuellen Multibank- Befehl verknüpft.
• Die erfindungsgemäße Bildung von Multibank-Befehlen nutzt die Tatsache aus, daß die Einzelbank-Befehle, sofern sie sich auf unterschiedliche Speicherbänke beziehen, gleichzeitig ausführbar sind. Daher können in einem Multibank-Testmodus komplexere Abfragen des integrierten Halbleiterspeichers durchgeführt werden. Der Zusatzprozessor erzeugt automatisch die jeweiligen Bankadressen und ordnet sie automatisch den Einzelbank-Befehlen zu. Die Verknüpfung zu Multibank-Befehlen hat, wie aus den Fig. 3A und 3B ersichtlich, außerdem den Vorteil, daß die Testdauer verringert werden kann - hier um den Faktor 2.
• Während bei der herkömmlichen Befehlsfolge aus Fig. 3A die Spalten 1 bis 10 zweimal durchlaufen werden müssen, bis jede Speicherbank A, B auf diese Weise abgefragt worden ist, sind durch die verknüpfte Abfrage mit Hilfe von Multibank-Befehlen II in Fig. 3B beide Speicherbänke A, B nach 10 Taktzeiten getestet.
• Das erfindungsgemäße Verfahren, das durch einen Zusatzprozessor 3 der in Fig. 2 dargestellten Halbleiterschaltung durchgeführt wird, hat den Vorteil, daß eine gegenüber einem BIST- Prozessor sehr viel komplexere Speicherabfrage möglich ist, ohne daß der BIST-Prozessor völlig verworfen worden und von Grund auf neu entwickelt werden muß. Dadurch werden die Entwicklungskosten für vielseitigere Speicherabfragen sehr gering gehalten. Bezugszeichenliste 1 Halbleiterschaltung
  2 BIST-Prozessor (built-in self-test)
  3 Zusatzprozessor
  4 Testcontroller
  5 Leitung für externe Befehle
  6 externes Testgerät
  7 Überbrückungsleitung
  

Claims (14)

1. Verfahren zum Testen eines Halbleiterspeichers mit mehreren Speicherbänken (A, B, C, . . .), bei dem Befehle erzeugt werden und getestet wird, ob die Befehle durch die Speicherbänke (A, B) ausgeführt werden, wobei Einzelbank-Befehle (I) zum Testen jeweils einer einzigen Speicherbank (A; B) erzeugt und ausgewählten Speicherbänken (A, B) zugeordnet werden, dadurch gekennzeichnet, daß mehrere Einzelbank-Befehle (I) zu einem Multibank-Befehl (II) verknüpft werden, als dessen Bestandteile sie durch die verschiedenen Speicherbänke (A; B), denen sie jeweils zugeordnet sind, gleichzeitig ausführbar sind, und daß getestet wird, ob die ausgewählten Speicherbänke (A; B) den Multibank-Befehl (II) gemeinsam ausführen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für eine Auswahl von Speicherbänken (A, B) eine Folge von Multibank-Befehlen (II) gebildet wird, die so beschaffen ist, daß die darin enthaltene Reihenfolge zugeordneter Einzelbank- Befehle (I) für jede ausgewählte Speicherbank (A; B) identisch ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Multibank-Befehle (II) dadurch gebildet werden, daß Einzelbank-Befehle (I) taktzeitversetzt verschiedenen Speicherbänken (A, B) zugeordnet werden und daß taktzeitgleiche, verschiedenen Speicherbänken (A, B) zugeordnete Einzelbank- Befehle (I) zu jeweils einem Multibank-Befehl (II) verknüpft werden.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß durch N ausgewählte Speicherbänke ausführbare Multibank- Befehle (II) gebildet werden, indem eine geeignete Folge von Einzelbank-Befehlen (I) um bis zu (N-1) Taktzeiten versetzt ausgewählten Speicherbänken (A, B) zugeordnet wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeweils zwei Einzelbank-Befehle (I) zu einem Multibank-Befehl (II) verknüpft werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Multibank-Befehle (II) aus je einem ersten Einzelbank- Befehl (I), mit dem Informationen weitergeleitet werden, und einem zweiten Einzelbank-Befehl (I), mit dem die Bereitschaft einer Speicherzelle zum Austausch von Informationen verändert wird, gebildet werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der eine Einzelbank-Befehl ein Schreibbefehl oder ein Lesebefehl ist.

8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der andere Einzelbank-Befehl ein Aktivierungsbefehl oder ein Deaktivierungsbefehl zum Aktivieren oder Deaktivieren der Schreib- und Lesebereitschaft einer Speicherzelle ist.

9. Halbleiterschaltung (I) mit einem Halbleiterspeicher aus mehreren Speicherbänken (A, B), wobei die Halbleiterschaltung (I) einen BIST-Prozessor (2) (built-in self-test) aufweist, der Einzelbank-Befehle (I) zum Testen einzelner Speicherbänke (A, B) erzeugt, dadurch gekennzeichnet, daß die Halbleiterschaltung (I) einen dem BIST-Prozessor (2) nachgeschalteten Zusatzprozessor (3) aufweist, der die Einzelbank-Befehle (I) zu Multibank-Befehlen (II) verknüpft, als dessen Bestandteile die Einzelbank-Befehle (I) gleichzeitig durch jeweils verschiedene Speicherbänke (A; B) ausführbar sind.

10. Halbleiterschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Halbleiterschaltung (I) so ausgebildet ist, daß der Zusatzprozessor (3) überbrückbar ist, so daß ein Selbsttest wahlweise in einem Einzelbank-Testmodus oder in einem Multibank-Testmodus durchgeführt werden kann.

11. Halbleiterschaltung nach Anspruch 9 oder 10, gekennzeichnet durch eine Auswahleinheit (MUX), die zwischen auf der Halbleiterschaltung (I) erzeugten Selbsttest-Befehlen (I, II) und einer Leitung (5) für externe Befehle auswählt.

12. Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Auswahleinheit (MUX) dem Zusatzprozessor (3) nachgeschaltet ist.

13. Halbleiterschaltung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß der Halbleiterspeicher (A, B) ein in ein ASIC (application specific integrated circuit) integrierter Embedded DRAM (Dynamical Random Access Memory) ist.

14. Halbleiterschaltung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß der Zusatzprozessor (3) die Einzelbank-Befehle (I) nach einem Verfahren nach einem der Ansprüche 1 bis 8 zu Multibank- Befehlen (II) verknüpft.