DD270985A1 - CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS - Google Patents
CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS Download PDFInfo
- Publication number
- DD270985A1 DD270985A1 DD31021587A DD31021587A DD270985A1 DD 270985 A1 DD270985 A1 DD 270985A1 DD 31021587 A DD31021587 A DD 31021587A DD 31021587 A DD31021587 A DD 31021587A DD 270985 A1 DD270985 A1 DD 270985A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- switching
- data
- parallel converter
- output
- flip
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Die Erfindung betrifft eine Ansteuerschaltung fuer rechnergefuehrte Koppelfelder, ueber die bei der automatischen Pruefung und Testung von Baugruppen, insbesondere bei Funktionspruefungen von Leiterplatten, die Programmierung der Prueflingsanschaltung erfolgt. Durch die erfindungsgemaesse Schaltungsanordnung werden die von einem Steuerrechner vorgegebenen Daten mittels eines parallelen Eingangsinterface seriell wortweise mehreren parallel angeordneten Serien-Parallel-Wandlern zugefuehrt, deren prallele Ausgaenge mit den Schaltelementen des Koppelfeldes verbunden sind. In einer vorteilhaften Variante ist in den Uebertragungsweg eine programmierbare Selektierschaltung eingefuegt, mit der die zu programmierbaren Serien-Parallel-Wandler ausgewaehlt werden koennen. Durch die Erfindung ist auf einfache Weise eine sehr stoersichere Ansteuerschaltung auch fuer grosse Koppelfelder realisierbar, die den hohen Anforderungen, insbesondere bei Mikrorechner bestueckten elektronischen Baugruppen genuegt. Fig. 1The invention relates to a drive circuit for computer-controlled coupling fields, over which in the automatic testing and testing of modules, especially in Funktionspruefungen of printed circuit boards, the programming of the Prueflingsanschaltung done. By means of the circuit arrangement according to the invention, the data predetermined by a control computer are supplied serially wordwise by means of a parallel input interface to a plurality of series-parallel converters arranged in parallel, whose bulging outputs are connected to the switching elements of the switching matrix. In an advantageous variant, a programmable selection circuit is inserted in the transmission path, with which the programmable series-parallel converter can be selected. By means of the invention, a very interference-proof drive circuit can also be realized in a simple manner, even for large switching fields, which satisfies the high requirements, in particular for electronic assemblies fitted with microcomputers. Fig. 1
Description
Hierzu 1 Seite ZeichnungenFor this 1 page drawings
Bei der automatischen Prüfung und Testung von elektronischen Baugruppen, insbesondere von Leiterplatten mit integrierten Schaltkreisen, werden im Rahmen der Funktionsprüfung Strom- und Spannungsquellen, Meßgeräte und Lasten mit Hilfe von Koppelfeldern an den Prüfling angeschaltet. Dabei werden mit zunehmender Verarbeitungsgeschwindigkeit und Funktionserweiterung der zu testenden Baugruppen an die Prüfsysteme steigende Forderungen hinsichtlich der Störsicherheit und der damit verbundenen Objektivierung der Meßergebnisse gestellt.In the automatic testing and testing of electronic assemblies, in particular of printed circuit boards with integrated circuits, in the context of the functional test, current and voltage sources, measuring instruments and loads are connected to the DUT with the aid of coupling fields. Increasing processing speed and functional expansion of the assemblies to be tested on the test systems increasing demands are made in terms of interference immunity and the associated objectification of the measurement results.
eingesetzt.used.
beschrieben, das eine separate Mikrorechnersteuerung aufweist und sich über eine standardisierte Schnittstelle an beliebigedescribed that has a separate microcomputer control and a standardized interface to any
damit eine Vielzahl paralleler Leitungen für Quellen, Lasten, und Meßgeräte, was insbesondere beim Prüfun von schnellgetakten oder Mikrorechner enthaltenden elektronischen Funktionseinheiten, deren Echtzeitverhalten geprüft werden muß, nachteilig ist, weil dadurch Signallaufzeiten verfälscht und die Störeinflußmöglichkeiten vergrößert werden.Thus, a plurality of parallel lines for sources, loads, and measuring devices, which in particular when Prüfun of fast-clock or microcomputer containing electronic functional units whose real-time behavior must be tested, is disadvantageous, because thereby signal propagation times falsified and the Störöreinmöglichkeiten be increased.
kompletten mikrorechnergesteuerten Testsystems ist. Hier setzt sich das Koppelfeld aus mehreren, direkt am Bus descomplete microcomputer controlled test system. Here the coupling field consists of several, directly at the bus of the
mit der praktisch begrenzten Busausdehnung die erforderliche Prüflingsnähe nicht erreicht werden. Weiterhin ist diese Variante mit hohem Verdrahtungsaufwand, Störanfälligkeit der Datenübertragung und zeitlich verschobenen Schaltsequenzen der kaskadierten Teilsysteme unausbleiblich verbunden.With the practically limited bus expansion the required Prüflingsnähe not be achieved. Furthermore, this variant is inevitably associated with high wiring complexity, susceptibility to data transmission and time-shifted switching sequences of the cascaded subsystems.
Durch die Erfindung soll erreicht werden, daß die Prüfunsicherheiten, die bei großen Koppelfeldern durch hoher Verdrahtungsaufwand und lange Signalleitungen bedingt sind, mit geringem Aufwand minimiert werden.By the invention is to be achieved that the test uncertainties that are caused by high wiring complexity and long signal lines in large switching networks are minimized with little effort.
Dar Erfindung liegt die Aufgabe zugrunde, eine einfache störsichere Ansteuerschaltung für mikrorechnergesteuerte Koppelfelder zu schaffen, wobei ein wahlfreier Zugriff auf alle Eiomentn des Koppelfeldes zu gewährleisten ist. Ausgehend von einer Ansteuerschaltung für Koppelfelder mit parallelem Eingangsinterface, das über den Bus eines Mikrorechnersystems ansteuerbar ist, wird die Aufgabe der Erfindung dadurch gelöst, daß am Koppelfeld über einen gemeinsamen Takt schaltbare Serien-Parallel-Wandler angeordnet sind, deren Eingänge mit den Datenausgängen des Eingangsinterface und deren Ausgänge'mit den Schaltelementen des Koppelfeldo3 über Verzögerungsglieder verbunden sind. Vorteilliafterweise werden die Schaltelemente des Koppelfeldes so ausgewählt, daß ihre Schaltzeitkonstante sehr viel größer ist als die Taktzeit multipliziert mit der Anzahl der Ausgänge eines Serien-Parallel-Wandlers, da diese damit selbst als Verzögerungsglied wirken.The invention has for its object to provide a simple fail-safe control circuit for microcomputer controlled switching networks, with an arbitrary access to all Eiomentn of the switching matrix is to ensure. Based on a drive circuit for switching networks with a parallel input interface, which can be controlled via the bus of a microcomputer system, the object of the invention is achieved in that the switching network via a common clock switchable series-parallel converter are arranged, their inputs to the data outputs of the input interface and whose outputs are connected to the switching elements of the switching matrix via delay elements. Advantageously, the switching elements of the switching matrix are selected so that their switching time constant is much greater than the cycle time multiplied by the number of outputs of a series-parallel converter, since they act as a delay element itself.
Es ist auch möglich, das Verzögerungsglied durch eine Torschaltung zu bilden, die in Abhängigkeit von der Vollständigkeit des in den Serien-Parallel-Wandler eingelesenen Datenwortes schaltbar ist.It is also possible to form the delay element by means of a gate circuit which can be switched as a function of the completeness of the data word read into the series-parallel converter.
Zweckmäßigerweise werden für die Serien-Parallel-Wandler Schieberegister und für die Schaltelemente des Koppolfeldes Relais eingesetzt. Die Relais können auch durch Halbleiterschalter ersetzt werden.Expediently, shift registers are used for the series-parallel converters and relays for the switching elements of the coupler field. The relays can also be replaced by semiconductor switches.
Die Störsicherheit der erfindungsgemäßen Schaltungsanordnung kann dadurch weiter erhöht werden, daß zwischen den Datenausgängen das Eingangsinterface und den Dateneingängen der Serien-Parallel-Wandler je eine Selektierschaltung aus zwei rücksetzbaren Flipflops und einem NAND-Glied angeordnet ist. In ihr sind die Rücksetzeingänge beider Flipflops mit einem Datenausgang des Eingangsinterface und dessen Taktausgang mit den Takteingängen des ersten Flipflops und des Serien-Parallel-Wandlers verknüpft.The noise immunity of the circuit arrangement according to the invention can be further increased by the fact that between the data outputs, the input interface and the data inputs of the series-parallel converter is arranged in each case a Selektierschaltung of two resettable flip-flops and a NAND gate. In it, the reset inputs of both flip-flops are linked to a data output of the input interface and its clock output to the clock inputs of the first flip-flop and the serial-to-parallel converter.
Ein weiterer Datenausgang des Eingangsinterface ist mit dem Dateneingang dos ersten Flipflops, dessen negierter Ausgang mit einem Eingang des NAND-Gliedes und der unnegierter Ausgang des ersten Flipflops mit dem Dateneingang des Serien-Parallel-Wandlers und über ein RC-Verzögerungsglied mit dem anderen Eingang des NAND-Gliedes verschaltet. Der Ausgang des NAND-Gliedes ist mit dem Setzeingang des zweiten Flipflops und dessen Ausgang mit dem Chip-Selekt des Serien-Parallel-Wandlers verbunden.Another data output of the input interface is connected to the data input dos first flip-flop whose negated output to one input of the NAND gate and the idle output of the first flip-flop to the data input of the serial-to-parallel converter and via an RC delay element to the other input of NAND gate interconnected. The output of the NAND gate is connected to the set input of the second flip-flop and its output to the chip selector of the serial-to-parallel converter.
Die von einem Steuerrechnor vorgegebenen Daten zur Programmierung des Koppelfeldes liegen am parallelen Eingangsinterface der Ansteuerschaltung an und werden von dieser durch den begleitenden Takt gesteuert, Bit für Bit über die η parallel liegenden Datenleitungen den η Serien-Parallel-Wandlern zugeführt. Die Serien-Parallel-Wandler, die zweckmäßigerwöise als Schieberegister ausgeführt sind, weisen m Ausgänge auf, in denen nach der Einspeicherung von m Bits die Programmierbefehle für das Koppelfeld bereitstehen. Damit beim Durchschieben der Daten durch die Teilregister d6s Schieberegisters die Daten nicht den falschen Schaltelementen des Koppelfeldes zugeführt werden, ist die Ausgabe der Daten verzögert. Das gelingt in einfacher Weise dadurch, daß als Schaltelemente Relais eingesetzt werden, deren Schaltzeitkonstante viel größer ist a's die Taktzeit multipliziert mit der Anzahl der Ausgänge der Serien-Parallel-Wandler. Das heißt, die Daten werden so schnell in den Serien-Parallel-Wandler eingelesen, daß die Relais wegen ihrer relativ hohen Trägheit, trotz Anliegen der Steuersignale, diesen nicht sofort folgen können.The data given by a control computer for programming the switching matrix are applied to the parallel input interface of the drive circuit and are controlled by the latter by the accompanying clock, fed bit by bit over the η parallel data lines to the η series-parallel converters. The series-parallel converters, which are expediently designed as shift registers, have m outputs in which the programming commands for the switching matrix are available after the m bits have been stored. So that the data is not fed to the wrong switching elements of the switching matrix when the data is passed through the partial registers d6s shift register, the output of the data is delayed. This is achieved in a simple manner by the fact that relays are used as switching elements whose switching time constant is much larger a's the cycle time multiplied by the number of outputs of the series-parallel converter. That is, the data are read into the series-parallel converter so quickly that the relay because of their relatively high inertia, despite concern of the control signals, this can not follow immediately.
Die zwischen Eingangsinterface und Serien-Parallel-Wandler eingefügte Selektierschaltung bewirkt, d aß der zugehörige Serien-Parallel-Wandler nur aktiviert wird, wenn dessen Informationsgehalt geändert werden soll. Der eigentlichen Dateninformation für das Koppelfeld wird dann ein Low-Bit vorangestellt, was über die Flipflop-Kombination ein Signal für den Chip-Selekt-Eingang des Serien-Parallel-Wandlers erzeugt. Das Rücksetzen dieses Signals erfolgt über den Datenausgang des Eingangsinterface, der mit den Rücksetzeingängen der Flipflops verbunden ist. Durch diese erfindungsgemäße Schaltungsanordnung ist es möglich, die Entfernung zwischen Steuerrechner und Koppelfeld mit geringem Aufwand zu vergrößern, womit das Koppelfeld in Prüflingsnähe angeordnet werden kann, was die Störanfälligkeit und den Verdrahtungsaufwand erheblich herabsetzt, ohne den wahlfreien Zugriff auf jedes Schaltelement des Koppelfeldes einzuschränken.The selector circuit inserted between the input interface and the serial-to-parallel converter has the effect that the associated series-parallel converter is only activated if its information content is to be changed. The actual data information for the switching network is then preceded by a low-bit, which generates a signal for the chip-select input of the series-parallel converter via the flip-flop combination. This signal is reset via the data output of the input interface, which is connected to the reset inputs of the flip-flops. By this circuit arrangement according to the invention, it is possible to increase the distance between control computer and switching network with little effort, which the coupling field can be arranged near the DUT, which significantly reduces the susceptibility and wiring complexity, without restricting the random access to each switching element of the switching matrix.
Weitere Vorteile der erfindungsgemäßen Schaltungsanordnung bestehen darin, daß füi das Koppelfeld eine einfache Programmierung möglich ist und die Meß- und Testergebnisse durch die Verringerung der Verfälschungsmöglichkeit objektiviert werden. Gleichzeitig besteht eine einfache Möglichkeit der Koppelfelderweiterung, da die Ansteuerstufen auf Grund derzeitgleichen Steuerung beliebig kaskadiert werden können. Die maximale Größe des Koppelfeldes wird durch die Anzahl der Datenausgänge des verwendeten parallelen Eingangsinterface und des Serien-Parallel-Wandlers bestimmt.Further advantages of the circuit arrangement according to the invention are that for the coupling field simple programming is possible and the measurement and test results are objectified by reducing the possibility of falsification. At the same time there is a simple way of coupling field extension, since the control stages can be cascaded arbitrarily due to currently same control. The maximum size of the switching matrix is determined by the number of data outputs of the used parallel input interface and the serial-to-parallel converter.
In Fig. 1 sind das Eingangsinterface PE, die Serien-Parallel:Wandler S/P1 bis S/Pn und das Koppelfeld KF .nit den Schaltungselementen SE dargestellt.In Fig. 1, the input interface PE, the series-parallel : converter S / P1 to S / Pn and the switching matrix KF .nit shown with the circuit elements SE.
die Datenausgänge PA des Eingangsinterface PE in η parallelen Leitungen den Oateneingängsn Dl der Serien-Parallel-Wandlerthe data outputs PA of the input interface PE in η parallel lines the Oateneingängsn Dl the series-parallel converter
wahlfreie zeitgleiche Zugriff auf die Schaltelemente SE eingeschränkt wird.optional simultaneous access to the switching elements SE is restricted.
bitseriell. Nach m-maliger Wiederholung der Datenausgabe, die der Takt CLK steuert, haben alle Sf rien-Parallel-Wandler S/P 1 bis S/Pn einen vollständigen Datensatz zur Programmierung des Koppelfeldes KF, der an dessen Ausgängen Q bereitsteht und nach Ablauf der erforderlichen Verzögerung die Schaltelemente SE entsprechend beeinflußt.bit serial. After m times repetition of the data output, which controls the clock CLK, all Sf rien-parallel converter S / P 1 to S / Pn have a complete record for programming the switching matrix KF, which is available at the outputs Q and after expiration of the required Delay affects the switching elements SE accordingly.
bis S/P η vollständig, d. h. m-mal getaktet werden. Damit können alle Schaltelemente SE zeitgleich geschaltet werden, d. h. ohne daß Zeitdifferenzen zwischen den Schalthandlungen für die einzelnen Schaltelemente SE steuerseitig auftreten. Nicht zu beeinflussende Schaltelemente SE werden durch eine wiederholte Ausgabe der gleichen Daten im alten Schaltzustand gehalten.to S / P η complete, d. H. be clocked m times. Thus, all switching elements SE can be switched at the same time, d. H. without time differences between the switching actions for the individual switching elements SE occur on the control side. Non-influencing switching elements SE are kept in the old switching state by a repeated output of the same data.
angeordnet ist.is arranged.
verbunden. Der Ausgang des NAND-Gliedes ist mit dem Setzeingang S2 des Flipflops T2 und dessen Ausgang Q2 mit demconnected. The output of the NAND gate is connected to the set input S2 of the flip-flop T2 and its output Q2 to the
programmierbarer Rücksetzkanal.programmable reset channel.
z. B. *> 120με bei einem Rechnertakt von 2,5 MHz. Dadurch ist die für das sichere Schalten der Relais K erforderlichez. B. *> 120με at a computer clock of 2.5 MHz. As a result, the required for the safe switching of the relay K
programmierbare Rücksetzsignal RES (Low-Information) beendet.programmable reset signal RES (low information) ended.
programmiert, erfolgt mit Hilfe der am Ausgang Q1 des Flipflops T1 wirkenden RC-Kbmbination und des NAND-Gliedes D vomprogrammed, takes place with the aid of acting at the output Q1 of the flip-flop T1 RC-Kbmbination and the NAND gate D of
unnegiertem Ausgang ü 2 „High" ein, was eine Freigabe des Schieberegisters RG bewirkt. Nun wird jedes folgende Datenbit, signalisiert mittels der Taktflanke, solange in das Schieberegister RG eingelesen, bis durch den Datenausgang PA7 dasunnegiertem output ü 2 "high", which causes a release of the shift register RG.Now, each following data bit, signaled by means of the clock edge, as long as in the shift register RG read until by the data output PA7 the
das Rücksetzsignal RES (Low-Information) in den Anfangszustand versetzt und das programmierbare Datenwort bleibt solange im Schieberregister RG gespeichert, bis eine Umprogrammierung in der eben beschriebenen Weise erfolgt.the reset signal RES (low information) is set in the initial state and the programmable data word remains stored in the shift register RG until reprogramming takes place in the manner just described.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD31021587A DD270985A1 (en) | 1987-12-10 | 1987-12-10 | CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD31021587A DD270985A1 (en) | 1987-12-10 | 1987-12-10 | CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS |
Publications (1)
Publication Number | Publication Date |
---|---|
DD270985A1 true DD270985A1 (en) | 1989-08-16 |
Family
ID=5594892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD31021587A DD270985A1 (en) | 1987-12-10 | 1987-12-10 | CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD270985A1 (en) |
-
1987
- 1987-12-10 DD DD31021587A patent/DD270985A1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030528T2 (en) | Method and arrangement for testing circuit boards | |
DE10302128B3 (en) | Buffer amplifier system for buffer storage of signals runs several DRAM chips in parallel and has two output buffer amplifiers in parallel feeding reference and signal networks with capacitors and DRAMs | |
DE2340547B2 (en) | CIRCUIT ARRANGEMENT FOR TESTING LOGICAL CIRCUITS | |
EP0766092B1 (en) | Testable circuit with multiple identical circuit blocks | |
DE69417297T2 (en) | Circuit and method for suppressing interference signals | |
DE10136852C2 (en) | Method and circuit arrangement for generating a data strobe signal for very fast semiconductor memory systems | |
DD270985A1 (en) | CONTROL UNIT FOR COMPUTER-OPERATED COUPLING FIELDS | |
DE102004010783A1 (en) | Method and circuit arrangement for testing electrical components | |
DE102009000698A1 (en) | Check circuit for checking handshake protocol execution and method for checking handshake protocol execution | |
DE3311283C2 (en) | ||
DE4140920C1 (en) | Level changing circuitry for flanks of rectangular or trapezoidal signals - has threshold value discriminator with output signal separated into two channels, each having a gate circuit assigned to SR-flip=flop | |
EP1745386B1 (en) | Control circuit for the bus board of a computer system | |
DE2313186A1 (en) | CIRCUIT ARRANGEMENT FOR THE SECURED ENTRY OF BINARY INFORMATION IN A DIGITAL DATA PROCESSING SYSTEM, IN PARTICULAR FOR RAILWAY SECURITY | |
DE3720879A1 (en) | Device for error-tolerant input/output of data | |
DD295290A5 (en) | CIRCUIT ARRANGEMENT FOR ELIMINATING STOERIMPULSES IN DIGITAL SIGNALS | |
DE3911939A1 (en) | INTEGRATED CIRCUIT ARRANGEMENT | |
DD290729A5 (en) | STORAGE ARRANGEMENT FOR PROTOCOLING THE INFORMATION ON THE BUS SYSTEM OF A DIAGNOSTIC OBJECT | |
DD296562A5 (en) | CIRCUIT ARRANGEMENT FOR SYNCHRONIZING | |
DD215413A1 (en) | CIRCUIT ARRANGEMENT FOR THE EVALUATION OF INTERFACE FOLLOWS | |
DE10204081A1 (en) | Circuit with asynchronous logic devices reset by digital reset filter, generates power-on reset signal which is supplied to reset filter | |
DD293701A5 (en) | CIRCUIT ARRANGEMENT FOR EQUALIZING AND DELAYING IMPULSE FLANKS | |
DD153853B1 (en) | INPUT SWITCHING FOR BROADCAST SIGNALS | |
DD238866A1 (en) | CIRCUIT ARRANGEMENT FOR THE SUMMARY OF MULTIPLE TEST POINT EVALUATIONS BY SIGNATURE ANALYSIS TECHNOLOGY | |
DD268545B3 (en) | CIRCUIT ARRANGEMENT FOR MICRORE-PROCESS CONTROL-INSPECTION SYSTEMS FOR RECEIVING, STORING AND EVALUATING SERIAL IMPULSE IMPULSE, ESPECIALLY IN PCM-MESSAGING TECHNOLOGY | |
DE19828610A1 (en) | Integrated circuit especially for parallel signal transmission |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |