DD265973A1 - ARRANGEMENT FOR CONTROLLING MATRIX DISPLAY ELEMENTS - Google Patents

Abstract

Die Anordnung zur Ansteuerung von Matrix-Anzeigeelementen findet Anwendung in der Optoelektronik, insbesondere in Fluessigkristall- oder Elektrolumineszenz-Anzeigen. Erfindungsgemaess wird die Aufgabe geloest, indem das nichtlineare Ansteuerelement aus zwei MOS-Transistoren mit jeweils einem Drain-, Source- und Kanalgebiet besteht, wobei- der erste Transistor eine p -Source- und -Draindotierung sowie eine p -Kanaldotierung besitzt,-der zweite Transistor eine n -Source- und Draindotierung sowie eine n -Kanaldotierung besitzt,-die Sourceelektrode des ersten Transistors mit der Spaltenelektrode verbunden ist,-die Drainelektrode des ersten Transistors mit der Drainelektrode des zweiten Transistors und der Elektrode des Matrixelementes verbunden ist,-die Sourceelektrode des zweiten Transistors mit der Masseelektrode verbunden ist und-die Gateelektrode des ersten Transistors gemeinsam mit der Gateelektrode des zweiten Transistors mit der Zeilenelektrode verbunden ist.The arrangement for driving matrix display elements is used in optoelectronics, in particular in liquid crystal or electroluminescent displays. According to the invention, the object is achieved in that the non-linear drive element consists of two MOS transistors each having a drain, source and channel region, wherein the first transistor has p source and drain doping and p channel doping, the second one Transistor has n source and drain doping and n channel doping, the source electrode of the first transistor is connected to the column electrode, the drain electrode of the first transistor is connected to the drain electrode of the second transistor and the electrode of the matrix element, the source electrode the second transistor is connected to the ground electrode and the gate electrode of the first transistor is connected together with the gate electrode of the second transistor to the row electrode.

Description

Dazu 1 Seite ZeichnungIn addition 1 page drawing

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung bezieht eich auf das Gebiet der Optoelektronik und Ist beispielsweise anwendbar bei der Steuerung von Matrixelementen von Flüssigkristall- oder Elektrolumineszenz-Anzeigen.The invention relates to the field of optoelectronics and is applicable, for example, in the control of matrix elements of liquid crystal or electroluminescent displays.

Charakteristik der bekannte»! technischen LösungenCharacteristic of the well-known »! technical solutions

Es sind verschiedene Anordnungen zur Ansteuerung von Matrixelementen eines Flüssigkrlstall-Dlsplay (Liquid Cryrtal-Displays) bekannt. So wird in dem japanischen Patent JP 58-184121 (A) ein CMOS-Inverter beschrieben, der dadurch gekennzeichnet ist, daß sich auf transparentem Substrat ein p-Kenal Inversionskanaltransistor (pIKTj und ein n-Kanal Invereionskanaltranslstor (nIKT) befinden. Dabei ist der Ausgang des CMOS-Inverters mit dem LC-Matrixelement, der Eingang mit der Zeilonelekirode, die Sourceelektrode des pIKT mit der Spaltenieltung und die Sourceelektrode des nIKT mit der Masseelektrode verbunden. Ein Matrixelemont wird dabei über die Spaltenelektrode und den pIKT angesteuert, falls die Zoilenelektroda Massepotenttal führt. Das Matrixelement wird ausgeschaltet durch den parallel liegenden η IKT, der sich bei UoD-Potential auf der Zeilenelektrode im ON-Zustand befindet und dobei das Matrixelement kurzschließt. Bei dieser Anordnung wird das Übersprechen völlig vermieden. Nachteilig wirken sich die durch die notwendige Rekristallisation bedingten Hochtemperaturprozeßschritte und das Vorhandensein von pn-Übergängen, die durch ihre Generationszantren wesentlich zum Reststrom beitragen und somit die statische Verlustleistung der Anordnung erhöhen, aus. Weiterhin ist die Anordnung zur Ansteuerung von Matrix-Anzeigeelementen Ober die Eintransistorzelle mit Inversionskanaltranslstoren (IKT) in polykristallinem Siliciur ι (A.'.Lakatos, IEEE Transaction on Electron Devices, Vol.ED-30, No.S May 1983, pp.&2&-532) bekannt. Dabei ist die Gateolektrode mit der Zeilenelektrode, die Drain jicl-trode mit der Spaltenelektrode und die Sourceelektrode mit der Matrixelektrode ve.bunden. Die Ansteuerung des Matrixelementes erfolgt durch Anlegen eines entsprechenden Potentials an die Zellenelektrode über den geöffneten IKT. Bl! der Eintransistorzelle erfolgt die Speicherung des Videosignals auf dem Matrixeloment ähnlich einer dRAM-Speicherzelle. Alb nachteilig erweisen sich die hohen Forderungen an das Verhältnis der Kanalwldorstande im OFF-Zustand zum ON-Zustand (Roff/Ron) sowie die nicht vollständige Vermeidung des Übersprechens und damit das Erreichen eines geringen Kontrastes.Various arrangements for driving matrix elements of a liquid crystal display (liquid cryptal display) are known. Thus, Japanese Patent JP 58-184121 (A) discloses a CMOS inverter characterized in that a p-type channel inversion channel transistor (pIKTj and an n-channel inverted channel gate (nIKT)) are disposed on a transparent substrate Output of the CMOS inverter with the LC matrix element, the input with the Zeilonelekirode, the source of the pIKT with the Spaltieltung and the source of the nIKT connected to the ground electrode A matrix elemont is controlled by the column electrode and the pIKT, if the Zoilenelektroda Massepotenttal The matrix element is switched off by the parallel η IKT, which is in the ON state at UoD potential on the row electrode and thereby short-circuiting the matrix element In this arrangement, the crosstalk is completely avoided conditional high-temperature process steps and the presence of pn-Ü Transitions, which contribute significantly to the residual current through their generation zantres and thus increase the static power dissipation of the arrangement, from. Furthermore, the arrangement for driving matrix display elements is above the one-transistor cell with inversion channel transistors (ICT) in polycrystalline silicon (A. 'Lakatos, IEEE Transaction on Electron Devices, Vol.ED-30, No. S May 1983, pp. & 2 & -532). In this case, the gate electrode with the row electrode, the drain jicl-trode with the column electrode and the source electrode with the matrix electrode ve.bunden. The activation of the matrix element takes place by applying a corresponding potential to the cell electrode via the opened ICT. Bl! the one-transistor cell is the storage of the video signal on the matrix moment similar to a dRAM memory cell. The high demands on the ratio of the channel signal levels in the OFF state to the ON state (Roff / Ron) as well as the incomplete avoidance of crosstalk and thus the achievement of a low contrast are disadvantageous.

Ziel der ErfindungObject of the invention

Das Ziel der Erfindung besteht in der Verbesserung des Bildkontrastes und der Einblickwinkelcharakteristik von hochauflösenden LC-Matrixanzeigen durch übersprechfreie Ansteuerung der LC-Matrixelemento.The object of the invention is to improve the image contrast and the viewing angle characteristic of high-resolution LC matrix displays by means of crosstalk-free activation of the LC matrix elements.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Öle Aufgabe der Erfindung besteht darin, eine Anordnung zur Ansteuerung von Matrixelementen innerhalb einor Matrixanzeige zu schaffen, wobei die Anordnung geringen Reststrom und Verlustleistung aufweist, den Forderungen an ein hohes Verhältnis der Kanalwiderstände im angesteuerten und nichtangesteuerten Zustand (Roff/Ron) entspricht, eine gute Bauelementekonstanz besitzt sowie ein hohes Kontrastverhältnis und eine hohe Auflösung gewährleistet.It is an object of the invention to provide an arrangement for driving matrix elements within a matrix display, the arrangement having low residual current and power dissipation, which meets the requirements for a high ratio of channel resistances in the driven and non-controlled state (Roff / Ron) Component constancy has and ensures a high contrast ratio and high resolution.

Erfindungsgemäß wird diese Aufgabe mit olner Anordnung tür Ansteuerung eines Matrixelementes gelöst, bt.iuSend aus einem isolierenden Substrat mitAccording to the invention this object is achieved with olner arrangement door control of a matrix element, bt.iuSend from an insulating substrate with

— einem nichtlinearen Ansteuerelt ment,A non-linear control element,

— einei Elektrode des Matrixelementes,An electrode of the matrix element,

— einer Spaltenelektrode,A column electrode,

— einer Zeilenelektrode und- a row electrode and

— einer Masoeelektrode,A maso electrode,

und dadurch gekennzeichnet, daß das nichtlineare Ansteuerelement aus zwei MOS-Transistoren mit jeweils einem Drain-, Source- und Kanalgebiet besteht, wobeiand characterized in that the non-linear driving element consists of two MOS transistors each having a drain, source and channel region, wherein

— der erste Transistor aine p⁺-Source- und -Draindotieuing sowie c«ne p~-Kanaldotierung besitzt,The first transistor has p ⁺ source and drainage doping and has p ~ channel doping,

— der zweite Transit ;r eine η⁺-Source- und -Draindotierung sowie eine n~-Kanaldotierung besitzt,The second transit has an η ⁺ source and drain doping and an n ~ channel doping,

— dio Sourceelektrode des ersten Transistors mit der Spaltenelektrode verbunden ist,- Dio source electrode of the first transistor is connected to the column electrode,

— dio Drainelektrode des ersten Transistor mit der Drainelektrode des zweiten Transistors und der Elektrode des Matrixelementes verbunden ist,The drain electrode of the first transistor is connected to the drain electrode of the second transistor and the electrode of the matrix element,

— dio Sourceelektrode des zweiten Transistors mit der Masseelektrode verbunden ist und- Dio source electrode of the second transistor is connected to the ground electrode and

— die Gateelektrode des ersten Transitlore gemeinstem mit der Gateelektrode des zweiten Transistors mit der Zeilenelektrode verbunden ist.- The gate electrode of the first Transitlore is most common with the gate electrode of the second transistor connected to the row electrode.

Die in der Erfindung beschriebene Anordnung steuert das Matrixf/Iement über den im ON-Zustand befindlichen ersten Transistors an., wenn die Zeilenelektrode auf einem entsprechenden positiven Potential liegt. Der parallel zum Matrixelement geschaltete zweite Transistor ist dabei gesperrt. Liegt Massepotential an der Zeilenelektrode, dann sind die Verhältnisse umgekehrt und der im ON-Zustand befindliche zweite Transistor se ..ießt das Matrixelement kurz, so daß Ühersprechfr 'heit vorliegt.The arrangement described in the invention activates the matrix element via the ON state of the first transistor when the row electrode is at a corresponding positive potential. The parallel connected to the matrix element second transistor is blocked. If ground potential is present at the row electrode, then the conditions are reversed and the second transistor, which is in the ON state, short-circuits the matrix element, so that Ühersprechfr 'unit exists.

Die Anordnung stellt schaltungstechnisch einen CMOS-Inverter dar. Für das Verhältnis der effektiven ON-Spsnnung zur effektiven OFF-Spannung an der Flüssigkristallzelle geht direkt das Verhältnis der Kanalwiderstände der Transistoren und die Multiplexrate der Anordnung ein. Auf Grund des Spannungsteilerprinzips am CMOS-Inverter (Kurzschließen nichtangesteuerter Flüssigkristallzsllen) wird selbst für geringe Widerstandsverhältnisse ein ausreichendes Verhältnis von effektiver ON- und OFF-Spanni'.ig und damit korrespondierend ein hoher Kontraut und Einblickwinkel erreicht. Drain-, Source-, und Kanalgebiet jeweils eines Transistors ist vom gleichen Dotierungstyp, so daß pn-Übergänge fehlen. In Transistoren aus polykristallinem Silicium wird der Reststrom wesentlich durch Generationsprozesse in der Raumladungszone Restladungszone des gesperrten pn-Überganps des Drain/Kanalgebietes getragen. Die höheren Schwellspannungen von polykristallinen Transistoren verhindern auch bei größeren Betriebsspannungen dan Fließen von Querströmen während des Schaltvorganges. Im Resultat wird daher der Reststrom und die statische Verlustleistung der Anordnung gering bleiben.The arrangement represents a CMOS inverter in terms of circuitry. The ratio of the effective ON voltage to the effective OFF voltage at the liquid crystal cell is directly related to the ratio of the channel resistances of the transistors and the multiplex rate of the arrangement. Due to the voltage divider principle on the CMOS inverter (short circuiting non-controlled liquid crystal cells), a sufficient ratio of effective ON and OFF voltages and, correspondingly, a high contraction and viewing angle is achieved even for low resistance ratios. Drain, source, and channel region of each transistor is of the same doping type, so that pn junctions are absent. In polycrystalline silicon transistors, the leakage current is substantially carried by generation processes in the space charge region remaining charge zone of the blocked pn junction of the drain / channel region. The higher threshold voltages of polycrystalline transistors prevent flow of cross currents during the switching process even at higher operating voltages. As a result, therefore, the residual current and the static power loss of the arrangement will remain low.

AusfflhrungsbelsplelAusfflhrungsbelsplel Die Erfindung wird durch ein Aueführungsbeispiel näher erläutert.The invention will be explained in more detail by an Aueführungsbeispiel. Es zeigt Fig. 1 die Anordnung zur Ansteuerung von Matrixelementen.1 shows the arrangement for driving matrix elements. Auf einem transparenten Substrat 1 θ befindet sich eine 250 nm dicke polykristalline SiUciumschicht. Hierbei ist das SourcegebietOn a transparent substrate 1 θ is a 250 nm thick polycrystalline SiUciumschicht. Here is the source area

des eisten Transistors 1 und das Draingebiet des ersten Transistors 3 mit 10²⁰Cm~³ p*-dotiert, das Kanalgebiet des erstenof the first transistor 1 and the drain region of the first transistor 3 with 10 ²⁰ cm ~ ³ p * doped, the channel region of the first

Transistors 2 mit 5 χ 10¹¹Cm'¹ p'-dotlert. Dagegen ist das Sourcegebiot des zweiton Transistors β und das Dreingebiet desTransistor 2 with 5 χ 10 ¹¹ Cm ' ¹ p'-doplert. In contrast, the Sourcegebiot the zweiton transistor β and the Dreingebiet of

zweiten Transistors 4 mit 10^Mcm~³ n⁺-dotlert und das Kanalgebiet des zweiten Transistors 6 ist mit 6 χ 10¹⁶ n~-dotiert.second transistor 4 with 10 ^M cm ~ ³ n ⁺ dotlert and the channel region of the second transistor 6 is doped with 6 χ 10 ¹⁶ n ~.

Zwischen dem transparenten Substrat 16 und dem Sourcegebiet des ersten Transistors 1 befindet sich die aus einer iOOnmBetween the transparent substrate 16 and the source region of the first transistor 1 is located in a 100 nm

dicken Aluminiumschicht bestehende Spaltenelektrode 12, zwijchen transparentem Substrat 16 und dem Draingebiet des ersten Transistors 3 und dem Draingebiet des zweiten Transistors 4 die aus einer 100nm dicken !ndium-Zinn-Oxid (ITO)-Schicht bestehende Elektrode des Matrixelementes 13 und zwischen transparentem Substrat 16 und Sourcerjubiet des zweitenthick aluminum layer existing column electrode 12, zwijchen transparent substrate 16 and the drain region of the first transistor 3 and the drain region of the second transistor 4, consisting of a 100nm thick! ndium tin oxide (ITO) layer electrode of the matrix element 13 and between the transparent substrate 16th and Sourcerjubiet the second

Transistors β befindet sich die aus einer 100nm dicken Aiumir.iOmschicht bestehende Masseelektrode 11.Transistor β is the ground electrode 11 consisting of a 100 nm thick Aumir.iOmschicht. Über dem Kanalgebiet des ersten Transistors 2 befindet sich die aus 100nm dicken CVD-SiO₂ bestehende Gateoxidschicht 7, dieAbove the channel region of the first transistor 2 is the 100 nm thick CVD-SiO ₂ existing gate oxide layer 7, the

wiederum von einer 300nm dicken Polysitiziumschlcht des ersten Transistors8 bedeckt wird, welche eine p*-Dotierung von 10^Mcm"³ aufweist.again covered by a 300nm thick Polysitiziumschlcht the first transistor 8, which has a p * doping of 10 ^M cm " ³ .

Über dem Kanalgebiet des zweiten Transistors 5 befindet sich die aus 100nm dicken CVD-SiO₂ bestehende Gateoxidschicht 9,Above the channel region of the second transistor 5 is the 100 nm thick CVD-SiO ₂ existing gate oxide layer 9,

die wiederum von einer 300nm dicken Polysiliziumschicht des zweiten Transistors 10 bedeckt wird, welche eine n⁺-Dotierung von 1O²⁰CrTT³ aufweist. Die Polysiliziumschicht des ersten Transistors 8 und die Polysiliziumschicht des zweiten Transistors 10 sind mit der Zeilenelektrode 14, die aus einer 100nm dicken Aluminium-Schicht besteht, verbunden- Das Sourcegebiet des ersten Transistors 1, das Draingebiet des ersten Transistors 3, das Draingebiet des zweiten Transistors 4, das Sourcegebiet des zweiten Transistors 6, die Messeolektrode 11 und die Spaltene'ektrode 12 sind mit einem 300nm starken Feldoxid 15 aus SiO₂ bedeckt.which in turn is covered by a 300 nm thick polysilicon layer of the second transistor 10, which has an n ⁺ doping of 10 ²⁰ CrTT ³ . The polysilicon layer of the first transistor 8 and the polysilicon layer of the second transistor 10 are connected to the row electrode 14 consisting of a 100nm thick aluminum layer. The source region of the first transistor 1, the drain region of the first transistor 3, the drain region of the second transistor 4, the source region of the second transistor 6, the measuring electrode 11 and the Spalte'ektrode 12 are covered with a 300nm thick field oxide 15 of SiO ₂ .

Die Ansteuerung einos LC-Displays soll nach den Adressierungsschema .line at a time" durchgeführt werden.The activation of an LC display should be carried out according to the addressing scheme .line at a time ". Durch Aniegen eines negativen Potentials vcn -10V an die Zeilenelektrode 14 wird das Kanalgebiet des ersten Transistors 2By attracting a negative potential vcn -10V to the row electrode 14 becomes the channel region of the first transistor. 2

leitfähig und das Kanalgebiet des zweiten Transistors 5 an Ladungsträgern verarmt. Über die Spaltsnelektrode 12 und das leitfähige Kanalgebiet des ersten Transistors 2 gelangt die elektrische Ladung, welche das Videosignal repräsentiert, auf dioconductive and the channel region of the second transistor 5 depleted of charge carriers. Via the gap electrode 12 and the conductive channel region of the first transistor 2, the electrical charge, which represents the video signal, passes to dio

Elektrode des Matrixelementes 13, was zur Einstellung des Kontrastes der LC-ZeIIe führt. Während der Adressierung einer ZeileElectrode of the matrix element 13, which leads to the adjustment of the contrast of the LC cell. While addressing a line

über die Zeilenelektrode 14 dürfen die Matrixanzeigeelemente der anderen Zeilen des LC-Displays nicht angesteuert werden.Via the row electrode 14, the matrix display elements of the other lines of the LC display may not be activated.

Di s wird erreicht, indem durch Anlegen von Massepotential an die übrigen Zeilenelektroden 14 das LC-Displays sich die V" riiältnisse an den Anordnungen zur Ansteuerung von Matrixanzeigeelementen umkehren, das heißt, daß jeweils das ivanalgebiet des zweiten Tranuistoro 5 leitfähig und das Kanalgebiet des ersten Transistors 2 an Ladungsträgern verarmt wird. Während über die gesperrten ersten Transistoren keine Videoinformation an die Matrixanzeigeelemente gelangen kann, schließen die parallel zu den Matrixanzeigeelementen liegenden geöffneten zweiten Transistoren diese gegen Messe kurz, so daß jegliche Störspannung an der Flüssigkristallzelle unterdrückt wird. Di s is achieved by by applying ground potential to the remaining row electrodes 14, the LC display, the V "riiältnisse to the arrangements for control of matrix display elements reversed, that is, that in each case the ivanalgebiet the second Tranuistoro 5 conductive and the channel region of the first While no video information can reach the matrix display elements via the blocked first transistors, the opened second transistors lying parallel to the matrix display elements short them to measuring so that any interference voltage on the liquid crystal cell is suppressed.

Für die erforderliche Spannungsaufteilung bei beiden Betriebszuständen benötigen die Transistoren nur geringe Roff/Ron· Verhältnisse, um Übersprechfreihe.'t zu erzielen. In beiden Betriebszuständen fließt kein Querstrom durch die Anordnung, die Spaltenelektrode 12 wird nicht mit der Masseeloktrode 11 kurzgeschlossen.For the required voltage sharing in both operating states, the transistors require low Roff / Ron ratios to achieve crosstalk freedom. In both operating conditions no cross-flow flows through the assembly, the column electrode 12 is not short-circuited to the ground electrode 11.

Entsprechend dem Adressierungsschema wird durch Abtasten der Zeilenelektroden 14 dns gesamte Bild in das LC-Display eingeschrieben. Die FlüssigkristallzeMe wird nur während der Zeilenzugriffszeit angesteuert, es stellt sich aber ein mittlerer Kontrast ein.According to the addressing scheme, by scanning the row electrodes 14, the entire image is written in the LC display. The liquid crystal cell is driven only during the line access time, but it has a medium contrast.

Claims (3)

1. Anordnung zur Ansteuerung eines LC-Matrixelementes, bestehend aus einem isolierendem Substrat mit1. Arrangement for driving an LC matrix element, consisting of an insulating substrate with — einem nichtlinearen Ansteuerelement,A nonlinear drive element, — einer Elektrode des Matrixelementes,An electrode of the matrix element, — einer Spaltenelektrode,A column electrode, — einer Zeilenelektrode und- a row electrode and — einer Masseelektrode, gekennzeichnet dadurch, daß das nichtlineare Ansteuereloment aus Lwei MOS-Transistoren mit jeweils einem Drain-, Source- und Kanalgebiet bestoht, wobei- A ground electrode, characterized in that the non-linear driving torque of Lwei MOS transistors, each with a drain, source and channel region, wherein — der erste Transistor eine p⁺-Source- und -Draindotierung sowie eine p~ Kanaldotierung besitzt, —*der zweite Ti ansistor eine n⁺-Source- und -Draindotierung sowie eine η "-Kanaldotierung besitzt,The first transistor has a p ⁺ source and drain doping and a p~ channel doping, the second Ti ansistor has an n ⁺ source and drain doping and an η "channel doping, — die Sourceelektrode des ersten Transistors mit der Spaltenelektrode verbunden ist,The source electrode of the first transistor is connected to the column electrode, — die Drainelektrode des ersten Transistor mit der Drainelektrode des zweiten Transistors und der Elektrode des Matrixelementes verbunden ist,The drain electrode of the first transistor is connected to the drain electrode of the second transistor and the electrode of the matrix element, — die Sourceelektrode des zweiten Transistors mit der Masseelektrode verbunden ist und- The source electrode of the second transistor is connected to the ground electrode and — die Gateelektrode des ersten Transistors gemeinsam mit der Gateelektrode des zweiten Transistors mit der Zeileneiektrode verbunden ist.- The gate electrode of the first transistor is connected together with the gate electrode of the second transistor to the row electrode. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das isolierende Substrat ein transparentes Substrat wie Quarzglas oder Glas ist.2. Arrangement according to claim 1, characterized in that the insulating substrate is a transparent substrate such as quartz glass or glass. 3. Anordnung nach Anspruch 1, dedurch gekennzeichnet, daß die Transistoren aus Polysilizium bestehen.3. Arrangement according to claim 1, dedurch in that the transistors are made of polysilicon.