DD236819A1 - CIRCUIT ARRANGEMENT FOR FUNCTIONAL CONTROL OF COMPUTER GROUPS - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Funktionskontrolle von Rechnerbaugruppen, die in Einzelrechnern oder Mehrrechnersystemen einsetzbar ist, insbesondere in der Prozesssteuerungstechnik mit hohen Sicherheits- und Zuverlaessigkeitsanforderungen. Ziel der erfindungsgemaessen Schaltungsanordnung ist es, eine Funktionskontrolle der in einem Einzelrechner oder in einem Mehrrechnersystem eingesetzten Baugruppen zu gewaehrleisten und darueber hinaus die Zuverlaessigkeit (Verfuegbarkeit) und Sicherheit bei der Informationsverarbeitung zu erhoehen. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Funktionskontrolle von Rechnerbaugruppen zu schaffen, die zusaetzliche und zeitaufwendige Umsetzungen von Rechnerbusdaten bei der Signaturbildung vermeidet als auch eine Entlastung der ZVE des Rechners bei der Signaturauswertung ermoeglicht. Erfindungsgemaess wird die Aufgabe durch eine Schaltungsanordnung geloest, die eine mit einer Buskoppeleinrichtung bidirektional verbundene Signatur- und Puffereinheit, welche mit einer vorzugsweise intelligenten Test- und Steuereinheit bidirektional gekoppelt ist, aufweist.The invention relates to a circuit arrangement for functional control of computer modules, which can be used in individual computers or multi-computer systems, in particular in process control technology with high security and reliability requirements. The aim of the inventive circuit arrangement is to ensure a functional control of the modules used in a single computer or in a multi-computer system and, moreover, to increase the reliability (availability) and security in the processing of information. The invention has for its object to provide a circuit arrangement for functional control of computer modules, which avoids additional and time-consuming implementations of computer bus data in the signature formation as well as a relief of the CPU of the computer in the signature evaluation allows. According to the invention, the object is achieved by a circuit arrangement which has a bidirectionally connected to a bus coupling device signature and buffer unit, which is bidirectionally coupled to a preferably intelligent test and control unit.

Description

Hierzu 3 Seiten ZeichnungenFor this 3 pages drawings

Anwendungsgebietfield of use

Die Erfindung betrifft eine Schaltungsanordnung zur Funktionskontrolle von Rechnerbaugruppen, die in Einzelrechnern oder Mehrrechnersystemen einsetzbar ist, insbesondere dort, wo hohe Zuverlässigkeits- und Sicherheitsanforderungen bei der Informationsverarbeitung bestehen, wie beispielsweise bei der Prozeßsteuerung in Kraftwerken, der Chemie und beim schienengebundenen Verkehr.The invention relates to a circuit arrangement for functional control of computer modules, which can be used in individual computers or multi-computer systems, especially where there are high reliability and security requirements in information processing, such as in process control in power plants, chemistry and rail-bound traffic.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Aus der DE-OS 3009355 ist ein redundantes Rechnersystem mit mindestens zwei parallel arbeitenden Rechnern bekannt, bei denen ein Software-Vergleich von Eingabe-, Ausgabedaten und Rechnerspeicherinhalten nach einer Datenkompression mittels rückgekoppelter Schieberegister erfolgt. Von der Eingabeeinheit werden die Daten zum zugeordneten Rechnerund zum zugeordneten Schieberegister geschaltet; in analoger Weise gelangen die Ausgabe- und Speicherdaten über die jeweilige Ausgabeeinheit zum zugeordneten Schieberegister. Der im Schieberegister verbleibende Datenrest wird den Rechnern des Systems zum Vergleich zugeführt. Nachteilig an dieser Lösung ist, daß die Daten zum Schieberegister in serieller Form vorliegen müssen. Außerdem ist nachteilig, daß nicht die Signale des Rechnerbusses direkt verglichen werden können und damit beispielsweise zum Speicherdatenvergleich in jedem Fall eine Ausgabeeinheit benötigt wird bzw. Verfälschungen zwischen Eingaberegister und Rechner nicht im Vergleich zu erfassen sind. Außerdem sind zum bzw. vom Rechner drei getrennte Datenwege-''fzubauen und de'dafür erforderliche Datenverkehr zu organisieren. Ein weiterer Nachteil besteht darin, daß alle Ein-Musgabeeinheiten mit einer Schnittstelle zum Schieberegister ausgerüstet werden müssen.From DE-OS 3009355 a redundant computer system with at least two parallel computers is known in which a software comparison of input, output data and computer memory contents after a data compression by means of feedback shift register is performed. From the input unit, the data is switched to the associated computer and to the associated shift register; in an analogous manner, the output and memory data reach the assigned shift register via the respective output unit. The remaining data in the shift register data is supplied to the computers of the system for comparison. A disadvantage of this solution is that the data to the shift register must be in serial form. Moreover, it is disadvantageous that the signals of the computer bus can not be directly compared, and thus, for example, an output unit is required for the storage data comparison or distortions between the input register and the computer can not be compared in comparison. In addition, three separate data paths to and from the computer are to be built and to organize the necessary data traffic. Another disadvantage is that all one-Musgabeeinheiten must be equipped with an interface to the shift register.

Weiterhin ist eine Lösung für ein Rechnermodul bekannt. Danach werden die von den Rechnern ausgegebenen Daten über rechnertypische E/A-Einheiten auf E/A-Busse gelegt und gelangen von dort über Empfangseinheiten in rückgekoppelte Schieberegister. Nach Beendigung der Informationsausgabe werden die in den Schieberegistern verbleibenden Datenreste von den Rechnern über die Ausgänge der rückgekoppelten Schieberegister, den Vergleichersammelleitungen und rechnertypischen E/A-Einheiten zum Vergleich eingelesen. Die dabei erzeugten Fehlerbytes können unter Nutzung der Vergleichersammelleitungen zwischen den Rechnern ausgetauscht werden. Der Vergleich von Zwischenergebnissen erfolgt ebenfalls durch Signaturvergleich. Diese Lösung gestattet jedoch keine Ankopplung von Einheiten zur Datenkompression an den Rechnerbus. Das hat konstruktive Nachteile bei der Anordnung in einem Gefäßsystem und erfordert die Umsetzung von Rechnerbusdaten zur Übertragung auf speziellen Verbindungsleitungen zu den rückgekoppelten Schieberegistern. Gleichzeitig tritt dadurch eine Zeitverzögerung der Datenbereitstellung zur Signaturbildung ein. Weiterhin wird durch den Signaturvergleich die ZVE des bzw. der Rechner ständig belastet.Furthermore, a solution for a computer module is known. After that, the data output by the computers are transferred to I / O buses via computer-typical I / O units and from there via receiving units in feedback shift registers. Upon completion of the information output, the remaining data in the shift registers is read by the computers for comparison via the outputs of the feedback shift registers, the comparator buses and the I / O units typical of the computer. The generated error bytes can be exchanged between the computers using the comparator buses. The comparison of intermediate results is also done by signature comparison. However, this solution does not allow coupling of units for data compression to the computer bus. This has constructive disadvantages in the arrangement in a vascular system and requires the implementation of computer bus data for transmission on special connection lines to the feedback shift registers. At the same time, this results in a time delay of the data provision for signature formation. Furthermore, the ZVE of the or the computer is constantly charged by the signature comparison.

-2- 757 92-2- 757 92

Eine weitere bekannte Lösung betrifft eine Schaltungsanordnung für eine Rechnereinheit, insbesondere eine „m von n"-Recheneinheit mit außerhalb des Informationsflusses angeordneten rückgekoppelten Schieberegistern. Hierbei erfolgt die Datenreduktion wie bereits oben beschrieben, jedoch wird nunmehr der Signaturenvergleich der Einzelrechner in speziellen von Freigabemodulen gesteuerten „2 von З''-Vergleichern durchgeführt. Das jeweilige Vergleichsergebnis wird in Form eines Fehlerbytes über entsprechende E/A-Einheiten den jeweiligen Rechnern zur weiteren Verarbeitung zugeführt. Nachteilig an dieser wie auch an der obengenannten Lösung für ein Rechnermodul ist die Tatsache, daß die hardwaremäßige Ausbildung der Einheit zur Datenkompression ebenfalls abhängig von der Art der Datenübertragung ist und somit u.a. einen technischen Mehraufwand zur Folge hat.A further known solution relates to a circuit arrangement for a computer unit, in particular a "m of n" computer unit with feedback shift registers arranged outside the information flow, whereby the data reduction takes place as already described above, but now the signature comparison of the individual computer is controlled in special release modules controlled by release modules. The comparison result is supplied in the form of an error byte via respective I / O units to the respective computers for further processing.The disadvantage of this as well as the above-mentioned solution for a computer module is the fact that the Hardware-based training of the unit for data compression is also dependent on the type of data transmission and thus, inter alia, has a technical overhead.

Ziel der ErfindungObject of the invention

Ziel der erfindungsgemäßen Schaltungsanordnung ist es, eine Funktionskontrolle der in einem Einzelrechner bzw. in einem Mehrrechnersystem eingesetzten Baugruppen zu gewährleisten und darüber hinaus die Zuverlässigkeit (Verfügbarkeit) sowie Sicherheit bei der Informationsverarbeitung zu erhöhen.The aim of the circuit arrangement according to the invention is to ensure a functional control of the modules used in a single computer or in a multi-computer system and, moreover, to increase the reliability (availability) and security in the information processing.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Funktionskontrolle von Rechnerbaugruppen zu schaffen, die zusätzliche und zeitaufwendige Umsetzungen von Rechnerbusdaten bei der Signaturbildung vermeidet und eine Entlastung der ZVE des Rechners bei der Signaturauswertung ermöglicht.The invention has for its object to provide a circuit arrangement for functional control of computer modules, which avoids additional and time-consuming implementations of computer bus data in the signature formation and allows relief of the CPU of the computer in the signature evaluation.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine bidirektional mit dem Rechnerbus verbundene Buskoppeleinheit über eine bidirektionale Sammelleitung mit einem ersten Anschluß einer parallel einlaufende Daten verarbeitenden Signatur- und Puffereinheit verbunden ist. Der zweite Anschluß der Signatur- und Puffereinheit, an welchem die gebildeten Signaturen anliegen, ist bidirektional mit einem Anschluß einer Test- und Steuereinheit gekoppelt, die gleichzeitig über bidirektionale Test- und Ein-/Ausgabekanäle verfügt. In einer weiteren Ausführung der Erfindung besteht die Signatur- und Puffereinheit aus parallel angeordneten Signatureinheiten, deren Anschlüsse mit der bidirektionalen Sammelleitung gekoppelt sind, bzw. aus einer Signatureinheit mit nachgeschalteten parallel angeordneten Puffern. Eine weitere erfindungsgemäße Ausgestaltung besteht darin, daß die Test- und Steuereinheit eine Testkoppeleinheit, eine vorzugsweise intelligente Steuereinheit sowie eine daran bidirektional angeschlossene Ein-/Ausgabeeinheit aufweist. Eine vorteilhafte Strukturierung der Schaltungsanordnung zur Funktionskontrolle ergibt sich insbesondere dann, wenn die mit dem Rechnerbus bidirektional verbundene Buskoppeleinheit über die bidirektionale Sammelleitung, welche Adreß-, Steuer- und Datenleitungen aufweist, mit den jeweiligen ersten Anschlüssen der parallel angeordneten Signatureinheiten gekoppelt ist und die jeweils zweiten Anschlüsse der Signatureinheiten, an denen die Signaturen anliegen, über die Sammelleitung sowohl mit der Testkoppeleinheit als auch mit der vorzugsweise intelligenten Steuereinheit, die bidirektional mit der EinVAusgabekoppeleinheit in Verbindung steht, zusammengeschlossen sind.According to the invention the object is achieved in that a bidirectional connected to the computer bus bus coupling unit is connected via a bidirectional bus to a first terminal of a parallel incoming data processing signature and buffer unit. The second terminal of the signature and buffer unit, on which the signatures formed are applied, is bidirectionally coupled to a terminal of a test and control unit which simultaneously has bidirectional test and input / output channels. In a further embodiment of the invention, the signature and buffer unit consists of parallel arranged signature units, whose terminals are coupled to the bidirectional bus, or from a signature unit with downstream parallel buffers. Another embodiment of the invention is that the test and control unit has a test coupling unit, a preferably intelligent control unit and a bidirectionally connected input / output unit. An advantageous structuring of the circuit arrangement for functional control results, in particular, when the bus coupling unit bidirectionally connected to the computer bus via the bidirectional bus, which address, control and data lines is coupled to the respective first terminals of the parallel arranged signature units and the second respectively Connections of the signature units, which abut the signatures, are connected via the bus with both the test coupling unit and with the preferably intelligent control unit, which is bidirectionally connected to the EinVAusgabekoppeleinheit combined.

Diese Struktur erlaubt, insbesondere durch den Einsatz mehrerer Signatureinheiten oder einer Signatureinheit mit mehreren Puffern, in Verbindung mit einer intelligenten Steuereinheit, die Signaturbildung von mehreren Datenblöcken ohne Zeitverzögerung, wodurch die ZVE des Einzelrechners von der Auswertung entlastet wird und andere Aufgaben ausführen kann. Darüber hinaus kann die erfindungsgemäße Schaltung auch zur Kommunikation mit anderen Rechnern bzw. zur Realisierung der Modul-internen-Kopplung in einem „m" von „η''-Rechnermodul genutzt werden, sofern die Steuereinheit um eine Ein-/ Ausgabekoppeleinheit erweitert wird.This structure allows, in particular by the use of multiple signature units or a signature unit with multiple buffers, in conjunction with an intelligent control unit, the signature formation of multiple data blocks without time delay, whereby the ZVE of the individual computer is relieved of the evaluation and can perform other tasks. In addition, the circuit according to the invention can also be used for communication with other computers or for implementing the module-internal coupling in an "m" of "η" computer module, if the control unit is extended by an input / output coupling unit.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The invention will be explained in more detail below using an exemplary embodiment. In the accompanying drawings show:

Fig. 1: Schaltungsanordnung zur Funktionskontrolle von RechnerbaugruppenFig. 1: circuit arrangement for the functional control of computer modules

Fig. 2: Aufbau der Signatur- und Puffereinheit nach Fig. 12: Structure of the signature and buffer unit according to FIG. 1

Fig. 3: Weitere Ausführungsform der Signatur- und Puffereinheit3 shows another embodiment of the signature and buffer unit

Fig.4: Aufbau der Test- und Steuereinheit nach Fig. 14 shows the construction of the test and control unit according to FIG. 1

Fig. 5: Vorteilhafte Ausführung der Schaltungsanordnung nach Fig. 15 shows an advantageous embodiment of the circuit arrangement according to FIG. 1

Fig. 1 zeigt die erfindungsgemäße Schaltungsanordnung zur Funktionskontrolle von typischen Funktionseinheiten eines Rechners, wie z. B. der RAM-, ROM/PROM-, E/A-Einheit usw. Die Funktionskontrolle derartiger Einheiten wird dabei durch die gewählte Struktur der Schaltungsanordnung in Verbindung mit dem Einzelrechner realisiert. Die Schaltungsanordnung enthält im wesentlichen eine Buskoppeleinheit, eine ihr nachgeschaltete Signatur- und Puffereinheit sowie eine mit dieser verbundene Test-und Steuereinheit.Fig. 1 shows the circuit arrangement according to the invention for the functional control of typical functional units of a computer, such. As the RAM, ROM / PROM, I / O unit, etc. The function control of such units is realized by the selected structure of the circuit arrangement in connection with the individual computer. The circuit arrangement essentially comprises a bus coupling unit, a downstream signature and buffer unit and a test and control unit connected thereto.

Die Wirkungsweise der Schaltungsanordnung ist folgende:The operation of the circuit arrangement is the following:

Die Kontrolle der Funktionstüchtigkeit von Rechnerbaugruppen erfolgt durch eine Signaturbildung und anschließender Auswertung der Signaturen. Zum Zweck der Signaturbildung werden entsprechende Datenblöcke oder Worte von einem hier nicht dargestellten Rechner über die mit dem Rechnerbus RB verbundene Buskoppeleinheit 1 in die Signatur- und Puffereinheit 2 eingetragen. Die Buskoppeleinheit 1 gewährleistet dabei den erforderlichen elektrischen und logischen Anschluß an den Rech nerbus RB. Vor Übernahme der über die Buskoppeleinheit 1 in die Signatur-und Puffereinheit 1 parallel einlaufenden Daten wird durch entsprechende Steuersignale über die bidirektionale Sammelleitung SL die Signatur- und Puffereinheit 2 in einen definierten Anfangszustand versetzt. Nach erfolgter Datenausgabe liegt in der Signatur- und Puffereinheit 2 eine den parallelen Datenstrom kennzeichnende Signatur vor. Danach erfolgt die Übernahme der gebildeten Signatur über einen bidirektionalen Bus in die vorher durch ein Rechnersignal aktivierte Test- und Steuereinheit 3. Die Auswertung der Signatur kann nunmehr durch die ZVE des Einzelrechners bzw. durch die vorzugsweise intelligente Test- und Steuereinheit 3 selbst vorgenommen werden. Sofern der Vergleich der Soll- und Istsignaturen durch die ZVE des Rechners erfolgt, gewährleistet die Test- und Steuereinheit 3 in Verbindung mit der ZVE nur die Rücklesbarkeit der Signatur(en). In diesem Fall können die bidirektionalen E/A-Kanäle E/A-K1 ...E/A-Ks entfallen. Erfolgt hingegen die Auswertung in der Test- und Steuereinheit 3, werden die Auswerteergebnisse in Form eines Fehlerbytes dem Rechner über die Signatur- und Puffereinheit 2, die Sammelleitung SL sowie die Buskoppeleinheit 1 zur weiteren Verarbeitung bereitgestellt. Die Übergabe des Fehlerbytes kann interruptgesteuert oder durch Polling realisiert werden. Auch bei dieser Betriebsart können die E/A-Kanäle der Test- und Steuereinheit 3 entfallen.The control of the functionality of computer modules takes place by a signature formation and subsequent evaluation of the signatures. For the purpose of signature formation, corresponding data blocks or words are entered into the signature and buffer unit 2 by a computer, not shown here, via the bus coupling unit 1 connected to the computer bus RB. The bus coupling unit 1 ensures the required electrical and logical connection to the computer RB RBC. Before the acquisition via the bus coupling unit 1 in the signature and buffer unit 1 in parallel incoming data is offset by appropriate control signals via the bidirectional bus SL, the signature and buffer unit 2 in a defined initial state. After the data has been output, a signature characterizing the parallel data stream is present in the signature and buffer unit 2. Thereafter, the acquisition of the signature formed via a bidirectional bus in the previously activated by a computer signal test and control unit 3. The evaluation of the signature can now be made by the ZVE of the individual computer or by the preferably intelligent test and control unit 3 itself. If the comparison of the nominal and actual signatures by the CPU of the computer, the test and control unit 3 ensures in connection with the ZVE only the readability of the signature (s). In this case, the bidirectional I / O channels I / O-K1 ... I / O-Ks can be omitted. If, on the other hand, the evaluation is carried out in the test and control unit 3, the evaluation results in the form of an error byte are made available to the computer via the signature and buffer unit 2, the bus line SL and the bus coupling unit 1 for further processing. The transfer of the error byte can be interrupt-controlled or realized by polling. Also in this mode, the I / O channels of the test and control unit 3 can be omitted.

DieFiguren 2 und 3 zeigen zwei Ausführungsvarianten der Signatur- und Puffereinheit 2. Die Signatur- und Puffereinheit 2 besteht demnach entweder aus jeweils parallel angeordneten Signatureinheiten 2.1 ...2.K (siehe Fig. 2), deren Anschlüsse mit der bidirektionalen Sammelleitung SL gekoppelt sind, oder aus einer Signatureinheit 2.1, der parallel angeordnete Puffer PU1 ...PUk (siehe Fig.3) unidirektional nachgeschaltet sind. Durch die Bereitstellung mehrerer solcher Signatureinheiten 2.1 bzw. einer Signatureinheit 2.1 mit mehreren Puffern besteht die Möglichkeit der autarken Nutzung der jeweiligen Signatureinheiten und Puffer, das heißt, während der Steuereinheit 3 mit einer der Signatureinheiten 2.i über die Sammelleitung SL arbeitet, stehen die restlichen Signatureinheiten des ZVE des Einzelrechners für die Signaturbildung zur Verfügung. Die damit verbundene Zeiteinsparung bei der Signaturbildung und Auswertung läßt sich ebenfalls erzielen, wen η nur eine Signatureinheit 2.1 und к nachgeschaltete Puffer PU1;...; PUk installiert werden (siehe Fig.3). Der Aufbau derTest-undSteuereinheit3istinder Figur 4 dargestellt.FIGS. 2 and 3 show two variants of the signature and buffer unit 2. The signature and buffer unit 2 therefore consists either of respectively parallel signature units 2.1... 2.K (see FIG. 2) whose terminals are coupled to the bidirectional bus SL are, or from a signature unit 2.1, the parallel arranged buffer PU1 ... PUk (see Figure 3) are unidirectional downstream. By providing a plurality of such signature units 2.1 or a signature unit 2.1 with a plurality of buffers, there is the possibility of self-sufficient use of the respective signature units and buffers, that is, while the control unit 3 is working with one of the signature units 2.i via the manifold SL, the rest are available Signature units of the ZVE of the single computer are available for the signature formation. The associated time savings in the signature formation and evaluation can also be achieved, if η only one signature unit 2.1 and к downstream buffer PU1; ...; PUk be installed (see Figure 3). The construction of the test and control unit 3 is shown in FIG.

Wesentliche Bestandteile dieser Baugruppe sind die vorzugsweise intelligente Steuereinheit 3.2, die Testkoppeleinheit 3.1 sowie die Ein-/Ausgabekoppeleinheit 3.3. Die Testkoppeleinheit 3.1 ist bidirektional mit der Steuereinheit 3.2 verbunden. Über einen weiteren bidirektionalen Anschluß steht die Steuereinheit 3.2 mit der Ein-/Ausgabekoppeleinheit 3.3 in Verbindung. Wie bereits erläutert, gewährleistet die Steuereinheit 3.2 in Verbindung mit der ZVE des Einzelrechners sowohl die Rücklesbarkeit der Signaturen als auch die Signaturauswertung. Die Übernahme der in den Signatureinheiten 2.1; ...2.к gebildeten oder der in den jeweiligen Puffern PU1;...; PUk abgelegten Signaturen in die Steuereinheit 3.2 wird durch die ZVE des Einzelrechners veranlaßt. Dafür wird die Adresse der jeweiligen Signatureinheit 2.1;...; 2.к über die Buskoppeleinheit 1 und Sammelleitung SL der Steuereinheit 3.2 mit übergeben. Für den Fall des Selbsttests von Komponenten der erfindungsgemäßen Schaltungsanordnung, unter Verantwortung der intelligenten Steuereinheit 3.2, geschieht das Lesen und Auswerten der Signaturen unabhängig von der ZVE des Einzel rechners. Die Testkoppeleinheit 3.1 (siehe Fig. 4 und 5) ist für den Fall erforderlich, wenn im Einzelrechner E/A-Baugruppen vorhanden sind, deren Funktionstüchtigkeit durch den Vergleich der Soll- und Istsignatur überprüft werden soll. Zu diesem Zweck sind die bidirektionalen Testkanäle T-kj mit den Pheripherieausgängen hier nicht dargestellter E/A-Einheiten zu ко; pein. Zur Überprüfung der Eingaberichtung der E/A-Einheit können über die Sammelleitung SL, die Testkoppeleinheit 3.1 und dem Testkanal T-ki Daten an die E/A-Einheit gelegt und anschließend die Ist-Signatur im Rechner bzw. in der Signatureinheit 2.1 gebildet und mit der Soll-Signatur verglichen werden. Weiterhin kann über die Testkoppeleinheit 3.1 in Verbindung mit der ZVE des Rechners und einer angewählten Signatureinheit 2.i die Signaturbildung aller Informationen veranlaßt werden, die über die nicht dargestellte konventionelle E/A-Einheit ein- oder ausgegeben werden. In analoger Weise kann vom Rechner über die E/A-Einheit eine Testfolge ausgegeben und über die Testkoppeleinheit 3.1 in Verbindung mit der Steuereinheit 3.2 eine Signaturbildung und -auswertung veranlaßt werden (siehe Fig.4 und 5).Essential components of this module are the preferably intelligent control unit 3.2, the test coupling unit 3.1 and the input / output coupling unit 3.3. The test coupling unit 3.1 is connected bidirectionally to the control unit 3.2. Via a further bidirectional connection, the control unit 3.2 communicates with the input / output coupling unit 3.3. As already explained, the control unit 3.2 in conjunction with the ZVE of the individual computer ensures both the readability of the signatures and the signature evaluation. The acquisition of the in the signature units 2.1; ... 2.k formed or in the respective buffers PU1; ...; PUk stored signatures in the control unit 3.2 is caused by the ZVE of the individual computer. For this, the address of the respective signature unit 2.1; ...; 2.k on the bus coupling unit 1 and manifold SL of the control unit 3.2 passed. In the case of the self-test of components of the circuit arrangement according to the invention, under the responsibility of the intelligent control unit 3.2, the reading and evaluation of the signatures is done independently of the ZVE of the individual computer. The test coupling unit 3.1 (see FIGS. 4 and 5) is necessary for the case when I / O modules are present in the individual computer whose functionality is to be checked by comparing the setpoint and actual signatures. For this purpose, the bidirectional test channels T-kj with the peripheral outputs of I / O units not shown here are ко; anguish. To check the input direction of the I / O unit can be placed on the I / O unit via the bus line SL, the test coupling unit 3.1 and the test channel T-ki and then the actual signature in the computer or in the signature unit 2.1 formed and be compared with the target signature. Furthermore, it is possible via the test coupling unit 3.1 in conjunction with the CPU of the computer and a selected signature unit 2.i to initiate the signature formation of all information which is input or output via the conventional I / O unit (not shown). In an analogous manner, a test sequence can be output by the computer via the I / O unit and a signature formation and evaluation can be initiated via the test coupling unit 3.1 in conjunction with the control unit 3.2 (see FIGS. 4 and 5).

Durch die Erweiterung der Steuereinheit 3.2 um die Ein-/Ausgabekoppeleinheit 3.3, die bidirektional mit der Steuereinheit 3.2 zusammengeschaltet ist und über bidirektionale EinVAusgabekanäle E/A-K1,..., E/A-Ks verfügt, kann die Steuereinheit 3.2 neben der Signaturauswertung innerhalb des Einzelrechners vorteilhaft auch zur Kommunikation mit anderen hier ebenfalls nicht dargestellten Recheneinheiten genutzt werden (Fig. 5). Gleichzeitig besteht die Möglichkeit des Aufbaues einer Modulinternen-Kopplung in einem „m und η''-Rechenmodul, sofern jeder Rechner in diesem Modul mit der erfindungsgemäßen Schaltungsanordnung ausgerüstet ist.By the extension of the control unit 3.2 to the input / output coupling unit 3.3, which is bidirectionally interconnected with the control unit 3.2 and bidirectional IVAusgabean channels I / O K1, ..., I / O Ks has, the control unit 3.2 in addition to the signature evaluation within the individual computer advantageously also be used for communication with other computing units also not shown here (FIG. 5). At the same time there is the possibility of building a module internal coupling in a 'm and η' '- calculation module, provided that each computer is equipped in this module with the circuit arrangement according to the invention.

Claims (6)

Erfindungsanspruch:Invention claim: 1. Schaltungsanordnung zur Funktionskontrolle von Rechnerbaugruppen mittels Datenkompression und anschließendem Vergleich der gebildeten Signatur mit einer vorgegebenen Signatur im Rechner bzw. hardwaremäßiger Auswertung der Signaturen in einem Vergleicher außerhalb der Recheneinheit, dadurch gekennzeichnet, daß eine bidirektional mit dem Rechnerbus (RB) verbundene Buskoppeleinheit (1) über eine bidirektionale Sammelleitung (SL) mit einem Anschluß (A2.1) einer Signatur- und Puffereinheit (2) verbunden ist, sowie ein zweiter bidirektionaler Anschluß (A2.2) der Signatur- und Puffereinheit (2) an einem Anschluß (A3.1) einer Test- und Steuereinheit (3) angeschlossen ist.1. Circuitry for functional control of computer modules by means of data compression and subsequent comparison of the signature formed with a given signature in the computer or hardware evaluation of the signatures in a comparator outside the arithmetic unit, characterized in that a bidirectionally connected to the computer bus (RB) bus coupling unit (1 ) is connected via a bidirectional bus (SL) to a terminal (A2.1) of a signature and buffer unit (2), and a second bidirectional terminal (A2.2) of the signature and buffer unit (2) to a terminal (A3 .1) a test and control unit (3) is connected. 2. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß die Signatur- und Puffereinheit (2) aus parallel angeordneten Signatureinheiten (2.1;...; 2.k) besteht, die von parallel einlaufenden Daten Signaturen bilden, deren Eingänge (A2.1.1;...; A2.k.1) jeweils unidirektional mit dem bidirektionalen Anschluß (A2.1) verbunden sind und die Anschlüsse (A2.1.2;...; A2.k.2) der Signatureinheiten (2.1;...; 2.k) jeweils unidirektional mit dem bidirektionalen Anschluß (A2.2) sowie die Anschlüsse (A2.1) und (A2.2) direkt über die bidirektionale Sammelleitung (SL) zusammengeschaltet sind.2. Circuit arrangement according to item 1, characterized in that the signature and buffer unit (2) consists of parallel arranged signature units (2.1; ...; 2.k), which form of parallel incoming data signatures whose inputs (A2.1.1 ; ...; A2.k.1) are each unidirectionally connected to the bidirectional terminal (A2.1) and the terminals (A2.1.2; ...; A2.k.2) of the signature units (2.1; 2.k) each unidirectionally with the bidirectional terminal (A2.2) and the terminals (A2.1) and (A2.2) are interconnected directly via the bidirectional bus (SL). 3. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß die Signatur-und Puffereinheit (2) aus einer Signatureinheit (2.1) und parallel angeordneten Puffern (PU1;...; PUk) besteht, wobei der erste Anschluß (A2.1)der Signatureinheit (2.1) über die Sammelleitung (SL) bidirektional mit dem Anschluß (A2.2) verbunden ist, der zweite Anschluß der Signatureinheit (2.1) unidirektional mit jeweils ersten Anschlüssen der Puffer (PU 1;...; PUk) gekoppelt ist, deren zweite Anschlüsse jeweils bidirektional mit dem Anschluß (A2.2) zusammengeschaltet sind.3. Circuit arrangement according to item 1, characterized in that the signature and buffer unit (2) consists of a signature unit (2.1) and parallel buffers (PU1; ...; PUk), wherein the first terminal (A2.1) of the Signature unit (2.1) via the bus (SL) is bidirectionally connected to the terminal (A2.2), the second terminal of the signature unit (2.1) is unidirectionally coupled to respective first terminals of the buffer (PU 1; ...; PUk), whose second terminals are each connected bidirectionally to the terminal (A2.2). 4. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß die Test- und Steuereinheit (3) eine Testkoppeleinheit (3.1), eine Steuereinheit (3.2) sowie eine Ein-/Ausgabekoppeleinheit (3.3) aufweist, daß weiterhin ein Anschluß (A3.1.1) der Testkoppeleinheit (3.1), welche bidirektionale Testkanäle (T-k1;...; T-kr) besitzt, bidirektional sowohl mit Anschluß (A3.1) als auch Anschluß (A3.2.1) der Steuereinheit (3.2) verbunden ist und die Steuereinheit (3.2) über einen weiteren Anschluß (A3.2.2) bidirektional mit der Ein-/Ausgabekoppeleinheit (3.3), die überEin-/Ausgabekanäle (E/A-K1;...; E/A-Ks) verfügt, zusammengeschaltet ist.4. Circuit arrangement according to item 1, characterized in that the test and control unit (3) has a test coupling unit (3.1), a control unit (3.2) and an input / output coupling unit (3.3), that further comprises a connection (A3.1.1) the test coupling unit (3.1), which bidirectional test channels (T-k1; ...; T-kr) has bidirectionally connected both to terminal (A3.1) and terminal (A3.2.1) of the control unit (3.2) and the Control unit (3.2) via a further connection (A3.2.2) bidirectionally with the input / output coupling unit (3.3), which has input / output channels (I / O-K1, ..., I / O-Ks) is interconnected , 5. Schaltungsanordnung nach Punkt 1, 2 und 4, dadurch gekennzeichnet, daß die mit dem Rechnerbus (RB) bidirektional verbundene Buskoppeleinheit (1) unidirektional über die Sammelleitung (SL) mit den Anschlüssen (A2.1.1;...; A2.k.1) der parallel angeordneten Signatureinheiten (2.1;...; 2.k) verbunden ist, und weiterhin die Anschlüsse (A2.1.2; ...; A2.k.2) der Signatureinheiten (2.1;...; 2.k) jeweils unidirektional mit der bidirektionalen Sammelleitung (SL) und mit dem Anschluß (A3.1.1) der Testkoppeleinheit (3.1) sowie dem Anschluß (A3.2.1) der mit der Ein-/Ausgabekoppeleinheit (3.3) bidirektional angeschlossenen Steuereinheit (3.2) zusammengeschaltet sind.5. Circuit arrangement according to item 1, 2 and 4, characterized in that the bidirectionally connected to the computer bus (RB) Buskoppeleinheit (1) unidirectional via the bus (SL) with the terminals (A2.1.1; ...; A2.k .1) of the parallel arranged signature units (2.1; ...; 2.k), and furthermore the connections (A2.1.2; ...; A2.k.2) of the signature units (2.1; ...; 2 .k) in each case unidirectionally with the bidirectional bus (SL) and with the connection (A3.1.1) of the test coupling unit (3.1) and the connection (A3.2.1) of the control unit (3.2) bidirectionally connected to the input / output coupling unit (3.3) are interconnected. 6. Schaltungsanordnung nach Punkt 1, 4 und 5, dadurch gekennzeichnet, daß die Steuereinheit (3.2) eine intelligente Steuereinheit ist.6. Circuit arrangement according to item 1, 4 and 5, characterized in that the control unit (3.2) is an intelligent control unit.