CZ297910B6 - Napetový spínací obvod - Google Patents
Napetový spínací obvod Download PDFInfo
- Publication number
- CZ297910B6 CZ297910B6 CZ0386097A CZ386097A CZ297910B6 CZ 297910 B6 CZ297910 B6 CZ 297910B6 CZ 0386097 A CZ0386097 A CZ 0386097A CZ 386097 A CZ386097 A CZ 386097A CZ 297910 B6 CZ297910 B6 CZ 297910B6
- Authority
- CZ
- Czechia
- Prior art keywords
- voltage
- circuit
- transistor
- gate
- node
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
Napetový spínací obvod obsahuje spínací obvod /56d/ pro volitelné pripojování prvního napetí /35/ na výstup /57/ spínacího obvodu /56d/. První napetí/35/ má hodnotu podstatne mensí nez nula voltu. Ke spínacímu obvodu /56d/ je pripojen rídicí obvod /51/, který rídí spínací obvod /56d/ tak, aby pripojoval první napetí /35/ na výstup /57/ vygenerováním druhého napetí /V.sub.SW.n./, jehoz hodnota jemensí nez je hodnota prvního napetí /35/, ze tretího napetí /V.sub.POS.n./, jehoz hodnota je podstatne vetsí nez nula voltu.
Description
Oblast techniky
Představovaný vynález se týká oblasti integrovaných obvodů. Přesněji se tento vynález týká napěťového spínacího obvodu, který připojuje záporné napětí k trvalé paměti, čímž umožňuje záporné hradlové vymazání trvalé paměti.
Dosavadní stav techniky
Dosavadní vymazatelné a elektricky programovatelné flash paměti typu read-only („flash EPROM“) používají typicky paměťové buňky, které obsahují elektricky izolovaná hradla (tj. plovoucí hradla). Informace je paměťových buňkách uložena ve formě náboje na plovoucích hradlech. Obr. 1 představuje strukturu jedné takovéto paměťové buňky 10. Paměťová buňka 10 obsahuje odčerpanou oblast 13 a zdrojovou oblast 14 na substrátu 15. Zdrojová oblast 14 a odčerpaná oblast 13 jsou asymetricky dotované arzénovým votantem a zdrojová oblast 14 je dále dotovaná fosforovým votantem. Polysilikonové plovoucí hradlo 12 je obecně umístěno nad a mezi těmito oblastmi a je izolováno od těchto oblastí izolační vrstvou 16. Plovoucí hradlo je po zkompletování zcela obklopeno izolačními vrstvami a tím elektricky „plave“. Druhé hradlo (tj. řídicí hradlo) lije umístěno nad plovoucím hradlem 12, které je vyrobeno ze druhé vrstvy polysilikonu. Druhá izolační vrstva 17 odděluje plovoucí hradlo 12 od řídicího hradla 1_L
Jak je možno vidět z obr. 2A, paměťová buňka 10 je programována (tj. negativním nabíjením plovoucího hradla) připojením hradlového programovacího napětí o hodnotě přibližně +12 voltů na řídicí hradlo 11, odčerpávacího programovacího napětí o hodnotě přibližně +7 voltů k odčerpané oblasti 13 a připojením zdrojové oblasti 14 k zemi. Za těchto podmínek dochází ke kanálovému elektronovému vstřiku oxidovou vrstvou 16. Elektrony usazené na plovoucím hradle 12 paměťové buňky 10 vyvolají zvýšení prahového napětí paměťové buňky 10. Paměťová buňka 10 je nyní programována tak, aby měla programované prahové napětí VTp.
Pro vymazání buňky 10 odčerpaná oblast 13 „plave“, řídicí hradlo 11 je uzemněno a na zdrojovou oblast 14 je přivedeno vymazávací napětí o hodnotě přibližně +12 V, jak je vidět na obr. 2B. Za těchto podmínek je náboj tunelovým efektem přemístěn od plovoucího hradla do zdrojové oblasti 14. Tím jsou odstraněny elektrony usazené na plovoucím hradle 12 paměťové buňky 10, což způsobí pokles prahového napětí paměťové buňky 10. Paměťová buňka je nyní vymazána tak, že má vymazané prahové napětí VTePro čtení obsahu buňky 10 je na řídicí hradlo 11 přivedeno napětí menší než napětí, které by způsobilo přenos náboje na plovoucí hradlo 12 (tj. 5 voltů) a na odčerpanou oblast 13 je přivedeno další napětí (tj. 1 volt). Přitom je snímán proud procházející zařízením, který určuje, zda plovoucí hradlo 12 je nebo není negativně nabito.
Rychlost vymazání paměťové buňky 10 je závislá na vymazávací schopnosti paměťové buňky 10 a na vymazávacím napětí přivedeném na zdrojovou oblast paměťové buňky 10. Typicky, čím větší vymazávací napětí je přivedeno na zdrojovou oblast paměťové buňky 10, tím rychleji je paměťová buňka 10 vymazána. Jednou z nevýhod dosavadního stavu techniky je to, že když vymazávací napětí přivedené na zdrojovou oblast paměťové buňky 10 přesáhne určitý napěťový práh (tj. 12 voltů), přechod mezi zdrojovou oblastí a hradlem paměťové buňky 10 se dostane do průrazné oblasti, ve které jsou v plovoucím hradle 12 paměťové buňky 10 generovány „horké otvory“. Toto vede ke snížení životnosti paměťové buňky. Z tohoto důvodu vymazávací napětí typicky vynucuje omezení zvýšení vymazávací rychlosti paměťové buňky JO. Dále, je-li přechod mezi zdrojovou oblastí a hradlem paměťové buňky 10 v průrazném stavu, vymazávací rychlost paměťové buňky 10 se nezvyšuje se zvyšováním vymazávacího napětí.
-1 CZ 297910 B6
Podstata vynálezu
Jednou z vlastností představovaného vynálezu je poskytnutí napěťového spínacího obvodu pro připojení záporných napětí (tj. menších než nula voltů) k integrovanému obvodu.
Další vlastností představovaného vynálezu je umožnění záporného hradlového vymazání paměťových buněk trvalé paměti.
Další vlastností představovaného vynálezu je poskytnutí záporného napěťového spínacího obvodu, který minimalizuje spotřebu energie.
Další vlastností představovaného vynálezu je poskytnutí záporného napěťového spínacího obvodu, který generuje záporné napětí z kladného napětí (tj. z napětí většího než nula voltů).
Je popsán napěťový spínací obvod, který obsahuje spínací obvod pro volitelné připojení prvního napětí na výstup spínacího obvodu. První napětí má hodnotu podstatně menší než nula voltů. Ke spínacímu obvodu je připojen řídicí obvod tak, aby řídil připojování prvního napětí spínacího obvodu kjeho výstupu vygenerováním druhého napětí, které má hodnotu menší než je hodnota prvního napětí, ze třetího napětí, jehož hodnota je podstatně větší než nula voltů.
Řídicí obvod výše popsaného napěťového spínacího obvodu obsahuje v jednom provedení kondenzátor, který má svůj první vývod a druhý vývod připojený k hradlu spínacího tranzistoru spínacího obvodu přes uzlový bod. K prvnímu vývodu kondenzátoru je připojen nabíjecí obvod pro připojení kondenzátoru ke třetímu napětí a pro připojení prvního vývodu kondenzátoru k zemi poté, co je kondenzátor nabit na hodnotu třetího napětí. Připojovací obvod je určen k připojení uzlového bodu k zemi poté, co nabíjecí obvod nabije kondenzátor na třetí napětí a pro odpojení uzlového bodu od země poté, co nabíjecí obvod připojí první vývod kondenzátoru k zemi, takže je vygenerováno druhé napětí a aplikováno na spínací obvod.
Řídicí obvod výše zmíněného napěťového spínacího obvodu obsahuje v dalším provedení první kondenzátor mající první a druhý vývod a druhý kondenzátor mající první a druhý vývod. K oběma prvním vývodům prvního a druhého kondenzátoru je připojen první logický obvod pro střídavé připojování prvního vývodu prvního a druhého kondenzátoru (1) ke třetímu napětí a (2) k zemi. K oběma druhým vývodům prvního a druhého kondenzátoru je připojen druhý logický obvod a spínací obvod pro střídavé připojování druhého vývodu prvního a druhého kondenzátoru ke spínacímu obvodu tak, aby bylo vygenerováno druhé napětí aplikováno na spínací obvod. Když druhý logický obvod připojí druhý vývod prvního kondenzátoru ke spínacímu obvodu a druhý vývod druhého kondenzátoru kzemi a první vývod druhého kondenzátoru ke třetímu napětí.
Přehled obrázků na výkresech
Vynález bude dále popsán s odkazem na připojené výkresy, na nichž představuje obr. 1 flash EPROM buňku s plovoucím hradlem podle dosavadního stavu techniky, obr. 2A a obr. 2B představují dosavadní stav techniky programování a vymazávání flash EPROM buňky s plovoucím hradlem podle obr. 1, obr. 3 ukazuje uspořádání vymazávání flash EPROM buňky s plovoucím hradlem záporným hradlovým napětím, obr. 4 ukazuje flash EPROM obsahující ovladače slovních řádků (wordline driver), které aplikují záporné hradlové napětí na hradla paměťových buněk v reakci na Vsw záporným napěťový signál během vymazávání flash EPROM, obr. 5 představuje obvod jednoho z ovladačů slovních řádků a řídicí obvod pro vygenerování Vsw signálu z obr. 4 v souladu s jedním provedením představovaného vynálezu, obr. 6 ukazuje tvar různých signálů vygenerovaných obvody z obr. 5, obr. 7 ukazuje řídicí obvod z obr. 4 podle dalšího provedení představovaného vynálezu a obr. 8 ukazuje tvar různých signálů vygenerovaných obvodem podle obr. 7.
-2CZ 297910 B6
Příklady provedení vynálezu
Obr. 3 představuje uspořádání vymazávání flash EPROM buňky 20 záporným napětím. Jak je možno vidět na obr. 3, na hradlo paměťové buňky 20 je aplikováno záporné napětí (tj. -8 voltů) namísto uzemnění. Dále, na zdrojovou oblast paměťové buňky 20 je aplikováno kladné napětí, které je podstatně menší než je typická hodnota -12 voltů vymazávacího napětí (tj. +6 voltů). Tímto způsobem je zvýšeno napětí na hradle a na zdrojové oblasti paměťové buňky 20 (tj. větší než 12 voltů), aniž by se přechod mezi zdrojovou oblastí a hradlem paměťové buňky 20 dostal do průrazné oblasti. Tento způsob vymazávání je označován jako záporné hradlové vymazání. Záporné hradlové vymazávání zvyšuje rychlost vymazání, přičemž zabraňuje tomu, aby se přechod mezi zdrojovou oblastí a hradlem paměťové buňky dostal do průrazné oblasti a tím aby nedošlo ke snížení životnosti paměťové buňky.
Aby bylo možno připojit záporné napětí k radlům paměťových buněk flash EPROM během vymazávání flash EPROM, je vyžadován spínací obvod pro záporné napětí. Jak bude dále popsáno detailněji, spínací obvod záporného napětí podle jednoho z provedení představovaného vynálezu vygeneruje jiné (tj. druhé) záporné napětí, jehož hodnota je nižší než hodnota prvního záporného napětí, které má být připojeno k hradlům paměťových buněk během operace vymazávání. Spínací obvod záporného napětí vygeneruje druhé záporné napětí z kladného napětí, takže flash EPROM nevyžaduje dva zdroje záporného napětí pro záponě hradlové vymazání. Dále, spínací obvod záporného napětí nespotřebovává v podstatě energii a může být vyroben použitím známé CMOS technologie. Přesněji, spínací obvod záporného napětí nespotřebovává žádnou energii, je-li první záporné napětí vyřazeno (tj. je-li hodnota prvního záporného napětí nula voltů).
Stručně, spínací obvod záporného napětí podle jednoho z provedení představovaného vynálezu obsahuje spínací tranzistor připojený k prvnímu zápornému napětí. Spínací tranzistor, jestliže je sepnut, připojuje první záporné napětí k hradlům paměťových buněk. Spínací obvod záporného napětí dále obsahuje řídicí obvod pro vygenerování druhého záporného napětí, které je připojeno na vstup spínacího tranzistoru tak, aby byl spínací tranzistor sepnut. Druhé záporné napětí je vygenerováno z kladného napětí. V jednom provedení obsahuje řídicí obvod kondenzátor, nabíjecí obvod pro střídavé připojování prvního konce kondenzátoru ke kladnému napětí nebo k zemi, a připojovací obvod pro připojování druhého konce kondenzátoru (1) k zemi, je-li první vývod kondenzátoru připojen nabíjecím obvodem ke kladnému napětí a (2) k hradlu spínacího tranzistoru, je-li první vývod kondenzátoru připojen nabíjecím obvodem k zemi. V jiném provedení obsahuje řídicí obvod dva kondenzátory připojené k prvnímu logickému obvodu (tj. obvodu pro vygenerování časového signálu) a k druhému logickému obvodu (tj. křížově-připojovánému obvodu). První a druhá logický obvod způsobují na kondenzátorech střídavé generování záporného napětí určeného pro spínání spínacího tranzistoru. Spínací obvod záporného napětí bude detailněji popsán níže ve spojení s obr. 4-8.
S odkazem na obr. 4 je zobrazena flash EPROM 30 obsahující paměťové pole 40 a X dekódovací obvod 31 se spínacím obvodem záporného napětí (zobrazen na obr. 5 a obr. 7) podle jednoho z provedení představovaného vynálezu. Paměťové pole 40 obsahuje flash EPROM paměťové buňky s plovoucím hradlem 42a až 42o, které jsou umístěny na průsečících slovních řádků WLO až WLn a bitových řádků 41a až 41e. Dále, zdrojová oblast každé paměťové buňky 42a až 42o je připojena ke společnému zdrojovému vodiči 43 je selektivně připojován k různým napětím pomocí zdrojového spínacího obvodu (není zobrazen na obr. 4).
Flash EPROM 30 může být použita v jakémkoliv typu počítačového systému nebo systému pro zpracování dat. Počítačovým systémem může být např. osobní počítač, přenosný počítač, osobní databanka, minipočítač, pracovní stanice, mainframe, multiprocesorový počítač nebo kterýkoliv jiný typ počítačového systému. Dále, systémem vhodným pro použití flash EPROM 30 může být tiskárna, telefon, digitální záznamníkový systém nebo jakýkoliv další systém s ukládáním dat.
-3CZ 297910 B6
V jednom provedení používá flash EPROM 30 MOS obvody a všechny obvody paměti flash EPROM jsou umístěny na jednom polovodičovém substrátu.
Jak je možno vidět na obr. 4, dekódovací obvod 31 je připojen ke každému ze slovních řádků WLO-WLn. Dekódovací obvod 31 obsahuje adresový dekodér 32, ovladače slovních řádků 33 až 33n, a řídicí obvod 51. Každý z ovladačů slovních řádků 33-33n je připojen k jednomu ze slovních řádků WLO-WLn. Každý z ovladačů slovních řádků 33-33n přijímá volitelný signál od dekodéru 32. Ovladač slovních řádků 33 například přijímá XINO volitelný signál z dekodéru 32. Dále, každá z ovladačů slovních řádků 33-33n přijímá Vsw napěťový signál od řídicího obvodu 5L Jak bude popsáno níže, Vsw napěťový signál představuje záporné napětí pro řízení spínacího tranzistoru (není zobrazen), který je součástí každého ovladače slovních řádků 33-33n, a který připojuje záporné napětí VG od záporného napěťového zdroje 35 k jednotlivým ovladačům slovních řádků 33-33n během vymazávací operace flash EPROM 30. Řídicí obvod 51 a spínací tranzistor v každém z ovladačů slovních řádků 33-33n tvoří spínací obvod záporného napětí podle představovaného vynálezu.
Obr. 5 představuje celý spínací obvod záporného napětí podle jednoho provedení představovaného vynálezu, které bude detailněji popsáno níže. Obr. 7 představuje řídicí obvod 51 z obr. 4 podle jiného provedení představovaného vynálezu, které bude rovněž detailněji popsáno níže.
Vrátíme-li se zpět k obr. 4, flash EPROM 30 obsahuje kromě paměťového pole 40 a dekódovacího obvodu 32 také další obvody. Flash EPROM 30 například obsahuje Y dekódovací obvod připojený k bitovým řádkům 41a-41e a na čipu umístěný řídicí a stavový obvod, který řídí paměťové operace flash EPROM 30. Řídicí a stavový obvod je spojen s dekódovacími obvody a paměťovým polem 40 pro řízení paměťových operací vzhledem k paměťovému poli 40. Jak Y dekódovací obvod tak i řídicí a stavový obvod mohou být zavedeny známými obvody a jejich funkce jsou známé v tomto oboru. Řídicí a stavový obvod pro řízení paměťových operací flash EPROM je např. popsán v patentových dokumentech US 5 369 647 a US 5 327 383. Do flash EPROM paměti 30 mohou být zařazeny další známé obvody (např. zdrojový spínací obvod), které činí flash EPROM 30 operativní. Funkce a operace těchto dalších známých obvodů jsou rovněž známé v tomto oboru. Obr. 4 tyto obvody neobsahuje, aby nebyl zbytečně komplikován popis představovaného vynálezu.
Paměťové pole 40 zobrazené na obr. 4 může být uspořádáno do jistého počtu vymazávacích bloků seskupením jistého počtu bitových řádků nebo slovních řádků do jednoho bloku. V tomto případě jsou zdroje paměťových buněk uvnitř jednoho bloku připojeny ke společnému napájecímu vedení bloku.
Pro rozdělení paměťového pole 40 do jistého počtu vymazávacích bloků mohou být použity různé známé blokové techniky. Různé blokové struktury jsou popsány např. v patentových dokumentech US 5 065 364, US 5 245 570 a US 5 239 505.
Dekodér 32 může být zaveden pomocí libovolného známého dekódovacího obvodu. Během čtecí nebo programovací operace dekodér 32 přijímá a dekóduje řádkovou adresu flash EPROM 30 a vybere jeden z XINO-XINn volitelných signálů. Volitelný signál vybraný z XINO-XINn potom aktivuje jemu odpovídající ovladač slovních řádků, který připojí příslušné napětí na jemu odpovídající slovní řádek. Jestliže flash EPRO 30 prochází vymazávací operací, dekodér 32 nepřijímá žádnou řádkovou adresu a neuplatňuje ani žádný z XINO-XINn volitelných signálů. Řídicí obvod 51 nyní vygeneruje záporný napěťový signál Vsw na všech ovladačích slovních řádků 33-33n, kterým sepne spínací tranzistor uvnitř každého z ovladačů slovních řádků 33-33n a tím připojí záporné napětí VG od záporného napěťového zdroje 35 ke všem slovním řádkům WLO-WLn. Mezitím je na zdrojovou oblast všech paměťových buněk 42a-42o připojeno kladné vymazávací napětí Vse pomocí napájecího vedení 43. Za těchto podmínek jsou všechny paměťové buňky uvnitř paměťového pole 40 vymazány.
-4CZ 297910 B6
V jednom provedení je hodnota záporného napětí VG dodávaného záporným napěťovým zdrojem 35 přibližně -8,5 voltů a hodnota kladného vymazávacího napětí VSe připojeného ke společnému napájecímu vedení 43 přibližně 6 voltů.
Záporný napěťový zdroj 35 může dále obsahovat zápornou napěťovou nabíjecí pumpu pro vygenerování záporného napětí VG. Touto zápornou napěťovou nabíjecí pumpou může být libovolná známá záporná napěťová nabíjecí pumpa.
Podle jednoho provedení představovaného vynálezu vygeneruje řídcí obvod 51 záporný napěťový signál VSw v okamžiku, kdy je to vyžadováno (tj. když flash EPROM prochází vymazávací operací). Hodnota záporného napětí Vsw je menší než hodnota záporného napětí VG, takže budou sepnuty spínací tranzistory ve všech ovladačích slovních řádků. Jestliže není vyžadováno záporné napětí VG, řídicí obvod 51 změní signál VSw na kladné napětí (VCC), čímž jsou vypnuty všechny spínací tranzistory a tím je odpojeno záporné napětí VG od slovních řádků WLO-WLn.
Obr. 5 ukazuje řídicí obvod 51 z obr. 4 podle jednoho provedení představovaného vynálezu. Obr. 7 ukazuje řídicí obvod 70, který představuje jiné provedení řídicího obvodu 51 z obr. 4. Obvody zobrazené na obr. 5 a obr. 7 budou detailněji popsány níže.
Na obr. 5 jsou zobrazeny řídicí obvod 51 z obr. 4 a ovladač slovních řádků 50. Ovladačem slovních řádků může být kterýkoliv z ovladačů slovních řádků 33 až 33n z obr. 4. Jak je možno vidět na obr. 5, ovladač slovních řádků 50 obsahuje tranzistory 56a až 56c zapojené do série mezi napájecím napětím VPX. Tranzistor 56c je N-kanálový tranzistor. Tranzistory 56a a 56c tvoří společně investor. Tranzistor 56b slouží jako izolační tranzistor pro izolovaný uzlový bod 57 od tranzistoru 56c v souhlasu se signálem BIASCLK. Hradla tranzistorů 56a a 56c přijímají volitelný signál XIN; Volitelným signálem XINj může být libovolný z volitelných signálů XINOXINn (obr. 4). Hradlo tranzistoru 56b přijímá řídicí signál BIAS CLK. V jednom provedení může být BIAS CLK signálem periodický signál (tj. hodinový signál). Uzlový bod 57 je výstupem ovladače slovních řádků 50 a zajišťuje výstupní napětí VWL pro slovní řádek WL,. Slovním řádkem WL; může být opět libovolný ze slovních řádků WLO-WLn (obr. 4).
Ovladač slovních řádků 50 obsahuje také P-kanálový tranzistor 56d připojený mezi uzlový bod 57 a záporný napěťový zdroj 35. Tranzistor 56d představuje spínací tranzistor spínacího obvodu záporného napětí, kteiý řídí připojování záporného napětí VG od záporného napěťového zdroje 35 na slovní řádek WL; v uzlu 57. Hradlo spínacího tranzistoru 56d přijímá napěťový signál Vsw od řídicího obvodu 5L Vsw signál tak řídí spínání tranzistoru VPX.
Není-li požadavků na poskytování jak kladných tak i záporných napětí na slovním řádku WLj, ovladač slovních řádků 50 pracuje jako investor a tranzistor 56d je vypnut, zatímco tranzistor 56b je sepnut řídicím signálem BIAS CLK. Avšak, má-li být připojeno záporné napětí ke slovnímu řádku WL, přes uzlový bod 57 od záporného napěťového zdroje 35, izolační tranzistor 56b je signálem BIAS CLK vypnut tak, aby izoloval uzlový bod 57 od tranzistoru 56c, zatímco spínací tranzistor 56d je sepnut záporným napětím Vsw, čímž je připojeno záporné napětí na slovní řádek WL, přes uzlový bod 57.
Alternativně může být přidán k ovladači slovních řádků 50 další P-kanálový spínací tranzistor. Dodatečný P-kanálový tranzistor může být zapojen mezi uzlový bod 57 a P-kanálový tranzistor 56a tak, aby izoloval uzlový bod od tranzistoru 56a.
Jak je možno vidět na obr. 5, tranzistor 56d slouží jako spínač záporného napětí VG záporného napěťového zdroje 35 a nespotřebovává žádnou energii ani když připojuje záporné napětí k uzlovému bodu 57, ani když záporné napětí zdroje 35 k uzlovému bodu 57 nepřipojuje.
Řídicí obvod 51 tvoří další část spínacího obvodu záporného napětí. Řídicí obvod 51 generuje záporné napětí Vsw během vymazávací operace flash EPROM 30 (obr. 4), čímž způsobí, že spí
-5CZ 297910 B6 nací tranzistor 56d připojí záporné napětí Vg ke slovnímu řádku WL,. Jakje možno vidět na obr. 5, řídicí obvod 51 obsahuje kondenzátor 54 mající jeden vývod (tj. záporný vývod) připojen k uzlovému bodu 55 řídicího obvodu 51. Kondenzátor 54 slouží jako napěťový měnič, který mění kladné napětí na záporné napětí. Uzlový bod 55 je také připojen k hradlu spínacího tranzistoru 56d.
Řídicí obvod 51 dále obsahuje nabíjecí obvod 52 připojený ke druhému vývodu (tj. kladnému vývodu) kondenzátoru 54· A dále řídicí obvod 51 obsahuje připojovací obvod 53 připojený ke kondenzátoru 54 přes uzlový bod 55.
Nabíjecí obvod 52 obsahuje tranzistory 52a až 52d. Tranzistory 52a a 52b jsou P-kanálové a tranzistory 52c a 52d jsou N-kanálové. Kondenzátor 54 je připojen k nabíjecímu obvodu 52 v uzlovém bodě 52e. Tranzistory 52a a 52c omezují napěťové přetížení tranzistorů 52a a 52d. Tyto dva tranzistory (tj. 52b a 52c) jsou stále sepnuté. Tranzistor 52a je řízen signálem WSwp tak, aby připojil napětí VPP k uzlovému bodu 52e a tranzistor 52d je řízen signálem VSwn tak, aby připojil k uzlovému bodu 52e zem. Signály Vswp a VSwn jsou uplatňovány střídavě.
V jednom provedení vynálezu je uplatňován signál Vswn, přičemž signál Vswp není uplatňován,v okamžiku, kdy flash EPROM 30 (obr. 4) prochází vymazávací operací, a signál VSWn není uplatňován, přičemž signál Vswp je uplatňován, v okamžiku, kdy flash EPROM 30 neprochází vymazávací operací. V jiném provedení vynálezu mohou být signály Vswp a Vswn uplatňovány střídavě během vymazávací operace flash EPROM 30, takže vymazávací operace představuje pulzní operaci.
V jednom provedení je napěťová hodnota Vswp signálu, je-li uplatňován, přibližně 12 voltů a napěťová hodnota signálu VSwp, není-li uplatňován, je přibližně 3 volty. V tomto případě je napěťová hodnota VSwn signálu, je-li uplatňován, přibližně 3 volty a není-li uplatňován, činí přibližně nula voltů. V jednom provedení je hodnota napětí VPP přibližně 12 voltů a hodnota napětí VCc činí přibližně 3 volty.
Připojovací obvod 53 obsahuje také tranzistory 53a až 53d zapojené sériově mezi napětím Vcc a zemí. Tranzistory 53a-53c jsou P-kanálové a tranzistor 53d je N-kanálový. Tranzistory 53a a 53d jsou řízeny signálem VreF a tranzistor 53b je stále sepnut. Tranzistor 53c je řízen signálem BIASCLK. Příslušné tranzistory 53a a 53d připojují uzlový bod 55 kzemi a k napětí VCc, a tranzistor 53c slouží jako izolační tranzistor izolující uzlový bod 55 od země během řízení signálem BIAS-CLK. Tranzistory 53b a 53c také omezují napěťové přetížení příslušných tranzistorů 53a a 53d.
Funkcí nabíjecího obvodu 52 je (1) nabíjet kondenzátor 54 na napětí VPP během připojení uzlového bodu 55 k zemi připojovacím obvodem 53, a poté (2) připojení uzlového bodu 52e k zemi v okamžiku, kdy připojovací obvod 53 izoluje uzlový bod 55 od země a připojuje ho k hradlu spínacího tranzistoru 56d a ke kondenzátoru 54. Tímto způsobem se stává napětí Vswv uzlovém bodě 55 záporným. Toto záporné napětí potom sepne spínací tranzistor 56d, který připojí záporné napětí VG k uzlovému bodu 57. Připojovací obvod 53 poté připojí uzlový bod 55 k zemi, čímž je vypnut spínací tranzistor 56d. Funkce řídicího obvodu 51, který generuje záporné napětí Vsw, bude detailněji popsána níže rovněž ve spojení s obr. 6.
Během operace a na počátku je uplatňován signál VSWp a signál VSWn není uplatňován. Tím je sepnut tranzistor 52a a tranzistor 52d je vypnut. Výsledkem je připojení napětí VPP ke kladnému vývodu kondenzátoru 54 uzlovým bodem 52e.
Mezitím je signál VreF logicky nízký (low) (tj. zem). Uzlový bod 55 je tak připojen k napětí Vcc· Tím je kondenzátor 54 nabit na přibližně 9 voltů (tj. VPr-VCc)· V tomto okamžiku je vypnut tranzistor 56d ovladače slovních řádků 50 a tím není uplatněn signál XINj, a signál BIAS CLK způsobí sepnutí tranzistorů 53c a 56b. Uzlový bod 57 je poté na napětí země.
-6CZ 297910 B6
V jednom provedení činí signál BIASCLK přibližně -3 volty, je-li uplatňován, a není-li uplatňován, je na napětí země.
Následně signál Vref přechází do logicky vysokého (high) stavu, čímž je sepnut tranzistor 53d a vypnut tranzistor 53a. Mezitím je signál BIASCLK stále uplatňován. Toto způsobí připojení uzlového bodu 55 kzemi přes tranzistor 53d, dále nabíjení kondenzátoru 54 na napětí VPP (tj. Vpos je 12 voltů), jak je možno vidět z obr. 6.
V tomto okamžiku zůstává tranzistor 56d vypnut a tranzistor 56b je stále sepnut, což způsobí, že uzlový bod 57 zůstává na napětí země.
Dále přestává být uplatňován signál BIAS CLK, čímž jsou vypnuty oba tranzistory 53c a 56b.
V tomto okamžiku uzlový bod 55 plave, zatímco uzlový bod 57 zůstává stále na napětí země. Poté přestává být uplatňován signál Vswp a je uplatňován signál VSWn, což způsob připojení uzlového bodu 52e k zemi přes tranzistor 52d. Tím dochází ke změně napětí VP0S na kladném vývodu kondenzátoru 54 na hodnotu napětí země. Mezitím je odpojen uzlový bod 55 od země pomocí tranzistoru 53c, jak je popsáno výše. V tomto okamžiku je však na kondenzátoru 54 stále napěťový rozdíl přibližně 12 voltů (tj. VPOS-VSw je rovno 12 voltům). Protože napětí VPos má hodnotu napětí země, je nyní vygenerováno záporné napětí Vsw a je přivedeno na hradlo tranzistoru 56d (viz. obr. 6 v čase tl). Toto záporné napětí VSw je zápornější než je hodnota napětí VG, takže je sepnut tranzistor 56d, který vyvolá napětí VG v uzlovém bodě 57.
Aby bylo odpojeno záporné napětí VG od uzlového bodu 57 (tj. po vymazávací operaci), je uplatněn signál Vswp a signál VSwn přestává být uplatňován. Tímto způsobem je uzlový bod 52e připojen na napětí VPP, čímž je vzápětí změněno napětí Vsw na hodnotu napětí země a tím je vypnut tranzistor 56d. V tomto okamžiku oba uzlové body 55 a 57 plavou a napětí Vwl v uzlovém bodě 57 zůstává na hodnotě záporného napětí VG.
Poté je uplatněn signál BIAS CLK, který způsobí připojení obou uzlových bodů 55 a 57 k zemi přes příslušné tranzistory 53d a 56c. V tomto okamžiku zůstává uzlový bod 57 na napětí země (viz. obr. 6).
Nyní s odkazem na obr. 7, řídicí obvod 70 zahrnuje další provedení řídicího obvodu z obr. 4. Obr. 7 neukazuje obvod ovladače slovních řádků, který je zobrazen na obr. 5. Jak je možno vidět z obr. 7, řídicí obvod 70 obsahuje dva kondenzátory 90a a 90b, namísto jednoho kondenzátoru. Dále je v obvodu používán další záporný napěťový signál Vnn· V řídicím obvodu 70 je rovněž používán kladný napěťový signál VPS.
V jednom provedení se záporné napětí Vnn mění mezi -8,5 volty a nula volty a signálem CLK je 40 MHz hodinový signál. Napětí VPS se mění mezi přibližně nula volty a 6 volty.
Řídicí obvod 70 obsahuje dvě obvodové části: generující hodinový signál a vytvářející záporné napětí. Část generující hodinový signál řídicího obvodu 70 obsahuje dvouvstupové NOR hradlo tvořené P-kanálovými tranzistory 71 a 72 a N-kanálovými tranzistory 73 a 74, a investor tvořený CMOS tranzistory 75 a 76. Signál CLK je přiveden na vstup NOR hradla. Signál CLK je vygenerován v okamžiku, kdy má být sepnut spínací tranzistor (tj. tranzistor 56d z obr. 5). V tomto okamžiku je hodnota napětí VPS 6 voltů a hodnota napětí Vnn je -8,5 voltu. V uzlovém bodě 71a vzniká výstupní signál NOR hradla a v uzlovém bodě 75a vzniká doplňkový signál výstupu NOR hradla.
Část generující hodinový signál řídicího obvodu 70 také obsahuje napěťový převodník tvořený tranzistory 79 až 82 pro převod napětí z výstupů NOR hradla a investoru z napětí VGG na napětí VPs. Během vymazávací operace je hodnota napětí VP$ +6 voltů. Tranzistory 79 a 80 jsou Pkanálovými tranzistory a tranzistory 81 a 82 jsou N-kanálovými tranzistory. V uzlových bodech
-7CZ 297910 B6
78a a 80a vzniká pár doplňkových výstupů napěťového převodníku. Uzlový bod 78a je spojen s kladným vývodem kondenzátoru 90a přes investor tvořený CMOS tranzistory 77 a 78. Uzlový bod 80a je spojen s kladným vývodem kondenzátoru 90b přes investor tvořený CMOS tranzistory 83 a 84. Změny napěťových signálů mezi nula a 6 volty v uzlových bodech 78a a 80a jsou potom posunuty na změny napětí mezi -6 a -12 volty pomocí kondenzátorů 90a a 90b za pomoci části vytvářející záporné napětí řídicího obvodu 70.
Část vytvářející záporné napětí řídicího obvodu 70 obsahuje P-kanálový tranzistor 89 jako spínanou zátěž záporného vývodu kondenzátoru 90a a P-kanálový tranzistor 90 jako spínanou zátěž záporného vývodu kondenzátoru 90b. Když se hodnota napětí v uzlovém bodě 77a mění na +6 voltů a napětí v uzlovém bodě 84a se mění na napětí země, tranzistor 89 je sepnut změnou napětí na jeho hradle na -12 voltů, čímž je připojen záporný vývod kondenzátoru 90a na záporné napětí Vnn o hodnotě přibližně -8 voltů. V tomto okamžiku bude kondenzátor 90a nabit na 14 voltů. Když se potom napětí v uzlovém bodě 77a mění na napětí země a napětí v uzlovém bodě 84a stoupá na +6 voltů díky signálu CLK, napětí na záporném vývodu kondenzátoru 90a (tj. v uzlovém bodě 100a) se mění na -12 voltů. Toto je výsledné napětí, na které zůstane nabit kondenzátor 90a. Napětí -12 voltů v uzlovém bodě 100a je potom transformováno do uzlového bodu 91a P-kanálovým tranzistorem 87 s výsledným napěťovým poklesem přibližně 2 volty. Tím vznikne záporné napětí VSw o hodnotě přibližně -10 voltů. Obr. 8 představuje napěťové průběhy pro různá napětí. Obdobně P-kanálové tranzistory 88 a 90 provádějí stejné operace na dalším doplňkovém hodinovém signálu vytvářeném v uzlovém bodě 80a. Uzlové body 100a a 100b pak poskytují záporné napětí VSw v uzlovém bodě 91a (jak je možno vidět na obr. 8.
Část vytvářející záporné napětí řídicího obvodu 70 také obsahuje odpojovači obvod tvořený Pkanálovým tranzistorem 91. Když má být spínací tranzistor vypnut (tj. tranzistor 56d na obr. 5), je vypnut hodinový signál CLK, napětí VPS klesne na nula voltů a napětí VNN přejde na napětí země. Jakmile ktomu dojde, tranzistor 91 vytvoří v uzlovém bodě 91a napětí d VPX o hodnotě přibližně 3 volty.
P-kanálové tranzistory 92 a 93 slouží jako omezovači tranzistory pro omezení úrovně napětí v uzlovém bodě 91a na hodnotu přibližně o dva volty zápornější než je hodnota napětí Vnn·
Protože napětí Vsw v uzlovém bodě 91a nemá tendenci být ovlivňováno bludnou kapacitou, řídicí obvod 70 může být použit pro relativně velké paměťové pole a může být zapojen tak, aby spínal relativně velký počet spínacích tranzistorů. Dále, kondenzátory 90a a 90b mají menší kapacitu. Pro vygenerování záporného napětí Vsw je však potřeba relativně více energie. Řídicí obvod 70 dále nevyžaduje velké napětí VPP pro vygenerování velkého záporného napětí Vsw- Tím jsou eliminovány tranzistory pro omezení napěťového přetížení v obvodu.
Řídicí obvod 51 zobrazený na obr. 5 je zvláště vhodný pro řízení relativně menšího paměťového pole. To je díky tomu, když je k uzlovému bodu 55 připojen relativně větší počet spínacích tranzistorů, pak může vzrůst hodnota bludné kapacity v uzlovém bodě 55. To může vyvolat úbytek záporného napětí Vsw v uzlovém bodě 55. Řídicí obvod 70 zobrazený na obr. 7 je však vhodný pro relativně velké paměťové pole. Řídicí obvod 51 z obr. 5 spotřebovává relativně méně energie pro vygenerování záporného napětí Vsw než řídicí obvod 70 z obr. 7. Řídicí obvod 51 vyžaduje jediný a relativně velký kondenzátor. Řídicí obvod 70 z obr. 7 však vyžaduje dva relativně malé kondenzátory.
V uvedeném popisu byl vynález popsán s odkazem na jeho specifická provedení. Je však zřejmé, že mohou být vytvořeny různé modifikace a změny, aniž bychom odbočili od širšího rozsahu vynálezu. Popis a obrázky by proto měly být uvažovány spíše v ilustrativním než v omezujícím smyslu.
Claims (5)
- PATENTOVÉ NÁROKY1. Napěťový spínací obvod, vyznačující se tím, že obsahuje spínací tranzistor (56d) mající výstup (57), vstup (56i) napojený na zdroj prvního napětí (35) o hodnotě nižší než nula voltů a hradlo (56g) a dále obsahuje řídicí obvod (70), mající výstup (70e) druhého napětí (VSw) o hodnotě menší než je hodnota prvního napětí (35), vstup (70i) pro příjem třetího napětí (VpS) o hodnotě větší než nula voltů a alespoň dva kondenzátory (90a, 90b) periodicky navzájem spojované pro generování druhého napětí (VSw) ze třetího napětí (VPS), přičemž řídicí obvod (70) je spojen s hradlem (56g) spínacího tranzistoru (56d) pro ovládání spínacího tranzistoru (56d) ke spojování jeho vstupu (56i) s jeho výstupem (56) pomocí generovaného druhého napětí (Vsw) přiváděného z výstupu (70e) řídicího obvodu (70) k hradlu (56g) spínacího tranzistoru (56d).
- 2. Napěťový spínací obvod podle nároku 1,vyznačující se tím, že řídicí obvod (70) dále obsahuje první logický obvod tvořený tranzistory (79, 80, 81, 82) spojený s prvními stranami kondenzátorů (90a, 90b) pro periodické spojování prvních stran kondenzátorů (90a, 90b) mezi vstup (70i) pro příjem třetího napětí (VPS) a zem a druhý logický obvod tvořený tranzistory (87, 88, 89, 90) připojený ke druhé straně kondenzátorů (90a, 90b) pro periodické připojování druhých stran kondenzátorů (90a, 90b) k výstupu (70e) řídicího obvodu (70).
- 3. Napěťový spínací obvod podle nároku 2, vyznačující se tím, že druhý logický obvod obsahuje do kříže spojené P-kanálové tranzistory (87, 88, 89, 90).
- 4. Napěťový spínací obvod podle nároku 2, vyznačující se tím, že první logický obvod dále obsahuje hradlový obvod pro příjem periodického signálu (CLK) sestávající z tranzistorů (71, 72, 73, 74) a napěťový převodník (75, 76) připojený k hradlovému obvodu, ke vstupu (70i) přijímajícímu třetí napětí (VPS), k zemi a k prvním stranám kondenzátorů (90a, 90b).
- 5. Napěťový spínací obvod podle nároku 2, vyznačující se tím, že dále obsahuje odpojovači obvod (91) spojený s hradlem (56g) spínacího tranzistoru (56d) a omezovači obvod tvořený tranzistory (92, 93) spojený s hradlem (56g) spínacího tranzistoru (56d).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48804095A | 1995-06-07 | 1995-06-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CZ9703860A3 CZ9703860A3 (cs) | 2002-06-12 |
CZ297910B6 true CZ297910B6 (cs) | 2007-04-25 |
Family
ID=23938103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CZ0386097A CZ297910B6 (cs) | 1995-06-07 | 1996-06-07 | Napetový spínací obvod |
Country Status (9)
Country | Link |
---|---|
US (1) | US5701272A (cs) |
EP (1) | EP0830686B1 (cs) |
JP (1) | JPH11507463A (cs) |
KR (1) | KR100292832B1 (cs) |
AU (1) | AU6106096A (cs) |
CZ (1) | CZ297910B6 (cs) |
DE (1) | DE69629925T2 (cs) |
HK (1) | HK1009878A1 (cs) |
WO (1) | WO1996041347A1 (cs) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0800176B1 (en) * | 1996-04-05 | 2003-07-02 | STMicroelectronics S.r.l. | Voltage regulator for programming non-volatile memory cells |
US5841724A (en) * | 1997-06-12 | 1998-11-24 | Enable Semiconductor, Inc. | Voltage source and memory-voltage switch in a memory chip |
US5978277A (en) * | 1998-04-06 | 1999-11-02 | Aplus Flash Technology, Inc. | Bias condition and X-decoder circuit of flash memory array |
US6172553B1 (en) | 1998-06-25 | 2001-01-09 | Cypress Semiconductor Corp. | High voltage steering network for EEPROM/FLASH memory |
US6166982A (en) * | 1998-06-25 | 2000-12-26 | Cypress Semiconductor Corp. | High voltage switch for eeprom/flash memories |
US6094095A (en) * | 1998-06-29 | 2000-07-25 | Cypress Semiconductor Corp. | Efficient pump for generating voltages above and/or below operating voltages |
US6628108B1 (en) | 2000-12-22 | 2003-09-30 | Intel Corporation | Method and apparatus to provide a low voltage reference generation |
US6477091B2 (en) | 2001-03-30 | 2002-11-05 | Intel Corporation | Method, apparatus, and system to enhance negative voltage switching |
KR100400774B1 (ko) * | 2001-06-30 | 2003-10-08 | 주식회사 하이닉스반도체 | 전압 스위치 회로 |
US7859240B1 (en) | 2007-05-22 | 2010-12-28 | Cypress Semiconductor Corporation | Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof |
KR101334843B1 (ko) | 2012-08-07 | 2013-12-02 | 주식회사 동부하이텍 | 전압 출력 회로 및 이를 이용한 네거티브 전압 선택 출력 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4984202A (en) * | 1989-03-20 | 1991-01-08 | Hitachi, Ltd. | Low voltage-operated semiconductor integrated circuit |
US5335204A (en) * | 1987-07-15 | 1994-08-02 | Hitachi., Ltd. | Semiconductor integrated circuit device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636983A (en) * | 1984-12-20 | 1987-01-13 | Cypress Semiconductor Corp. | Memory array biasing circuit for high speed CMOS device |
US4954990A (en) * | 1989-05-30 | 1990-09-04 | Cypress Semiconductor Corp. | Programming voltage control circuit for EPROMS |
US5126808A (en) * | 1989-10-23 | 1992-06-30 | Advanced Micro Devices, Inc. | Flash EEPROM array with paged erase architecture |
JP2606941B2 (ja) * | 1990-02-19 | 1997-05-07 | 富士通株式会社 | 不揮発性メモリの書込み回路 |
US5132935A (en) * | 1990-04-16 | 1992-07-21 | Ashmore Jr Benjamin H | Erasure of eeprom memory arrays to prevent over-erased cells |
IT1239781B (it) * | 1990-05-08 | 1993-11-15 | Texas Instruments Italia Spa | Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos |
FR2663773A1 (fr) * | 1990-06-21 | 1991-12-27 | Sgs Thomson Microelectronic Sa | Dispositif a pompes de charges a phases imbriquees. |
JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
JP3247402B2 (ja) * | 1991-07-25 | 2002-01-15 | 株式会社東芝 | 半導体装置及び不揮発性半導体記憶装置 |
JP3061924B2 (ja) * | 1992-03-02 | 2000-07-10 | 日本電気株式会社 | 不揮発性記憶装置の消去方法 |
US5282170A (en) * | 1992-10-22 | 1994-01-25 | Advanced Micro Devices, Inc. | Negative power supply |
US5311480A (en) * | 1992-12-16 | 1994-05-10 | Texas Instruments Incorporated | Method and apparatus for EEPROM negative voltage wordline decoding |
US5335200A (en) * | 1993-01-05 | 1994-08-02 | Texas Instruments Incorporated | High voltage negative charge pump with low voltage CMOS transistors |
JPH06338193A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Ltd | 不揮発性半導体記憶装置 |
US5406517A (en) * | 1993-08-23 | 1995-04-11 | Advanced Micro Devices, Inc. | Distributed negative gate power supply |
US5477499A (en) * | 1993-10-13 | 1995-12-19 | Advanced Micro Devices, Inc. | Memory architecture for a three volt flash EEPROM |
EP0662690B1 (en) * | 1993-12-02 | 1998-05-27 | STMicroelectronics S.r.l. | Bias circuit for a memory line decoder driver of non-volatile memories |
-
1996
- 1996-06-07 EP EP96918382A patent/EP0830686B1/en not_active Expired - Lifetime
- 1996-06-07 JP JP9501941A patent/JPH11507463A/ja active Pending
- 1996-06-07 KR KR1019970709025A patent/KR100292832B1/ko not_active IP Right Cessation
- 1996-06-07 AU AU61060/96A patent/AU6106096A/en not_active Abandoned
- 1996-06-07 DE DE69629925T patent/DE69629925T2/de not_active Expired - Lifetime
- 1996-06-07 WO PCT/US1996/009671 patent/WO1996041347A1/en active IP Right Grant
- 1996-06-07 CZ CZ0386097A patent/CZ297910B6/cs not_active IP Right Cessation
- 1996-09-30 US US08/723,666 patent/US5701272A/en not_active Expired - Lifetime
-
1998
- 1998-09-21 HK HK98110789A patent/HK1009878A1/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335204A (en) * | 1987-07-15 | 1994-08-02 | Hitachi., Ltd. | Semiconductor integrated circuit device |
US4984202A (en) * | 1989-03-20 | 1991-01-08 | Hitachi, Ltd. | Low voltage-operated semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US5701272A (en) | 1997-12-23 |
KR100292832B1 (ko) | 2001-06-15 |
KR19990022544A (ko) | 1999-03-25 |
DE69629925T2 (de) | 2004-07-22 |
DE69629925D1 (de) | 2003-10-16 |
EP0830686A1 (en) | 1998-03-25 |
JPH11507463A (ja) | 1999-06-29 |
EP0830686A4 (en) | 1999-08-25 |
HK1009878A1 (en) | 1999-06-11 |
AU6106096A (en) | 1996-12-30 |
EP0830686B1 (en) | 2003-09-10 |
WO1996041347A1 (en) | 1996-12-19 |
CZ9703860A3 (cs) | 2002-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6587375B2 (en) | Row decoder for a nonvolatile memory device | |
JP4084922B2 (ja) | 不揮発性記憶装置の書込み方法 | |
JP3107693B2 (ja) | 不揮発性半導体メモリ装置 | |
US6175523B1 (en) | Precharging mechanism and method for NAND-based flash memory devices | |
US7212439B2 (en) | NAND flash memory device and method of programming the same | |
EP0570597B1 (en) | Flash memory improved in erasing characteristic, and circuit therefor | |
US20010005015A1 (en) | Electrically erasable and programmable semiconductor memory | |
WO2006093629A1 (en) | Non-volatile and static random access memory cells sharing the same bitlines | |
JP3820330B2 (ja) | 半導体メモリ装置 | |
JP2001210808A (ja) | 不揮発性半導体記憶装置 | |
US6965524B2 (en) | Non-volatile static random access memory | |
US20130039127A1 (en) | Non-volatile static random access memory devices and methods of operations | |
TWI352994B (cs) | ||
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
CZ297910B6 (cs) | Napetový spínací obvod | |
JPH11134886A (ja) | 不揮発性半導体記憶装置 | |
KR900001774B1 (ko) | 바이어스 전압 발생기를 포함하는 반도체 메모리 회로 | |
EP1057186A1 (en) | A memory decoder with zero static power | |
KR20010013737A (ko) | 비휘발성 반도체 저장 장치용 구동 회로 | |
JPH07326195A (ja) | レギュレーティング回路およびその放電制御方法 | |
JP2001283596A (ja) | 半導体記憶装置 | |
WO2003077255A2 (en) | Integrated ram and non-volatile memory cell method and structure | |
JPH04229655A (ja) | 不揮発性半導体記憶装置における消去方式 | |
US5943265A (en) | Method and apparatus for switching nodes between multiple potentials | |
JPH0917189A (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20080607 |