CN220961612U - 芯片测试用转接模组及芯片测试装置 - Google Patents
芯片测试用转接模组及芯片测试装置 Download PDFInfo
- Publication number
- CN220961612U CN220961612U CN202322673468.4U CN202322673468U CN220961612U CN 220961612 U CN220961612 U CN 220961612U CN 202322673468 U CN202322673468 U CN 202322673468U CN 220961612 U CN220961612 U CN 220961612U
- Authority
- CN
- China
- Prior art keywords
- chip
- adapter
- module
- circuit
- module body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 99
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 238000012546 transfer Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000012827 research and development Methods 0.000 abstract description 4
- 238000012795 verification Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及芯片测试技术领域,公开一种芯片测试用转接模组及芯片测试装置,包括模组本体和转接板,模组本体上设置检测电路,待测芯片能置于模组本体上,并连通于检测电路;转接板上设置有转接电路,模组本体设置于转接板,且检测电路与转接电路导通,转接板被配置为能与测试机连接,以使检测电路通过转接电路与测试机电性连接。本实用新型测试时只需将待测芯片设置于模组本体,再将模组本体与转接板连接即可,减少现有技术中研发阶段设置金手指或承载芯片的***开尔文连接机构件和***电路的步骤,实现验证电路和实际量产电路一致性,不仅提高了检测效率,缩短了研发周期,而且提高了连接的可靠性,进而保证了测试的准确性。
Description
技术领域
本实用新型涉及芯片测试技术领域,尤其涉及一种芯片测试用转接模组及芯片测试装置。
背景技术
目前芯片最终测试需要的***电路越来越多,测试所需零部件及高频***电路对待测试芯片的影响越来越大。
现有技术中,通常待测芯片通过开尔文方式连接金手指或插槽,与基于待测芯片特殊设计的测试板连接,自动测试机通过导线和基于待测芯片特殊设计的测试板连接,将待测芯片进行测试。但是上述测试方案有以下问题:选用开尔文方式插槽或金手指接触连接的测试验证方案非常费时费力,且有接触不良,导致验证结果失真的可能。设计开发验证时待测芯片位置和量产时待测芯片在测试板测试位置连接状态容易产生不一致的可能。
所以,亟需一种芯片测试用转接模组及芯片测试装置,以解决上述问题。
实用新型内容
基于以上所述,本实用新型的目的在于提供一种芯片测试用转接模组及芯片测试装置,连接更加方便、快捷,且适应度高。
为达上述目的,本实用新型采用以下技术方案:
芯片测试用转接模组,包括;
模组本体,其上设置检测电路,待测芯片能置于所述模组本体上,并连通于所述检测电路;
转接板,其上设置有转接电路,所述模组本体设置于所述转接板,且所述检测电路与所述转接电路导通,所述转接板被配置为能与测试机连接,以使所述检测电路通过所述转接电路与所述测试机电性连接。
作为芯片测试用转接模组的一种优选方案,所述模组本体上设置有连接座,所述连接座连通于所述检测电路,所述待测芯片与所述连接座电性连接。
作为芯片测试用转接模组的一种优选方案,所述连接座与所述模组本体焊接连接,所述待测芯片放置在所述连接座中。
作为芯片测试用转接模组的一种优选方案,所述连接座上设置有多个连接点,多个所述连接点均能与所述检测电路连通,所述待测芯片设置有测试触点,所述连接点的数量不小于所述测试触点的数量。
作为芯片测试用转接模组的一种优选方案,所述连接点包括通用连接点和专用连接点,所述通用连接点分为两组,且两组所述通用连接点相对设置,所述专用连接点设置于两组所述通用连接点之间。
作为芯片测试用转接模组的一种优选方案,所述转接板上设置有避让孔,所述避让孔用于避让所述连接座。
作为芯片测试用转接模组的一种优选方案,所述模组本体上设置有第一定位孔,所述转接板上设置有第二定位孔,所述第一定位孔能与所述第一定位孔连接,以使所述检测电路与所述转接电路导通。
作为芯片测试用转接模组的一种优选方案,所述测试机上设置有第三定位孔,所述第二定位孔能与所述第三定位孔连接,以使所述转接电路与所述测试机导通;所述转接板与所述测试机导线连接。
作为芯片测试用转接模组的一种优选方案,所述第一定位孔设置有多个,多个所述定位孔绕设于所述待测芯片的周边。
芯片测试装置,包括测试机和如以上任一方案所述的芯片测试用转接模组,所述转接板与所述测试机电性连接。
本实用新型的有益效果为:
本实用新型通过设置模组本体,用于放置待测芯片;同时检测本体上还设置有检测电路,当待测芯片设置于模组本体时,芯片能与检测连通。通过设置转接板,用于实现模组本体与测试机的连接;转接板上设置有转接电路,当转接板与测试机连接时,检测电路和转接电路导通并于测试机电性连接,用于对待测芯片进行检测。上述芯片测试用转接模组通过设置集成有检测电路的模组本体,测试时只需将待测芯片设置于模组本体,再将模组本体与转接板连接即可,减少现有技术中设置金手指和插槽等***电路的步骤,不仅提高了检测效率,缩短了研发周期,而且提高了连接的可靠性,进而保证了测试的准确性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对本实用新型实施例描述中所需要使用的附图作简单的介绍。下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据本实用新型实施例的内容和这些附图获得其他的附图。
图1是本实用新型具体实施方式提供的芯片测试用转接模组的模组本体的示意图;
图2是本实用新型具体实施方式提供的芯片测试用转接模组的转接板的示意图;
图3是本实用新型具体实施方式提供的芯片测试用转接模组的示意图。
图中:
100、模组本体;110、检测电路;120、连接座;
200、转接板;210、转接电路;220、避让孔。
具体实施方式
下面详细描述本实用新型的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。其中,术语“第一位置”和“第二位置”为两个不同的位置。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接;可以是机械连接,也可以是电性连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
如图1-图3所示,本实施方式提供一种芯片测试用转接模组,该芯片测试用转接模组包括模组本体100和转接板200,模组本体100上设置检测电路110,待测芯片能置于模组本体100上,并连通于检测电路110;转接板200上设置有转接电路210,模组本体100设置于转接板200,且检测电路110与转接电路210导通,转接板200被配置为能与测试机连接,以使检测电路110通过转接电路210与测试机电性连接。
通过设置模组本体100,用于放置待测芯片;同时检测本体上还设置有检测电路110,当待测芯片设置于模组本体100时,芯片能与检测连通。通过设置转接板200,用于实现模组本体100与测试机的连接;具体地,转接板200上设置有转接电路210,当转接板200与测试机连接时,检测电路110和转接电路210导通并于测试机电性连接,用于对待测芯片进行检测。上述芯片测试用转接模组通过设置集成有检测电路110的模组本体100,测试时只需将待测芯片设置于模组本体100,再将模组本体100与转接板200连接即可,减少现有技术中设置金手指和插槽等***电路的步骤,不仅提高了检测效率,缩短了研发周期;而且提高了连接的可靠性,进而保证了测试的准确性。
可选地,测试电路采用开尔文测试电路,可以有效地避开电路内导体的电路及接触电阻的阻值,进一步保证了测试结果的准确性。
作为芯片测试用转接模组的一种可选方案,为实现待测芯片与模组本体100的连接,模组本体100上设置有连接座120,连接座120连通于检测电路110,待测芯片与连接座120电性连接。可以理解的是,连接座120上设置有金手指,用于与待测芯片和测试电路导通。
具体地,模组本体100上设置有安装槽,连接座120设置于安装槽内。安装槽的设置一方面有利于连接座120的定位,另一方面可以减少连接座120过多地凸出于模组本体100。
可选地,连接座120与模组本体100焊接连接;待测芯片放置在连接座120中。通过焊接实现连接座120与模组本体100之间,以及待测芯片和连接座120的连接,使得连接之间更加可靠,有效地避免了接触不良的情况发生,保证了测试结果的可靠性。
进一步地,连接座120上设置有多个连接点,多个连接点均能与检测电路110连通,待测芯片设置有测试触点,通过将测试触点与连接点电性连接实现待测芯片与检测电路110的导通。值得说明的是,连接点的数量不小于测试触点的数量,使得连接座120可以适应具有不同测试触点的待测芯片,提高了芯片测试用转接模组的通用性。
优选地,连接点包括通用连接点和专用连接点,通用连接点分为两组,且两组通用连接点相对设置,专用连接点设置于两组通用连接点之间。示例性地,通用连接点设置有八个,其中四个为一组,专用连接点设置有一个,且设置于两组通用连接点之间。
本实施例中,转接板200上设置有避让孔220,通过设置避让孔220,使得设置有连接座120的模组本体100与转接板200连接时,避让孔220能用于避让连接座120,减少了转接板200对连接座120的干涉。
作为芯片测试用转接模组的一种可选方案,为实现模组本体100和转接板200之间的定位,模组本体100上设置有第一定位孔,转接板200上设置有第二定位孔,在连接模组本体100和转接板200时,只需将第一定位孔与第一定位孔对准并连接,即可准确地实现检测电路110与转接电路210导通,有效地提高了测试效率。
进一步地,测试机上设置有第三定位孔,当连接转接板200与测试机时,只需将第二定位孔与第三定位孔对准并连接,即可实现转接电路210与测试机导通。本实施例中,转接板200与测试机也焊接连接,连接更加便捷且可靠。
可选地,为保证定位和连接的可靠,第一定位孔设置有多个,多个定位孔绕设于待测芯片的周边,同时还可以避免对待测芯片的干涉。
本实施方式还公开一种芯片测试装置,包括测试板和如上任一方案所述的芯片测试用转接模组,转接板200与测试机电性连接。设置有上述芯片测试用转接模组的芯片测试装置,连接更加方便、快捷,可以快速准确地实现对待测芯片的检测,有效地缩短了产品的开发和量产周期,降低了产品的成本。
以上内容仅为本实用新型的较佳实施例,对于本领域的普通技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.芯片测试用转接模组,其特征在于,包括;
模组本体(100),其上设置检测电路(110),待测芯片能置于所述模组本体(100)上,并连通于所述检测电路(110);
转接板(200),其上设置有转接电路(210),所述模组本体(100)设置于所述转接板(200),且所述检测电路(110)与所述转接电路(210)导通,所述转接板(200)被配置为能与测试机连接,以使所述检测电路(110)通过所述转接电路(210)与所述测试机电性连接。
2.根据权利要求1所述的芯片测试用转接模组,其特征在于,所述模组本体(100)上设置有连接座(120),所述连接座(120)连通于所述检测电路(110),所述待测芯片与所述连接座(120)电性连接。
3.根据权利要求2所述的芯片测试用转接模组,其特征在于,所述连接座(120)与所述模组本体(100)焊接连接,所述待测芯片放置于所述连接座(120)中。
4.根据权利要求2所述的芯片测试用转接模组,其特征在于,所述连接座(120)上设置有多个连接点,多个所述连接点均能与所述检测电路(110)连通,所述待测芯片设置有测试触点,所述连接点的数量不小于所述测试触点的数量。
5.根据权利要求4所述的芯片测试用转接模组,其特征在于,所述连接点包括通用连接点和专用连接点,所述通用连接点分为两组,且两组所述通用连接点相对设置,所述专用连接点设置于两组所述通用连接点之间。
6.根据权利要求2所述的芯片测试用转接模组,其特征在于,所述转接板(200)上设置有避让孔(220),所述避让孔(220)用于避让所述连接座(120)。
7.根据权利要求1所述的芯片测试用转接模组,其特征在于,所述模组本体(100)上设置有第一定位孔,所述转接板(200)上设置有第二定位孔,所述第一定位孔能与所述第一定位孔连接,以使所述检测电路(110)与所述转接电路(210)导通。
8.根据权利要求7所述的芯片测试用转接模组,其特征在于,所述测试机上设置有第三定位孔,所述第二定位孔能与所述第三定位孔连接,以使所述转接电路(210)与所述测试机导通;所述转接板(200)与所述测试机导线连接。
9.根据权利要求7所述的芯片测试用转接模组,其特征在于,所述第一定位孔设置有多个,多个所述定位孔绕设于所述待测芯片的周边。
10.芯片测试装置,其特征在于,包括测试机和如权利要求1-9任一项所述的芯片测试用转接模组,所述转接板(200)与所述测试机电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322673468.4U CN220961612U (zh) | 2023-10-07 | 2023-10-07 | 芯片测试用转接模组及芯片测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322673468.4U CN220961612U (zh) | 2023-10-07 | 2023-10-07 | 芯片测试用转接模组及芯片测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220961612U true CN220961612U (zh) | 2024-05-14 |
Family
ID=91007091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322673468.4U Active CN220961612U (zh) | 2023-10-07 | 2023-10-07 | 芯片测试用转接模组及芯片测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220961612U (zh) |
-
2023
- 2023-10-07 CN CN202322673468.4U patent/CN220961612U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106771987B (zh) | 一种基于子母板的集成电路芯片老化测试装置及测试方法 | |
US7129730B2 (en) | Probe card assembly | |
CN215833546U (zh) | 一种半导体功率模块转接测试结构 | |
US20140176165A1 (en) | Apparatus for Three Dimensional Integrated Circuit Testing | |
CN100573161C (zh) | 探针测量装置及*** | |
CN108333395A (zh) | 一种基于晶圆测试设计的探针卡基板 | |
CN109031102B (zh) | 一种芯片测试装置 | |
CN220961612U (zh) | 芯片测试用转接模组及芯片测试装置 | |
US6292005B1 (en) | Probe card for IC testing apparatus | |
CN114167250A (zh) | 一种bga焊盘测试装置及测试方法 | |
CN208937620U (zh) | 适用于半导体晶圆制造的弹簧针测试连接器 | |
JPH11142472A (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
CN100368811C (zh) | 导线连接式圆形探针卡基板 | |
CN217718668U (zh) | 一种用于检测指纹识别模组性能的测试治具 | |
JP3224519B2 (ja) | ウェーハ測定治具、テストヘッド装置およびウェーハ測定装置 | |
CN203287491U (zh) | 芯片测试装置及*** | |
TWI325500B (en) | Integrated circuit testing apparatus | |
CN219285337U (zh) | 芯片测试***和测试平台 | |
CN218101177U (zh) | 一种半导体测试装置 | |
CN213813688U (zh) | 一种用于微光显微镜的测试夹具 | |
CN221078864U (zh) | 一种找点测试装置 | |
CN210269916U (zh) | 一种弹性压紧式霍尔器件测试装置 | |
CN221303390U (zh) | 一种芯片测试转接设备和芯片测试*** | |
CN212905029U (zh) | 一种浮动式ic测试座 | |
CN219574299U (zh) | 一种小批量裸芯片检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |