CN212136443U - 双向贴片瞬态电压抑制二极管 - Google Patents
双向贴片瞬态电压抑制二极管 Download PDFInfo
- Publication number
- CN212136443U CN212136443U CN202021219248.4U CN202021219248U CN212136443U CN 212136443 U CN212136443 U CN 212136443U CN 202021219248 U CN202021219248 U CN 202021219248U CN 212136443 U CN212136443 U CN 212136443U
- Authority
- CN
- China
- Prior art keywords
- metal lead
- diode chip
- welding
- diode
- transient voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种双向贴片瞬态电压抑制二极管,其第一金属引线和第二金属引线各自的焊接端分别与第一二极管芯片、第二二极管芯片通过第一焊片层连接,此第一二极管芯片的与第二二极管芯片的同极端通过第二焊片层电连接;所述第一焊片层位于第一金属引线、第二金属引线各自的端面板、凸柱与第一二极管芯片、第二二极管芯片之间;所述第一金属引线的焊接端和引脚端之间具有一第一折弯部,所述第二金属引线的焊接端和引脚端之间具有第二折弯部,第一金属引线、第二金属引线各自的引脚端与环氧封装体底部平行且在高度方向低于环氧封装体底部。本实用新型双向贴片瞬态电压抑制二极管双向贴片瞬态电压抑制二极管有效提高了器件的可靠性,减少占用的空间同时,有利于焊接和热量的扩散。
Description
技术领域
本实用新型涉及半导体器件技术领域,尤其涉及一种双向贴片瞬态电压抑制二极管。
背景技术
瞬态电压抑制二极管简称TVS,又称为钳位型二极管,是目前国际上普遍使用的一种高效能电路保护器件。当瞬态电压抑制二极管的两极受到反向瞬态高能量冲击时,它能以10-12s量级的速度,将其两极间的高阻抗变为低阻抗,吸收高达数千瓦的浪涌功率,将两极间的箝位电压位于一个预定值,有效地保护电子线路中的精密元器件,免受各种浪涌脉冲的损坏。而在高频线路的应用中,由于常规的瞬态电压抑制二极管的结电容通常只有几百pF左右,即使瞬态电压抑制二极管处于不工作的状态下,高频信号往往也会失真。
发明内容
本实用新型的目的是提供一种双向贴片瞬态电压抑制二极管,该双向贴片瞬态电压抑制二极管有效提高了器件的可靠性,减少占用的空间同时,有利于焊接和热量的扩散。
为达到上述目的,本实用新型采用的技术方案是:一种双向贴片瞬态电压抑制二极管,包括:第一二极管芯片、第二二极管芯片、第一金属引线和第二金属引线,所述第一二极管芯片、第二二极管芯片、第一金属引线和第二金属引线各自的焊接端位于环氧封装体内,此第一金属引线和第二金属引线各自引脚端分别从环氧封装体底部延伸出,所述第一金属引线和第二金属引线各自的焊接端分别与第一二极管芯片、第二二极管芯片通过第一焊片层连接,此第一二极管芯片与第二二极管芯片的同极端通过第二焊片层电连接;
所述第一金属引线和第二金属引线各自的焊接端进一步包括端面板和位于端面板表面间隔分布的若干个凸柱,所述第一焊片层位于第一金属引线、第二金属引线各自的端面板、凸柱与第一二极管芯片、第二二极管芯片之间;
所述第一金属引线的焊接端和引脚端之间具有一第一折弯部,所述第二金属引线的焊接端和引脚端之间具有第二折弯部,第一金属引线、第二金属引线各自的引脚端与环氧封装体底部平行且在高度方向低于环氧封装体底部,此第一金属引线的第一折弯部和第二金属引线的第二折弯部均开有一通孔。
上述技术方案中进一步改进的方案如下:
1. 上述方案中,所述第一二极管芯片、第二二极管芯片各自的面积与第一二极管芯片、第二二极管芯片各自面积的面积比10:1~2。
2. 上述方案中,所述通孔位于第一折弯部或者第二金属引线的中部。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
1. 本实用新型双向贴片瞬态电压抑制二极管,其第一二极管芯片的正极与第二二极管芯片的负极通过第二焊片层电连接;所述第一金属引线和第二金属引线各自的焊接端进一步包括端面板和位于端面板表面间隔分布的若干个凸柱,所述第一焊片层位于第一金属引线、第二金属引线各自的端面板、凸柱与第一二极管芯片、第二二极管芯片之间,有效改善了焊接过程中二极管芯片与金属引线的位置偏移,避免了虚焊,从而提高了器件的可靠性并延长了芯片的使用寿命。
2. 本实用新型双向贴片瞬态电压抑制二极管,其第一金属引线的焊接端和引脚端之间具有一第一折弯部,所述第二金属引线的焊接端和引脚端之间具有第二折弯部,第一金属引线、第二金属引线各自的引脚端与环氧封装体底部平行且在高度方向低于环氧封装体底部,此第一金属引线的第一折弯部和第二金属引线的第二折弯部均开有一通孔,减少占用的空间同时,有利于焊接和热量的扩散。
附图说明
附图1为本实用新型双向贴片瞬态电压抑制二极管结构示意图。
以上附图中:11、第一二极管芯片;12、第二二极管芯片;2、第一金属引线;3、第二金属引线;4、焊接端;5、引脚端;6、环氧封装体;7、第一焊片层;8、端面板;9、凸柱;10、第二焊片层;13、第一折弯部;14、第二折弯部;15、通孔。
具体实施方式
实施例1:一种双向贴片瞬态电压抑制二极管,包括:第一二极管芯片11、第二二极管芯片12、第一金属引线2和第二金属引线3,所述第一二极管芯片11、第二二极管芯片12、第一金属引线2和第二金属引线3各自的焊接端4位于环氧封装体6内,此第一金属引线2和第二金属引线3各自引脚端5分别从环氧封装体6底部延伸出,所述第一金属引线2和第二金属引线3各自的焊接端4分别与第一二极管芯片11、第二二极管芯片12通过第一焊片层7连接,此第一二极管芯片11与第二二极管芯片12的同极端通过第二焊片层10电连接;
所述第一金属引线2和第二金属引线3各自的焊接端4进一步包括端面板8和位于端面板8表面间隔分布的若干个凸柱9,所述第一焊片层7位于第一金属引线2、第二金属引线3各自的端面板8、凸柱9与第一二极管芯片11、第二二极管芯片12之间;
所述第一金属引线2的焊接端4和引脚端5之间具有一第一折弯部13,所述第二金属引线3的焊接端4和引脚端5之间具有第二折弯部14,第一金属引线2、第二金属引线3各自的引脚端5与环氧封装体6底部平行且在高度方向低于环氧封装体6底部,此第一金属引线2的第一折弯部13和第二金属引线3的第二折弯部14均开有一通孔15。
上述第一二极管芯片11、第二二极管芯片12各自的面积与第一二极管芯片11、第二二极管芯片12各自面积的面积比10:1.4。
实施例2:一种双向贴片瞬态电压抑制二极管,包括:第一二极管芯片11、第二二极管芯片12、第一金属引线2和第二金属引线3,所述第一二极管芯片11、第二二极管芯片12、第一金属引线2和第二金属引线3各自的焊接端4位于环氧封装体6内,此第一金属引线2和第二金属引线3各自引脚端5分别从环氧封装体6底部延伸出,所述第一金属引线2和第二金属引线3各自的焊接端4分别与第一二极管芯片11、第二二极管芯片12通过第一焊片层7连接,此第一二极管芯片11与第二二极管芯片12的同极端通过第二焊片层10电连接;
所述第一金属引线2和第二金属引线3各自的焊接端4进一步包括端面板8和位于端面板8表面间隔分布的若干个凸柱9,所述第一焊片层7位于第一金属引线2、第二金属引线3各自的端面板8、凸柱9与第一二极管芯片11、第二二极管芯片12之间;
所述第一金属引线2的焊接端4和引脚端5之间具有一第一折弯部13,所述第二金属引线3的焊接端4和引脚端5之间具有第二折弯部14,第一金属引线2、第二金属引线3各自的引脚端5与环氧封装体6底部平行且在高度方向低于环氧封装体6底部,此第一金属引线2的第一折弯部13和第二金属引线3的第二折弯部14均开有一通孔15。
上述第一二极管芯片11、第二二极管芯片12各自的面积与第一二极管芯片11、第二二极管芯片12各自面积的面积比10:1.8。
上述通孔15位于第一折弯部13或者第二金属引线3的中部。
采用上述双向贴片瞬态电压抑制二极管时,其有效改善了焊接过程中二极管芯片与金属引线的位置偏移,避免了虚焊,从而提高了器件的可靠性并延长了芯片的使用寿命;还有,其第一金属引线的焊接端和引脚端之间具有一第一折弯部,所述第二金属引线的焊接端和引脚端之间具有第二折弯部,第一金属引线、第二金属引线各自的引脚端与环氧封装体底部平行且在高度方向低于环氧封装体底部,此第一金属引线的第一折弯部和第二金属引线的第二折弯部均开有一通孔,减少占用的空间同时,有利于焊接和热量的扩散。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种双向贴片瞬态电压抑制二极管,其特征在于:包括:第一二极管芯片(11)、第二二极管芯片(12)、第一金属引线(2)和第二金属引线(3),所述第一二极管芯片(11)、第二二极管芯片(12)与第一金属引线(2)和第二金属引线(3)各自的焊接端(4)均位于环氧封装体(6)内,此第一金属引线(2)和第二金属引线(3)各自引脚端(5)分别从环氧封装体(6)底部延伸出,所述第一金属引线(2)和第二金属引线(3)各自的焊接端(4)分别与第一二极管芯片(11)、第二二极管芯片(12)通过第一焊片层(7)连接,此第一二极管芯片(11)与第二二极管芯片(12)的同极端通过第二焊片层(10)电连接;
所述第一金属引线(2)和第二金属引线(3)各自的焊接端(4)进一步包括端面板(8)和位于端面板(8)表面间隔分布的若干个凸柱(9),2个所述第一焊片层(7)分别位于第一金属引线(2)、第二金属引线(3)各自的端面板(8)、凸柱(9)与第一二极管芯片(11)、第二二极管芯片(12)之间;
所述第一金属引线(2)的焊接端(4)和引脚端(5)之间具有一第一折弯部(13),所述第二金属引线(3)的焊接端(4)和引脚端(5)之间具有第二折弯部(14),第一金属引线(2)、第二金属引线(3)各自的引脚端(5)与环氧封装体(6)底部平行且在高度方向低于环氧封装体(6)底部,此第一金属引线(2)的第一折弯部(13)和第二金属引线(3)的第二折弯部(14)均开有一通孔(15)。
2.根据权利要求1所述的双向贴片瞬态电压抑制二极管,其特征在于:所述第一二极管芯片(11)、第二二极管芯片(12)各自的面积与第一金属引线(2)、第二金属引线(3)各自折弯部的截面积的面积比10:1~2。
3.根据权利要求1所述的双向贴片瞬态电压抑制二极管,其特征在于:所述通孔(15)位于第一折弯部(13)或者第二金属引线(3)的中部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021219248.4U CN212136443U (zh) | 2020-06-28 | 2020-06-28 | 双向贴片瞬态电压抑制二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021219248.4U CN212136443U (zh) | 2020-06-28 | 2020-06-28 | 双向贴片瞬态电压抑制二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212136443U true CN212136443U (zh) | 2020-12-11 |
Family
ID=73686230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021219248.4U Active CN212136443U (zh) | 2020-06-28 | 2020-06-28 | 双向贴片瞬态电压抑制二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212136443U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241339A (zh) * | 2021-04-29 | 2021-08-10 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
-
2020
- 2020-06-28 CN CN202021219248.4U patent/CN212136443U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241339A (zh) * | 2021-04-29 | 2021-08-10 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
CN113241339B (zh) * | 2021-04-29 | 2022-06-21 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203882995U (zh) | 半导体组件 | |
CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
CN211788976U (zh) | 一种tss与双向tvs合封贴片二极管 | |
CN212136441U (zh) | 高可靠性双向tvs二极管 | |
CN212136442U (zh) | 高浪涌双向瞬态电压抑制半导体器件 | |
CN210837329U (zh) | 一种贴片式集成压敏电阻 | |
CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
CN211700271U (zh) | 一种大功率双向贴片瞬态电压抑制二极管 | |
CN212113708U (zh) | 一种高功率半导体器件的贴片框架及其封装 | |
CN211629087U (zh) | 多引脚大功率防浪涌器件 | |
CN210640241U (zh) | 一种模块化封装半导体防浪涌器件 | |
CN212811289U (zh) | Tvs过压保护器件 | |
CN217214696U (zh) | 贴片式双向瞬态电压抑制保护器件 | |
CN108400131A (zh) | 内串联结构二极管管堆 | |
CN216413063U (zh) | 瞬态抑制二极管 | |
CN216413065U (zh) | 双向贴片瞬态电压抑制器件 | |
CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
CN212136429U (zh) | 快速恢复功率轴向半导体器件 | |
CN111477594A (zh) | 一种tss与双向tvs合封贴片二极管 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN212136427U (zh) | 快速恢复反向半导体器件 | |
CN215578513U (zh) | 大功率半导体器件 | |
CN2237280Y (zh) | 轴向塑封双向触发二极管 | |
CN215578512U (zh) | 高良率大功率器件 | |
CN210837753U (zh) | 一种高可靠性的瞬态电压抑制二极管阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |