CN210051922U - 平面光波导集成芯片 - Google Patents
平面光波导集成芯片 Download PDFInfo
- Publication number
- CN210051922U CN210051922U CN201920723321.2U CN201920723321U CN210051922U CN 210051922 U CN210051922 U CN 210051922U CN 201920723321 U CN201920723321 U CN 201920723321U CN 210051922 U CN210051922 U CN 210051922U
- Authority
- CN
- China
- Prior art keywords
- layer
- cladding layer
- integrated chip
- planar
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本实用新型提供了一种平面光波导集成芯片,包括衬底层、设于衬底层上的第一包覆层、第二包覆层和芯层,芯层位于第一包覆层和第二包覆层之间;芯层包括平面光波导光路和包覆平面光波导光路的第三包覆层,第三包覆层位于第一包覆层与第二包覆层之间;集成芯片具有至少两个芯层。该平面光波导集成芯片将至少两个包括平面光波导光路的芯层集成在一个衬底层上,同时实现复用/解复用的功能,与现有技术中将光波导芯片分别制成模块后封装相比,本申请的集成芯片封装后尺寸小;用平面光波导代替光纤耦合,可靠性高,成品率高。
Description
技术领域
本实用新型涉及光通信领域,特别涉及一种平面光波导集成芯片。
背景技术
基于平面光波导技术(Planar Lightwave Circuit,简称PLC)的阵列波导光栅(Arrayed Waveguide Grating,简称AWG)正在快速进入通信市场,AWG是实现波分复用***(Wavelength Division Multiplexing,简称WDM)中复用/解复用功能的重要器件。常规AWG光波导芯片可简单分为四层即衬底、下包层、芯层及上包层,但其仅能单独实现多波复用或者解复用的功能。当AWG用于WDM***时,需要将AWG光波导芯片分别制成模块,然后通过加入电路控制、机架整合等方式对其进行封装,但分立器件组装成的复用/解复用器机架比起单片集成的器件,存在封装尺寸大的问题;并且其中的光纤对准耦合步骤繁琐,会导致组装成的复用/解复用器可靠性较低等问题。
实用新型内容
本实用新型的目的在于提供一种平面光波导集成芯片,以解决现有技术中的复用/解复用器封装尺寸大、可靠性和成品率低的技术问题。
为达到上述目的,本实用新型的技术方案是这样实现的:
本实用新型提供了一种平面光波导集成芯片,所述集成芯片包括衬底层、设于所述衬底层上的第一包覆层、第二包覆层和芯层,所述芯层位于所述第一包覆层和所述第二包覆层之间;所述芯层包括平面光波导光路和包覆所述平面光波导光路的第三包覆层,所述第三包覆层位于所述第一包覆层与所述第二包覆层之间;所述集成芯片具有至少两个所述芯层。
进一步地,所述衬底层的一侧形成所述第一包覆层与所述第二包覆层,所述第一包覆层与所述第二包覆层之间形成至少两个所述芯层。
进一步地,所述衬底层的两侧均形成所述第一包覆层与所述第二包覆层,所述第一包覆层与所述第二包覆层之间形成至少一个所述芯层。
进一步地,所述第一包覆层与所述第二包覆层之间形成一个所述芯层,所述芯层还包括可变光衰减光路,所述可变光衰减光路的输入端与所述平面光波导光路的输出端连接。
进一步地,相邻所述芯层的所述平面光波导光路呈环抱式设置。
进一步地,所述第三包覆层包括分层沉积的多个第一沉积层,所述第一沉积层的厚度为1μm~2μm。
进一步地,所述第三包覆层的厚度大于所述平面光波导光路的厚度,所述第三包覆层的厚度为4μm~6μm。
进一步地,所述第二包覆层包括分层沉积的多个第二沉积层,所述第二沉积层的厚度为2μm~4μm。
进一步地,所述第一包覆层、所述第二包覆层的厚度范围均为15μm~20μm。
进一步地,所述集成芯片的材质选自硅-二氧化硅、铌酸锂、聚合物、Ⅲ-Ⅴ族半导体化合物中的一种。
本实用新型提供的平面光波导集成芯片将至少两个包括平面光波导光路的芯层集成在一个衬底层上,同时实现复用/解复用的功能,与现有技术中将光波导芯片分别制成模块后封装相比,本实用新型的集成芯片封装后尺寸小;用平面光波导代替光纤耦合,可靠性高,成品率高。
附图说明
图1为本实用新型一实施例提供的平面光波导集成芯片的剖面图;
图2为本实用新型另一实施例提供的平面光波导集成芯片的剖面图;
图3为本实用新型又一实施例提供的平面光波导集成芯片的剖面图;
图4为本实用新型实施例提供的平面光波导集成芯片的结构示意图。
附图标记说明:
100、衬底层;200、第一包覆层;300、第二包覆层;400、芯层;410、平面光波导光路;420、第三包覆层;430、可变光衰减光路。
具体实施方式
下面结合附图及具体实施例对本实用新型再作进一步详细的说明。在本实用新型中的“第一”、“第二”等描述,仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量或顺序。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个、三个等,除非另有明确具体的限定。
参照图1至图3,本实用新型实施例提供了一种平面光波导集成芯片,集成芯片包括衬底层100、设于衬底层100上的第一包覆层200、第二包覆层300和芯层400,芯层400位于第一包覆层200和第二包覆层300之间;芯层400包括平面光波导光路410和包覆平面光波导光路410的第三包覆层420,第三包覆层420位于第一包覆层200与第二包覆层300之间;集成芯片具有至少两个芯层400。
本实用新型实施例的平面光波导集成芯片包括至少两个芯层400,其中芯层400包括平面光波导光路410和第三包覆层420。本实用新型中平面光波导光路410可包括诸如波分复用光路或者波分解复用光路。多个芯层400可以形成于衬底层100的同侧,也可以形成于衬底层100的两侧,平面光波导光路410通过选择合适的连接方向,即可使平面光波导集成芯片同时实现波分复用、波分解复用的功能。波分复用光路的罗兰圆处设置有输入平板波导或输出平板波导,输入平板波导和输出平板波导横向或纵向扩展排列,外形可以为矩形或者梯形。输入平板波导、输出平板波导用于模场转换,将高折射率差的平面光波导结构转换为低折射率差的平面光波导结构,使得单模模场扩散,用于实现大于等于0.75%折射率的小型化芯片的更高效的波导耦合。
本实用新型实施例提供的平面光波导集成芯片将至少两个包括平面光波导光路410的芯层400集成在一个衬底层100上,同时实现复用/解复用的功能,与现有技术中将光波导芯片分别制成模块后封装相比,本实用新型的集成芯片封装后尺寸小;用平面光波导代替光纤耦合,可靠性高,成品率高。
在一些实施例中,参照图1,衬底层100的一侧形成第一包覆层200与第二包覆层300,第一包覆层200与第二包覆层300之间形成至少两层芯层400。第一包覆层200与第二包覆层300形成于衬底层100的同侧,此结构中,第一包覆层200与第二包覆层300之间形成至少两层芯层400,以使获得的平面光波导集成芯片具有波分复用和波分解复用的功能。
在另一些实施例中,参照图2、图3,衬底层100的两侧均形成第一包覆层200与第二包覆层300,第一包覆层200与第二包覆层300之间形成至少一层芯层400。此结构中,第一包覆层200与第二包覆层300之间可以形成一层芯层400,衬底层100两侧的芯层400共同作用实现波分复用和波分解复用的功能。进一步地,第一包覆层200与第二包覆层300之间形成一层芯层400,芯层400还包括可变光衰减光路430,可变光衰减光路430的输入端与平面光波导光路的输出端连接。芯层400还可以包括Y分支结构光路、MMI结构光路或者MZI结构光路,以实现平面光波导芯片不同的应用功能。当衬底层100两侧均形成第一包覆层200和第二包覆层300时,第一包覆层200与第二包覆层300之间可以形成一层芯层400,此时,平面光波导集成芯片还可以在芯层400内形成可变光衰减光路430,其输入端与平面光波导光路的输出端连接,可以使平面光波导集成芯片具有光功率可调的功能。可以理解地,衬底层100的一侧形成一层芯层400,制作的平面光波导集成芯片的平面光波导光路的表面可以制作金属薄膜电极,金属薄膜电极与定温电路连接,可以实现波长控制。进一步地,可变光衰减光路430采用MZI干涉结构,在可变光衰减光路430的表面制作金属薄膜电极,金属薄膜电极通过加热控制与反馈环路的信号连接,可用于实现相位控制。平面光波导集成芯片还包括热电制冷控制器,控制器分别与平面光波导光路表面及可变光衰减光路430表面的金属薄膜电极连接。
进一步地,相邻芯层400的平面光波导光路410呈环抱式设置。参照图4,以平面光波导光路410为波分复用光路为例,平面光波导集成芯片包括相邻的芯层400时,相邻芯层400的波分复用光路环抱设置,相邻芯层400的波分复用光路的输入平板波导及输出平板波导分别交叉。相邻芯层400的平面光波导光路410采用环抱式设计,能够降低集成芯片的厚度,并且避免波导间容易产生的光波导干涉的问题。
进一步地,第三包覆层420包括分层沉积的多个第一沉积层,第一沉积层的厚度为1μm~2μm。在形成平面光波导集成芯片的步骤中,形成包覆平面光波导光路410的第三包覆层420时采用BPSG分层沉积的方法,并且在每次形成一个第一沉积层后,采用热氧化工艺和退火工艺进行处理。上述制作方法使第一沉积层处于熔融状态,增加了第一沉积层中硼、磷的扩散能力,使沉积层中富裕的硼、磷通过向第一沉积层的底部扩散,与Si-SiO2继续结合,改善第三包覆层420的致密程度,使第三包覆层420更为稳定。第三包覆层420沉积于平面光波导光路410上,多次分层沉积,每次沉积的第一沉积层厚度不能太大,以提高平面光波导集成芯片的成品率。进一步地,第三包覆层420的厚度大于平面光波导光路410的厚度第三包覆层420的厚度为4μm~6μm。第三包覆层420用于包覆平面光波导光路410,第三包覆层420的厚度不宜过大,厚度过大会增大平面光波导芯片封装后的体积;第三包覆层420的厚度也不宜过小,厚度过小会导致无法完全包覆平面光波导光路410。
进一步地,第二包覆层300包括分层沉积的多个第二沉积层,第二沉积层的厚度为2μm~4μm。形成第二包覆层300时,同样采用BPSG分层沉积的方法。每次形成的第一沉积层厚度大于每次形成的第二沉积层的厚度,因为第二包覆层300形成于芯层400的上方,为芯层400的保护层,本实用新型对第一沉积层的厚度范围要求较低,可以每次沉积的第一沉积层的厚度较大(2μm~4μm),以节省沉积的时间,提高生产效率。
进一步地,第一包覆层200、第二包覆层300的厚度范围均为15μm~20μm。第一包覆层200与第二包覆层300的厚度不宜过大,厚度过大会增大平面光波导芯片的封装后的体积;第一包覆层200与第二包覆层300的厚度不宜过小,厚度过小无法对芯层400起到保护作用。
本实用新型实施例的集成芯片的输出波导间的距离为127μm或者127μm的整数倍、250μm或者250μm的整数倍。如果没有限制,本实用新型实施例的集成芯片的输出波导间距离可以进行任意设置。本实用新型实施例的集成芯片可以缩短波导间距,进而煎炒集成芯片的尺寸。
进一步地,集成芯片的材质选自硅-二氧化硅、铌酸锂、聚合物、Ⅲ-Ⅴ族半导体化合物中的一种。本实用新型实施例中,集成芯片的材质即衬底层100、第一包覆层200、第二包覆层300及第三包覆层420的材质,可以为硅-二氧化硅、铌酸锂、聚合物、Ⅲ-Ⅴ族半导体化合物这些常用的芯片的材质。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不同限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。并且,本实用新型各个实施方式之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种平面光波导集成芯片,其特征在于,所述集成芯片包括衬底层、设于所述衬底层上的第一包覆层、第二包覆层和芯层,所述芯层位于所述第一包覆层和所述第二包覆层之间;
所述芯层包括平面光波导光路和包覆所述平面光波导光路的第三包覆层,所述第三包覆层位于所述第一包覆层与所述第二包覆层之间;
所述集成芯片具有至少两个所述芯层。
2.根据权利要求1所述的平面光波导集成芯片,其特征在于,所述衬底层的一侧形成所述第一包覆层与所述第二包覆层,所述第一包覆层与所述第二包覆层之间形成至少两个所述芯层。
3.根据权利要求1所述的平面光波导集成芯片,其特征在于,所述衬底层的两侧均形成所述第一包覆层与所述第二包覆层,所述第一包覆层与所述第二包覆层之间形成至少一个所述芯层。
4.根据权利要求3所述的平面光波导集成芯片,其特征在于,所述第一包覆层与所述第二包覆层之间形成一个所述芯层,所述芯层还包括可变光衰减光路,所述可变光衰减光路的输入端与所述平面光波导光路的输出端连接。
5.根据权利要求1~3任意一项所述的平面光波导集成芯片,其特征在于,相邻所述芯层的所述平面光波导光路呈环抱式设置。
6.根据权利要求1~4任意一项所述的平面光波导集成芯片,其特征在于,所述第三包覆层包括分层沉积的多个第一沉积层,所述第一沉积层的厚度为1μm~2μm。
7.根据权利要求6所述的平面光波导集成芯片,其特征在于,所述第三包覆层的厚度大于所述平面光波导光路的厚度,所述第三包覆层的厚度为4μm~6μm。
8.根据权利要求1~4任意一项所述的平面光波导集成芯片,其特征在于,所述第二包覆层包括分层沉积的多个第二沉积层,所述第二沉积层的厚度为2μm~4μm。
9.根据权利要求1~4任意一项所述的平面光波导集成芯片,其特征在于,所述第一包覆层、所述第二包覆层的厚度范围均为15μm~20μm。
10.根据权利要求1~4任意一项所述的平面光波导集成芯片,其特征在于,所述集成芯片的材质选自硅-二氧化硅、铌酸锂、聚合物、Ⅲ-Ⅴ族半导体化合物中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920723321.2U CN210051922U (zh) | 2019-05-20 | 2019-05-20 | 平面光波导集成芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920723321.2U CN210051922U (zh) | 2019-05-20 | 2019-05-20 | 平面光波导集成芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210051922U true CN210051922U (zh) | 2020-02-11 |
Family
ID=69395134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920723321.2U Active CN210051922U (zh) | 2019-05-20 | 2019-05-20 | 平面光波导集成芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210051922U (zh) |
-
2019
- 2019-05-20 CN CN201920723321.2U patent/CN210051922U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5408569A (en) | Optical channel waveguide having a high germania cladding content | |
US7212709B2 (en) | Optical waveguide device and optical waveguide module | |
US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
CN108292012A (zh) | 光耦合方案 | |
JP2531634B2 (ja) | 光合分波器 | |
US20110064355A1 (en) | Waveguide device and module | |
Feng et al. | Compact single-chip VMUX/DEMUX on the silicon-on-insulator platform | |
EP1070269A2 (en) | Optoelectric multichip module | |
JPH0675137A (ja) | 光伝送モジュール | |
CN116643335A (zh) | 邻近光学部件定位的导热特征 | |
CN1879056A (zh) | 可调谐光栅辅助的定向光耦合器 | |
CN210051922U (zh) | 平面光波导集成芯片 | |
CN112379489B (zh) | 一种硅基wdm接收器件及其制备方法 | |
Nasu et al. | Ultrasmall 100 GHz 40-channel VMUX/DEMUX based on single-chip 2.5%-Δ PLC | |
CN116088096A (zh) | 一种双入双出模式转换器及设计方法 | |
Ogawa et al. | Packaging technology for ultra-small variable optical attenuator multiplexer (V-AWG) with multichip PLC integration structure using chip-scale-package PD array | |
Yamada et al. | New planar lightwave circuit (PLC) platform eliminating Si terraces and its application to opto-electronic hybrid integrated modules | |
CN106526752B (zh) | 用于多模光波导3dB分束的定向耦合器及耦合方法 | |
Takahashi et al. | A polymer PLC platform with a fiber-alignment V-groove for a low-cost 10-GbE WWDM transmitter | |
CN216013727U (zh) | 一种平面光波导芯片 | |
CN218497188U (zh) | 双层光芯片及光芯片与光纤耦合的耦合接口结构 | |
CN219266574U (zh) | 一种用于光波分复用器的plc型光波导芯片 | |
CN115144960B (zh) | 一种多模输出波导的模式转换装置及高速探测*** | |
WO2023084610A1 (ja) | 光モジュールおよびその作製方法 | |
US20030210865A1 (en) | Method and apparatus for coupling of optically active devices to a planar lightwave circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |