CN208315303U - 薄膜芯片电阻 - Google Patents
薄膜芯片电阻 Download PDFInfo
- Publication number
- CN208315303U CN208315303U CN201820837614.9U CN201820837614U CN208315303U CN 208315303 U CN208315303 U CN 208315303U CN 201820837614 U CN201820837614 U CN 201820837614U CN 208315303 U CN208315303 U CN 208315303U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- thin film
- substrate
- film chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
一种薄膜芯片电阻,包含基板、电阻层、第一与第二电极、保护层、及第一至第四接面层。基板具有相对的第一与第二表面。基板具有第一及第二通孔。电阻层设于第一表面上。电阻层包含第一、第二、及第三部分位于第一与第二部分之间。第一电极自电阻层的第一部分穿过第一通孔而延伸至基板的第二表面的第一区上。第二电极自电阻层的第二部分穿过第二通孔而延伸至基板的第二表面的第二区上。保护层覆盖电阻层的第三部分。第一与第二接面层分别覆盖第一通孔的相对两侧的第一电极。第三与第四接面层分别覆盖第二通孔的相对两侧的第二电极。因电极可由基板正面经通孔而延伸至背面,故电极较易散热且温度分布较均匀,可降低因电极热效应所造成的电阻值变化。
Description
技术领域
本新型是有关于一种电阻,且特别是有关于一种薄膜芯片电阻。
背景技术
在制作薄膜芯片电阻时,一般是利用印刷、溅镀或贴合的方式在不导电的承载片或基板的上表面形成电阻材料层。并在芯片基板的两端,可为长边或短边的电阻材料层的表面上或电阻材料层与基板之间各设置导电端电极。接着,利用浸沾(dip)或溅镀方式在芯片的这两端的侧壁各形成侧边电极。接下来,利用印刷或溅镀工艺,在芯片基板背面形成背面电极。借此使芯片基板的正面、侧壁和背面的这三面上的电极导通。随后再利用电镀的方式在这三面电极上形成可焊接的电极接面层。
然而,当薄膜芯片电阻的电阻值小于1Ω时,薄膜芯片电阻采正面焊接与背面焊接时的电阻值与温度电阻系数(TCR)会有明显的差异。而且,侧壁电极容易因工艺因素而有剥离或裂面风险,如此会造成薄膜芯片电阻的电阻值不稳定。此外,薄膜芯片电阻使用时容易因为电流过度集中在单一焊接面而造成电极接面层的锡氧化,导致薄膜芯片电阻的单一面温度过度集中,进而造成薄膜芯片电阻的阻值异常。
实用新型内容
因此,本实用新型的一目的就是在提供一种薄膜芯片电阻,其基板的相对两端设有电极通孔,电极可由基板正面经由通孔而延伸至基板背面,借此可使电极的温度分布较均匀,且电极较易散热,进而可降低因电极热效应所造成的电阻值变化。
本实用新型的另一目的是在提供一种薄膜芯片电阻,其电极结构可包含侧边电极,如此侧边电极与通孔中的电极可形成并联通路,借此可降低电极贡献的温度电阻效应。
本实用新型的又一目的是在提供一种薄膜芯片电阻,其在将薄膜芯片电阻焊接于电路板时,部分焊料可附着于侧边电极,借此可增加焊接强度。因此,侧边电极可不再是主要的焊接导电区,如此可降低侧面电极因工艺而剥离的风险,进而可提高薄膜芯片电阻的阻值的稳定度。
根据本实用新型的上述目的,提出一种薄膜芯片电阻。此薄膜芯片电阻包含基板、第一电阻层、第一电极、第二电极、第一保护层、第一接面层、第二接面层、第三接面层以及第四接面层。基板具有相对的第一表面与第二表面,其中基板具有至少一第一通孔以及至少一第二通孔,第一通孔与第二通孔自第一表面延伸至第二表面。第一电阻层设于基板的第一表面上,其中第一电阻层包含第一部分、第二部分、以及第三部分,第三部分位于第一部分与第二部分之间。第一电极自第一电阻层的第一部分上穿过第一通孔而延伸至基板的第二表面的第一区上。第二电极自第一电阻层的第二部分上穿过第二通孔而延伸至基板的第二表面的第二区上,第二电极与第一电极分开。第一保护层覆盖第一电阻层的第三部分。第一接面层与第二接面层分别覆盖第一通孔的相对两侧的第一电极。第三接面层与第四接面层分别覆盖第二通孔的相对两侧的第二电极。
依据本实用新型的一实施例,上述基板的第二表面具有第三区介于第一区与第二区之间,且薄膜芯片电阻还包含第二保护层覆盖第三区。
依据本实用新型的一实施例,上述薄膜芯片电阻还包含散热层位于第二表面的第三区上,其中第二保护层覆盖散热层。
依据本实用新型的一实施例,上述薄膜芯片电阻还包含第二电阻层设于基板的第二表面上。
依据本实用新型的一实施例,上述基板为氮化铝基板。
根据本实用新型的上述目的,还提出一种薄膜芯片电阻。此薄膜芯片电阻包含基板、第一电阻层、第一电极、第二电极、第一保护层、第一接面层以及第二接面层。基板具有相对的第一表面与第二表面、以及相对的第一侧面与第二侧面,其中第一侧面与第二侧面均接合于第一表面与第二表面之间,基板具有至少一第一通孔以及至少一第二通孔,第一通孔与第二通孔自第一表面延伸至第二表面。第一电阻层设于基板的第一表面上,其中第一电阻层包含第一部分、第二部分以及第三部分。第一电极包含第一部分位于第一电阻层的第一部分上、第二部分位于基板的第二表面的第一区上、第三部分位于第一通孔中且连接第一电极的第一部分与第二部分、以及第四部分覆盖第一侧面且连接第一电极的第一部分与第二部分。第二电极与第一电极分开。第二电极包含第一部分位于第一电阻层的第二部分上、第二部分位于基板的第二表面的第二区上、第三部分位于第二通孔中且连接第二电极的第一部分与第二部分、以及第四部分覆盖第二侧面且连接第二电极的第一部分与第二部分。第一保护层覆盖第一电阻层的第三部分。第一接面层覆盖第一电极的第一部分、第二部分以及第四部分。第二接面层覆盖第二电极的第一部分、第二部分以及第四部分。
依据本实用新型的一实施例,上述基板的第二表面具有第三区介于第一区与第二区之间,且薄膜芯片电阻还包含第二保护层覆盖第三区。
依据本实用新型的一实施例,上述薄膜芯片电阻还包含散热层位于第二表面的第三区上,其中第二保护层覆盖散热层。
依据本实用新型的一实施例,上述薄膜芯片电阻还包含第二电阻层设于基板的第二表面上。
依据本实用新型的一实施例,上述基板为氮化铝基板。
附图说明
为让本实用新型的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1A为依照本实用新型的第一实施方式的一种薄膜芯片电阻的剖面示意图;
图1B为依照本实用新型的第一实施方式的一种薄膜芯片电阻的立体示意图;
图2为依照本实用新型的第二实施方式的一种薄膜芯片电阻的剖面示意图;
图3为依照本实用新型的第三实施方式的一种薄膜芯片电阻的剖面示意图;
图4为依照本实用新型的第四实施方式的一种薄膜芯片电阻的剖面示意图;
图5A为依照本实用新型的第五实施方式的一种薄膜芯片电阻的剖面示意图;
图5B为依照本实用新型的第五实施方式的一种薄膜芯片电阻的立体示意图;
图6为依照本实用新型的第六实施方式的一种薄膜芯片电阻的剖面示意图;
图7为依照本实用新型的第七实施方式的一种薄膜芯片电阻的剖面示意图;以及
图8为依照本实用新型的第八实施方式的一种薄膜芯片电阻的剖面示意图。
具体实施方式
请参照图1A与图1B,其分别为依照本实用新型的第一实施方式的一种薄膜芯片电阻的剖面示意图与立体示意图。在本实施例中,薄膜芯片电阻100a主要包含基板110、第一电阻层120、第一电极130、第二电极140、第一保护层150、第一接面层160、第二接面层170、第三接面层180以及第四接面层190。基板110具有第一表面112与第二表面114,第一表面112与第二表面114相对。基板110具有至少一第一通孔116与至少一第二通孔118,其中第一通孔116与第二通孔118分别设于基板110的相对两端中,且第一通孔116与第二通孔118均自第一表面112延伸至第二表面114而贯穿基板110。第二表面114具有第一区114a、第二区114b与第三区114c,其中第一区114a与第二区114b分别位于第二表面114的相对两侧,第三区114c介于第一区114a与第二区114b之间。举例而言,基板110可为FR4板、绝缘软性胶板,或氧化铝(Al2O3)、氮化铝(AlN)、氧化镁(MgO)等金属氧化物、氮化物或硅氧化物。在一较佳例子中,基板110为氮化铝基板。
第一电阻层120设于基板110的第一表面112上。第一电阻层120可包含第一部分122、第二部分124与第三部分126,其中第一部分122与第二部分124分别位于第一表面112的相对两侧,而第三部分126则位于第一部分122与第二部分124之间。
第一电极130可包含第一部分132、第二部分134与第三部分136,其中第一电极130的第一部分132位于第一电阻层120的第一部分122上,第一电极130的第二部分134位于基板110的第二表面114的第一区114a上,第一电极130的第三部分136则设于第一通孔116中,且第一电极130第三部分136的相对两端分别连接第一部分132与第二部分134。因此,第一电极130自第一电阻层120的第一部分122上穿过第一通孔116而延伸至基板110的第二表面114的第一区114a上,且第一电极130的剖面形状为类工字型。
第二电极140与第一电极130分开。第二电极140可包含第一部分142、第二部分144与第三部分146,其中第二电极140的第一部分142位于第一电阻层120的第二部分124上,第二电极140的第二部分144位于基板110的第二表面114的第二区114b上,第二电极140的第三部分146则设于第二通孔118中,且第二电极140的第三部分146的相对两端分别连接第一部分142与第二部分144。因此,第二电极140自第一电阻层120的第二部分124上穿过第二通孔118而延伸至基板110的第二表面114的第二区114b上,且第二电极140的剖面形状为类工字型。举例而言,第二电极140与第一电极130的材料可为铜或银。
第一保护层150覆盖在第一电阻层120的第三部分126上,以保护第一电阻层120。第一保护层150的材料较佳采用抗湿抗焊且高导热的材质。
第一接面层160与第二接面层170分别位于第一通孔116的相对两侧。在示范例子中,第一接面层160可包含第一镀层162与第二镀层164,其中第一镀层162与第二镀层164依序堆栈在第一电极130的第一部分132上。第一镀层162的材料可为镍(Ni),第二镀层164的材料可为锡(Sn)。第二接面层170也可包含第一镀层172与第二镀层174,其中第一镀层172与第二镀层174依序堆栈在第一电极130的第二部分134上。第一镀层172的材料可为镍,第二镀层174的材料可为锡。在一些例子中,第一接面层160与第二接面层170均可为单一锡层,或由依序堆栈的铜层、镍层与锡层所构成的多层结构。
第三接面层180与第四接面层190分别位于第二通孔118的相对两侧。第三接面层180可包含第一镀层182与第二镀层184,其中第一镀层182与第二镀层184依序堆栈在第二电极140的第一部分142上。第一镀层182的材料可为镍,第二镀层184的材料可为锡。第四接面层190可包含第一镀层192与第二镀层194,其中第一镀层192与第二镀层194依序堆栈在第二电极140的第二部分144上。第一镀层192的材料可为镍,第二镀层194的材料可为锡。在一些例子中,第三接面层180与第四接面层190均可为单一锡层,或由依序堆栈的铜层、镍层与锡层所构成的多层结构。
借由在基板110的相对两端设置穿过基板110的第一电极130与第二电极140,可使第一电极130与第二电极140的温度分布较均匀,且散热速度较快,因此可降低薄膜芯片电阻100a因电极热效应所造成的电阻值变化。
在示范例子中,制作薄膜芯片电阻器100a时,可先采用溅镀、印刷或电镀的方式在基板110的第一表面112与第二表面114上分别成长一金属层,并利用例如微影与蚀刻技术图案化金属层,而在基板110的第一表面112上形成第一电阻层120,且在第二表面114的第一区114a与第二区114b上形成导电层。在形成金属层时,第一通孔116与第二通孔118的侧壁也会形成薄薄的导电层。接着,屏蔽住第一电阻层120的第三部分126,且利用电镀技术来形成第一电极130与第二电极140。接下来,可利用激光、机械或蚀刻等方式来调整第一电阻层120的阻值。再形成第一保护层150覆盖第一电阻层120的第三部分126。随后,可利用电镀或浸沾技术形成第一接面层160、第二接面层170、第三接面层180以及第四接面层190,而完成薄膜芯片电阻100a的制作。
请参照图2,其为依照本实用新型的第二实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100b的架构与薄膜芯片电阻100a的架构大致相同,二者的差异在于薄膜芯片电阻100b还包含第二保护层152。第二保护层152覆盖在基板110的第二表面114的第三区114c上。第二保护层152的材料可与第一保护层150相同,较佳采用抗湿抗焊且高导热的材质。
请参照图3,其为依照本实用新型的第三实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100c的架构与薄膜芯片电阻100b的架构大致相同,二者的差异在于薄膜芯片电阻100c还包含散热层200。散热层200位于基板110的第二表面114的第三区114c上,且与第一电极130及第二电极140分离。第二保护层152覆盖住散热层200。散热层200的材料可与第一电极130及第二电极140的材料相同或不同。举例而言,散热层200的材料可为铜。在此实施方式中,散热层200可与第一电极130及第二电极140同时制作。
请参照图4,其为依照本实用新型的第四实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100d的架构与薄膜芯片电阻100b的架构大致相同,二者的差异在于薄膜芯片电阻100d还包含第二电阻层210。第二电阻层210覆盖在基板110的第二表面114上。第二电阻层210的材料较佳与第一电阻层120相同。在此实施方式中,第二电阻层210与第一电阻层120可一起制作。
第二电阻层210可包含第一部分212、第二部分214与第三部分216,其中第一部分212与第二部分214分别位于第二表面114的相对两侧,而第三部分216则位于第一部分212与第二部分214之间。此外,第二电阻层210的第一部分212位于第二表面114的第一区114a上,第一电极130的第二部分134位于第二电阻层210的第一部分212上。第二电阻层210的第二部分214位于第二表面114的第二区114b上,第二电极140的第二部分144位于第二电阻层210的第二部分214上。第二电阻层210的第三部分216则位于第二表面114的第三区114c上,且第二保护层152覆盖住第二电阻层210的第三部分216。
薄膜芯片电阻100d的设计形成一个并联电阻,因此可在不缩减薄膜芯片电阻100d尺寸的情况下,制作出具有更低电阻的薄膜芯片电阻100d。
请参照图5A与图5B,其分别为依照本实用新型的第五实施方式的一种薄膜芯片电阻的剖面示意图与立体示意图。薄膜芯片电阻100e的架构与薄膜芯片电阻100a的架构类似,二者的差异在于薄膜芯片电阻100e的第一电极220及第二电极230与薄膜芯片电阻100a的第一电极130及第二电极140不同,且薄膜芯片电阻100e仅具有第一接面层240与第二接面层250。
基板110具有相对的第一侧面110a与第二侧面110b。在此实施例中,第一电极220包含第一部分222、第二部分224、第三部分226与第四部分228。第一电极220的第一部分222位于第一电阻层120的第一部分122上,第一电极220的第二部分224位于基板110的第二表面114的第一区114a上,第一电极220的第三部分226位于第一通孔116中且连接第一电极220的第一部分222与第二部分224,第一电极220的第四部分228覆盖基板110的第一侧面110a且连接第一电极220的第一部分222与第二部分224。在示范例子中,第一电极220的第一部分222与第二部分224实质平行,第三部分226与第四部分228实质平行,且第一部分222与第二部分224均和第三部分226与第四部分228实质垂直。
第二电极230与第一电极220分开。第二电极230同样包含第一部分232、第二部分234、第三部分236与第四部分238。第二电极230的第一部分232位于第一电阻层120的第二部分124上,第二电极230的第二部分234位于基板110的第二表面114的第二区114b上,第二电极230的第三部分236位于第二通孔118中且连接第二电极230的第一部分232与第二部分234,第二电极230的第四部分238覆盖基板110的第二侧面110b且连接第二电极230的第一部分232与第二部分234。在示范例子中,第二电极230的第一部分232与第二部分234实质平行,第三部分236与第四部分238实质平行,且第一部分232与第二部分234均和第三部分236与第四部分238实质垂直。
在此实施例中,可在第一电极220的第一部分222、第二部分224与第三部分226形成后,以及第二电极230的第一部分232、第二部分234与第三部分236形成后,再利用浸沾或溅镀方式形成第一电极220的第四部分228与第二电极230的第四部分238。
第一接面层240覆盖第一电极220的第一部分222、第二部分224以及第四部分228,而可呈类ㄈ字型。在图5A所示的实施例中,第一接面层240包含第一镀层242与第二镀层244,其中第一镀层242与第二镀层244依序堆栈在第一电极220的第一部分222、第二部分224以及第四部分228上。第一镀层242可为镍层,第二镀层244可为锡层。
第二接面层250覆盖第二电极230的第一部分232、第二部分234以及第四部分238,且自第一部分232经由第四部分238而延伸至第二部分234。第二接面层250包含第一镀层252与第二镀层254,其中第一镀层252与第二镀层254依序堆栈在第二电极230的第一部分232、第二部分234以及第四部分238上。第一镀层252可为镍层,第二镀层254可为锡层。在一些例子中,第一接面层240与第二接面层250均可为单一锡层,或由依序堆栈的铜层、镍层与锡层所构成的多层结构。
由于第一电极220位于第一通孔116中的第三部分226与位于基板110的第一侧面110a的第四部分228可形成并联通路,且第二电极230位于第二通孔118中的第三部分236与位于基板110的第二侧面110b的第四部分238可形成并联通路,借此可降低第一电极220与第二电极230贡献的温度电阻效应。此外,在将薄膜芯片电阻100e焊接于电路板时,部分焊料可附着于第一电极220的第四部分228旁的第一接面层240、以及第二电极230的第四部分238旁的第二接面层250,借此可增加焊接结构的强度。因此,第一电极220侧面的第四部分228与第二电极230侧面的第四部分238可不再是主要的焊接导电区,如此可避免第一电极220的第四部分228与第二电极230的第四部分238剥离,进而可提高薄膜芯片电阻100e的阻值的稳定度。
请参照图6,其为依照本实用新型的第六实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100f的架构与薄膜芯片电阻100e的架构大致相同,二者的差异在于薄膜芯片电阻100f还包含第二保护层154。第二保护层154覆盖在基板110的第二表面114的第三区114c上。第二保护层154的材料可与第一保护层150相同。
请参照图7,其为依照本实用新型的第七实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100g的架构与薄膜芯片电阻100f的架构大致相同,二者的差异在于薄膜芯片电阻100g还包含散热层260。散热层260位于基板110的第二表面114的第三区114c上,且与第一电极220及第二电极230分离。第二保护层154覆盖住散热层260。散热层260的材料可与第一电极220及第二电极230的材料相同或不同。散热层260的材料可例如为铜。
请参照图8,其为依照本新型的第八实施方式的一种薄膜芯片电阻的剖面示意图。薄膜芯片电阻100h的架构与薄膜芯片电阻100f的架构大致相同,二者的差异在于薄膜芯片电阻100h还包含第二电阻层270。第二电阻层270覆盖在基板110的第二表面114上。第二电阻层270的材料较佳与第一电阻层120相同。
第二电阻层270可包含第一部分272、第二部分274与第三部分276,其中第一部分272与第二部分274分别位于第二表面114的相对两侧,第三部分276位于第一部分272与第二部分274之间。第二电阻层270的第一部分272位于第二表面114的第一区114a上,第一电极220的第二部分224位于第二电阻层270的第一部分272上。第二电阻层270的第二部分274位于第二表面114的第二区114b上,第二电极230的第二部分234位于第二电阻层270的第二部分214上。第二电阻层270的第三部分276则位于第二表面114的第三区114c上,且第二保护层154覆盖住第二电阻层270的第三部分276。
虽然本实用新型已以实施例揭露如上,然其并非用以限定本实用新型,任何在此技术领域中的技术人员,在不脱离本实用新型的精神和范围内,当可作各种改动与润饰,因此本实用新型的保护范围当以权利要求书所界定者为准。
【符号说明】
100a 薄膜芯片电阻 100b 薄膜芯片电阻
100c 薄膜芯片电阻 100d 薄膜芯片电阻
100e 薄膜芯片电阻 100f 薄膜芯片电阻
100g 薄膜芯片电阻 100h 薄膜芯片电阻
110 基板 110a 第一侧面
110b 第二侧面 112 第一表面
114 第二表面 114a 第一区
114b 第二区 114c 第三区
116 第一通孔 118 第二通孔
120 第一电阻层 122 第一部分
124 第二部分 126 第三部分
130 第一电极 132 第一部分
134 第二部分 136 第三部分
140 第二电极 142 第一部分
144 第二部分 146 第三部分
150 第一保护层 152 第二保护层
154 第二保护层 160 第一接面层
162 第一镀层 164 第二镀层
170 第二接面层 172 第一镀层
174 第二镀层 180 第三接面层
182 第一镀层 184 第二镀层
190 第四接面层 192 第一镀层
194 第二镀层 200 散热层
210 第二电阻层 212 第一部分
214 第二部分 216 第三部分
220 第一电极 222 第一部分
224 第二部分 226 第三部分
228 第四部分 230 第二电极
232 第一部分 234 第二部分
236 第三部分 238 第四部分
240 第一接面层 242 第一镀层
244 第二镀层 250 第二接面层
252 第一镀层 254 第二镀层
260 散热层 270 第二电阻层
272 第一部分 274 第二部分
276 第三部分
Claims (10)
1.一种薄膜芯片电阻,其特征在于所述薄膜芯片电阻包含:
基板,具有相对的第一表面与第二表面,其中所述基板具有至少一第一通孔以及至少一第二通孔,所述至少一第一通孔与所述至少一第二通孔自所述第一表面延伸至所述第二表面;
第一电阻层,设于所述基板的所述第一表面上,其中所述第一电阻层包含第一部分、第二部分、以及第三部分,所述第三部分位于所述第一部分与所述第二部分之间;
第一电极,自所述第一电阻层的所述第一部分上穿过所述第一通孔而延伸至所述基板的所述第二表面的第一区上;
第二电极,自所述第一电阻层的所述第二部分上穿过所述第二通孔而延伸至所述基板的所述第二表面的第二区上,所述第二电极与所述第一电极分开;
第一保护层,覆盖所述第一电阻层的所述第三部分;
第一接面层与第二接面层,分别覆盖所述第一通孔的相对两侧的所述第一电极;以及
第三接面层与第四接面层,分别覆盖所述第二通孔的相对两侧的所述第二电极。
2.如权利要求1所述的薄膜芯片电阻,其特征在于所述基板的所述第二表面具有第三区介于所述第一区与所述第二区之间,且所述薄膜芯片电阻还包含第二保护层覆盖所述第三区。
3.如权利要求2所述的薄膜芯片电阻,其特征在于所述薄膜芯片电阻还包含散热层位于所述第二表面的所述第三区上,其中所述第二保护层覆盖所述散热层。
4.如权利要求1所述的薄膜芯片电阻,其特征在于所述薄膜芯片电阻还包含第二电阻层设于所述基板的所述第二表面上。
5.如权利要求1所述的薄膜芯片电阻,其特征在于所述基板为氮化铝基板。
6.一种薄膜芯片电阻,其特征在于所述薄膜芯片电阻包含:
基板,具有相对的第一表面与第二表面、以及相对的第一侧面与第二侧面,其中所述第一侧面与所述第二侧面均接合于所述第一表面与所述第二表面之间,所述基板具有至少一第一通孔以及至少一第二通孔,所述至少一第一通孔与所述至少一第二通孔自所述第一表面延伸至所述第二表面;
第一电阻层,设于所述基板的所述第一表面上,其中所述第一电阻层包含第一部分、第二部分、以及第三部分;
第一电极,其中所述第一电极包含:
第一部分,位于所述第一电阻层的所述第一部分上;
第二部分,位于所述基板的所述第二表面的第一区上;
第三部分,位于所述第一通孔中且连接所述第一电极的所述第一部分与所述第二部分;以及
第四部分,覆盖所述第一侧面且连接所述第一电极的所述第一部分与所述第二部分;
第二电极,与所述第一电极分开,其中所述第二电极包含:
第一部分,位于所述第一电阻层的所述第二部分上;
第二部分,位于所述基板的所述第二表面的第二区上;
第三部分,位于所述第二通孔中且连接所述第二电极的所述第一部分与所述第二部分;以及
第四部分,覆盖所述第二侧面且连接所述第二电极的所述第一部分与所述第二部分;
第一保护层,覆盖所述第一电阻层的所述第三部分;
第一接面层,覆盖所述第一电极的所述第一部分、所述第二部分、以及所述第四部分;以及
第二接面层,覆盖所述第二电极的所述第一部分、所述第二部分、以及所述第四部分。
7.如权利要求6所述的薄膜芯片电阻,其特征在于所述基板的所述第二表面具有第三区介于所述第一区与所述第二区之间,且所述薄膜芯片电阻还包含第二保护层覆盖所述第三区。
8.如权利要求7所述的薄膜芯片电阻,其特征在于所述薄膜芯片电阻还包含散热层位于所述第二表面的所述第三区上,其中所述第二保护层覆盖所述散热层。
9.如权利要求6所述的薄膜芯片电阻,其特征在于所述薄膜芯片电阻还包含第二电阻层设于所述基板的所述第二表面上。
10.如权利要求6所述的薄膜芯片电阻,其特征在于所述基板为氮化铝基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820837614.9U CN208315303U (zh) | 2018-05-31 | 2018-05-31 | 薄膜芯片电阻 |
TW107209059U TWM569495U (zh) | 2018-05-31 | 2018-07-04 | 薄膜晶片電阻 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820837614.9U CN208315303U (zh) | 2018-05-31 | 2018-05-31 | 薄膜芯片电阻 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208315303U true CN208315303U (zh) | 2019-01-01 |
Family
ID=64710202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820837614.9U Active CN208315303U (zh) | 2018-05-31 | 2018-05-31 | 薄膜芯片电阻 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN208315303U (zh) |
TW (1) | TWM569495U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113053602A (zh) * | 2019-12-27 | 2021-06-29 | 三星电机株式会社 | 电阻器组件 |
-
2018
- 2018-05-31 CN CN201820837614.9U patent/CN208315303U/zh active Active
- 2018-07-04 TW TW107209059U patent/TWM569495U/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113053602A (zh) * | 2019-12-27 | 2021-06-29 | 三星电机株式会社 | 电阻器组件 |
CN113053602B (zh) * | 2019-12-27 | 2022-08-26 | 三星电机株式会社 | 电阻器组件 |
Also Published As
Publication number | Publication date |
---|---|
TWM569495U (zh) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
CN101923928A (zh) | 一种高频贴片电阻器及其制造方法 | |
US10290403B2 (en) | Methods of fabricating chip resistors using aluminum terminal electrodes | |
CN104302097A (zh) | 一种多层印刷电路板 | |
CN106098277A (zh) | Led软灯条专用电阻器及其制造方法 | |
KR20220002538A (ko) | 인쇄 회로 기판 어셈블리 및 단말 | |
CN208315303U (zh) | 薄膜芯片电阻 | |
TW202115979A (zh) | 保護元件 | |
CN107408432A (zh) | 芯片电阻器 | |
JP2018074137A (ja) | チップ抵抗器 | |
CN103843079B (zh) | Ptc装置 | |
CN103971869B (zh) | 过电流保护组件及其电路板结构 | |
CN109346255A (zh) | 一种低阻值电阻器及其制作工艺 | |
TW201411664A (zh) | 表面黏著型過電流保護元件 | |
TWI520324B (zh) | 具有導電圖案變化區之顯示面板 | |
CN103106988B (zh) | 热敏电阻元件 | |
CN208922799U (zh) | 一种低阻值电阻器 | |
CN207233488U (zh) | 一种表面贴装熔断电阻 | |
CN202957213U (zh) | 超低额定电流薄膜晶片保险丝 | |
CN102623254A (zh) | 片式保险丝的制造方法 | |
JP2014197601A (ja) | 太陽電池モジュール | |
CN211047364U (zh) | 一种多层电路板 | |
TWM575182U (zh) | Protective component and insulated conductive heating module thereof | |
CN210225876U (zh) | 多组阻抗pcb板 | |
CN102768888A (zh) | 微电阻装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |