CN203325971U - 芯片倒装式发光二极管 - Google Patents
芯片倒装式发光二极管 Download PDFInfo
- Publication number
- CN203325971U CN203325971U CN2013202360515U CN201320236051U CN203325971U CN 203325971 U CN203325971 U CN 203325971U CN 2013202360515 U CN2013202360515 U CN 2013202360515U CN 201320236051 U CN201320236051 U CN 201320236051U CN 203325971 U CN203325971 U CN 203325971U
- Authority
- CN
- China
- Prior art keywords
- emitting diode
- flip
- chip
- layer
- chip light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000005611 electricity Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000003575 carbonaceous material Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000001816 cooling Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000000866 electrolytic etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000029058 respiratory gaseous exchange Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型有关于一种芯片倒装式发光二极管，包括：一电路载板，其包括有一基板、一绝缘层及一导电层，其中，该绝缘层设置于该基板上，该导电层设置于该绝缘层上，且该导电层具有一线路层及一蚀刻层；一焊接层，设置于该线路层上；以及一芯片倒装式发光二极管芯片，设置于该焊接层上，并电性连接至该电路载板。
Description
技术领域
本实用新型是关于一种芯片倒装式发光二极管，尤指一种通过降低电路载板的导电层累计胀缩量改善芯片倒装式发光二极管的产品良率。
背景技术
自60年代起，发光二极管(Light Emitting Diode，LED)的耗电量低及长效性的发光等优势，已逐渐取代日常生活中用来照明或各种电器设备的指示灯或光源等用途。更有甚者，发光二极管朝向多色彩及高亮度的发展，已应用在大型户外显示广告牌或交通号志，显示其可应用的领域十分广泛。
芯片倒装式发光二极管为采用覆晶封装技术的发光二极管，其是通过焊接技术将芯片倒装式发光二极管芯片电性连接至基板上。请参考图1A至图1E，为现有的芯片倒装式发光二极管1’的制备流程示意图。如图1A所示，提供一电路载板10’，该电路载板10’包括有铝材质的基板101’、环氧树脂组成的绝缘层102’及铜金属的导电层103’。接着，如图1B所示，将电路载板10’预先加热至覆晶焊接所需的温度，例如：350℃，此时，电路载板10’上的导电层103’因为受到高温将开始产生膨胀变形，如图1B中的箭头表示导电层103’朝向外侧方向变形。接着，如图1C所示，再将焊接层113’及芯片倒装式发光二极管芯片11’设置于导电层103’上，使芯片倒装式发光二极管芯片11’的半导体磊晶层112’能通过焊接层113’电性连接至该导电层103’，其中，焊接层113’可以由一般常用的金或金锡合金焊料固化形成。
接着，由于导电层103’的热膨胀系数(铜金属的热膨胀系数约为14ppm/℃至16ppm/℃)大于芯片倒装式发光二极管芯片11’及其覆盖的芯片基板111’(例如，蓝宝石基板)的热膨胀系数(蓝宝石的热膨胀系数约为5ppm/℃至6ppm/℃)，是以，于焊接完成后的冷却过程中，将会使导电层103’比芯片倒装式发光二极管芯片11’或芯片基板111’(蓝宝石基板)产生较大程度的收缩变形量；因此，如图1D所示，在焊接完成后的冷却过程中，电路载板10’上的导电层103’因为受到冷却将开始产生收缩变形，如图1D中的箭头表示导电层103’朝向内侧方向变形，进而拉扯电性连接的芯片倒装式发光二极管芯片11’，并造成芯片倒装式发光二极管芯片11’也随的产生变形。最终，如图1E所示，于冷却至室温后，电性连接于导电层103’的芯片倒装式发光二极管芯片11’会产生如A部分的缺陷，从而导致芯片倒装式发光二极管1’的生产良率降低。
据此，若能发展一芯片倒装式发光二极管，透过降低导电层的热变形量，改善于焊接过程中导电层的变形补偿，对于提升芯片倒装式发光二极管的产品良率有其帮助。
实用新型内容
本实用新型的主要目的在于提供一种芯片倒装式发光二极管，能透过降低导电层的热变形量，提供焊接过程中导电层的热变形补偿，避免于焊接后的冷却过程中，导电层因为受到冷却所造成的热变形量过大，拉扯电性连接的芯片倒装式发光二极管芯片，进而造成芯片倒装式发光二极管芯片产生缺陷，导致最终产品良率降低。
为达成上述目的，本实用新型是提供一种芯片倒装式发光二极管，包括：一电路载板，其包括有一基板、一绝缘层及一导电层，其中，该绝缘层设置于该基板上，该导电层设置于该绝缘层上，且该导电层具有一线路层及一蚀刻层；一焊接层，设置于该线路层上；以及一芯片倒装式发光二极管芯片，设置于该焊接层上，并电性连接至该电路载板。
于上述本实用新型的芯片倒装式发光二极管中，该导电层包括一芯片覆盖区，该芯片覆盖区是指被芯片倒装式发光二极管芯片所覆盖的导电层(包括，芯片倒装式发光二极管芯片下方的线路层及蚀刻层)；以及一线路裸露区，该线路裸露区是指未被芯片倒装式发光二极管芯片所覆盖的导电层(包括，芯片倒装式发光二极管芯片下方的线路层及蚀刻层)。于本实用新型中，只要能降低导电层的热变形量，并于焊接过程中提供导电层的变形补偿的任何方式都可以认定为本实用新型的范畴内，本实用新型并不特别限制该线路层中芯片覆盖区及该线路裸露区的特定比例。较佳地，于本实用新型的一态样中，在该芯片覆盖区中，该线路层面积可占该导电层面积的20％至50％，较佳为线路层面积可占该导电层面积的20％至40％，最佳为线路层面积可占该导电层面积的30％。于本实用新型的另一态样中，在该线路裸露区中，该线路层面积可占该导电层面积的50％至80％，较佳为该线路层面积可占该导电层面积的60％至80％，最佳为该线路层面积可占该导电层面积的70％。据此，透过调整于芯片覆盖区及线路裸露区中线路层所占的比例，即能达到降低导电层的热变形量，进而于焊接过程中提供导电层的变形补偿。
于上述本实用新型的芯片倒装式发光二极管中，该蚀刻层可为多个蚀刻凹槽，使导电层可通过蚀刻层的蚀刻凹槽以减少线路层所占面积比例，进而使线路层的热变形量可随着线路层所占面积减少而随之减少，并可透过蚀刻层的蚀刻凹槽对于线路层在温度变化过程中的热变形量提供补偿。于本实用新型中，该些蚀刻凹槽可为各种形状，只要该些蚀刻凹槽可以对导电层提供热变形补偿的任何图案设计都可以认定为本实用新型的范畴内，且本实用新型并不特别限制。举例而言，于本实用新型的一态样中，该些蚀刻凹槽的形状可为长条形、椭圆形、正方形、圆形、梯形、或其组合。较佳地，于本实用新型的一具体态样中，该些蚀刻凹槽可为经适当排列的长条形；于本实用新型的另一具体态样中，该些蚀刻凹槽可为经适当排列的椭圆形；于本实用新型的又一具体态样中，该些蚀刻凹槽可为经适当排列的正方形，但本实用新型并不仅限于此。再者，于本实用新型的一态样中，该些蚀刻凹槽可为一不连续蚀刻凹槽，而于本实用新型的另一态样中，该些蚀刻凹槽则可为一连续蚀刻凹槽，但本实用新型并不以此为限。
此外，该些蚀刻凹槽可以各种本领域现有的蚀刻技术形成，本实用新型并不特别以此为限。举例而言，该蚀刻凹槽可透过一物理蚀刻法、一化学蚀刻法、或一电解蚀刻法形成，本实用新型并不以此为限。更具体地，于本实用新型的一态样中，该些蚀刻凹槽可透过一干式蚀刻法、离子束蚀刻法、电浆蚀刻法、奈米雕刻法、反应性离子蚀刻法、雷射加工法、雷射雕刻法、湿式蚀刻法、或电解蚀刻法而形成，但本实用新型并不仅限于此。于本实用新型的一具体态样中，该些蚀刻凹槽可透过干式蚀刻法形成。
于上述本实用新型的芯片倒装式发光二极管中，该线路层具有一正电电性及一负电电性，从而能够提供后续焊接于其上的芯片倒装式发光二极管芯片所需的电流。此外，由于本实用新型的技术特征是在于透过控制芯片覆盖区及线路裸露区的线路层所占面积比例，来达成本实用新型的目的，是以相较于现有技术而言，于芯片覆盖区的线路层占导电层面积比例较低，因此，考虑到焊接于芯片覆盖区的线路层的芯片倒装式发光二极管芯片的稳定度，于本实用新型中，该线路层可以为一粗糙化的表面。据此，即便在芯片覆盖区的线路层占导电层面积比例较低的情况下，芯片倒装式发光二极管芯片仍能够牢固地焊接于该线路层上而不致剥离。
于上述本实用新型的芯片倒装式发光二极管中，只要芯片倒装式发光二极管芯片能牢固地焊接于该线路层上的任何方式都可以认定为本实用新型的范畴内，本实用新型并不特别限制所需焊接层的成分或厚度。于本实用新型的一态样中，焊接层可以由金或金锡合金焊料固化形成。于本实用新型的另一态样中，该焊接层的厚度可为1微米至50微米，较佳为该焊接层的厚度可为2微米至5微米，但本实用新型并不以此为限。
于上述本实用新型的芯片倒装式发光二极管中，各种本领域现有的芯片倒装式发光二极管芯片皆可使用，本实用新型并不特别以此为限。具体而言，本实用新型可使用的芯片倒装式发光二极管芯片可包括：一芯片基板；一半导体外延层，其设置于该芯片基板底部，该半导体外延层含有一P型半导体外延层、一活性中间层及一N型半导体外延层，其中，该P型半导体外延层通过该焊接层以电性连接至具有正电电性的该线路层，而该N型半导体外延层则通过该焊接层以电性连接至具有负电电性的该线路层。据此，芯片倒装式发光二极管即可通过焊接层电性连接至该线路层，从而于导通的状态下发光。
于上述本实用新型的芯片倒装式发光二极管中，各种本领域现有的绝缘层材料皆可使用，本实用新型并不特别以此为限。举例而言，于本实用新型的一态样中，该绝缘层可为一树脂材料、一陶瓷材料、一碳质材料、或一导热胶。于本实用新型的一具体态样中，该绝缘层则为树脂材料。更详细地说，该绝缘层可为一环氧树脂材料。
再者，于上述本实用新型的芯片倒装式发光二极管中，各种本领域现有的基板材料皆可使用，本实用新型亦不特别以此为限。举例而言，于本实用新型的一态样中，该基板可为一金属基板、一陶瓷基板、或一硅基板。于本实用新型的一具体态样中，该基板可为一金属基板。更详细地说，该金属基板可为一铝基板。
是以，于上述本实用新型的芯片倒装式发光二极管中，由各种基板、绝缘层及导电层所组成的电路载板皆可用于本实用新型中而无特别限制。举例而言，于本实用新型的一态样中，该电路载板可为由铝基板、环氧树脂、及铜所组成的铜箔基板；于本实用新型的另一态样中，该电路载板则可为由铝基板、绝缘性类金刚石、及铜所组成；而于本实用新型的又一具体态样中，该电路载板则可为由铝基板、氧化铝、及铜所组成，但本实用新型并不仅限于此。
据此，本实用新型的芯片倒装式发光二极管即可透过控制芯片覆盖区及线路裸露区的线路层所占导电层面积的比例，降低导电层的热变形量，并于焊接过程中提供导电层的变形补偿，从而提高芯片倒装式发光二极管的产品良率。
附图说明
图1A至图1E是为现有的芯片倒装式发光二极管的制备流程示意图。
图2A至图2F是本实用新型实施例1的电路载板的制备流程示意图。
图3是本实用新型实施例2的芯片倒装式发光二极管的结构示意图。
图4是本实用新型实施例3的电路载板的结构示意图。
图5是本实用新型实施例4的电路载板的结构示意图。
【符号说明】
1’，1 芯片倒装式发光二极管
10’，10，20，30 电路载板
101’，101 基板
102’，102 绝缘层
103’，103，203，303 导电层
1031，2031，3031 线路层
10311 正电电性线路层
10312 负电电性线路层
1032，2032，3032 蚀刻层
11’，11 芯片倒装式发光二极管芯片
111’，111 芯片基板
112’，112 半导体外延层
1121 P型半导体外延层
1122 活性中间层
1123 N型半导体外延层
113’，113 焊接层
具体实施方式
本实用新型的技术特征在于透过控制芯片覆盖区及线路裸露区的线路层所占导电层面积的比例，降低导电层的热变形量，并于焊接过程中提供导电层的变形补偿，避免于焊接过程中，导电层热变形量过大而拉扯电性连接其的芯片倒装式发光二极管芯片，进而造成于芯片倒装式发光二极管芯片产生缺陷。
实施例1
为达本实用新型的目的，首先，实施例1是制备本实用新型所需的电路载板10。请参考图2A至图2F，是本实用新型实施例1的电路载板10的制备流程示意图。首先，如图2A及图2B所示，是提供一基板101，并于该基板表面设置一绝缘层102。接着，如图2C所示，设置一导电层103于该绝缘层102上。于此实施例1中，该基板101为铝基板；该绝缘层102为环氧树脂；而该导电层103为一铜金属。请继续参考图2D并一并参考图2E，是通过干式蚀刻法蚀刻该铜金属，从而使该导电层103形成线路层1031及具有多个蚀刻凹槽的蚀刻层1032，且该线路层1031包括一正电电性线路层10311及一负电电性线路层10312，且正电电性线路层10311及负电电性线路层10312彼此相互分离，此外，在B部分内侧的芯片覆盖区中，该线路层1031占该导电层103面积的30％，而在B部分外侧的线路裸露区中，该线路层1031占该导电层103面积的70％。换言之，于B部分内侧的芯片覆盖区中，蚀刻层1032占有较大的面积比例，使线路层1031的热变形量可随着线路层1031所占面积减少而随之减少，另一方面，B部分外侧的线路裸露区中，则是线路层1031占有较大的面积比例，使线路层1031的散热能力可随着线路层1031所占面积增加而随之增加，并可透过蚀刻层1032的蚀刻凹槽对于线路层1031在温度变化过程中的热变形量提供补偿。此外，请一并参考图2D及图2F，于实施例1中，该些蚀刻层1032为不连续的长条形凹槽，且该线路层1031可透过一喷砂处理法处理，从而使该线路层1031具有一粗糙化的表面，使该线路层1031与随后覆盖的芯片倒装式发光二极管芯片或焊接层具有更佳的结合能力。
据此，如图2A至图2F所示，本实用新型芯片倒装式发光二极管所需的电路载板10，包括：一基板101；一绝缘层102，设置于该基板101上；以及一导电层103，设置于该绝缘层102上，且该导电层103具有一线路层1031及一蚀刻层1032。于实施例1中，在B部分内侧的芯片覆盖区中，该线路层1031占该导电层103面积的30％，而在B部分外侧的线路裸露区中，该线路层1031占该导电层103面积的70％，且该线路层1031具有一粗糙化表面，并包括一正电电性线路层10311及一负电电性线路层10312。此外，该基板101为铝基板，该绝缘层102为环氧树脂，该导电层103为铜箔，且该些蚀刻层1032为不连续的长条形凹槽。
实施例2
请参考图3，为实施例2的芯片倒装式发光二极管1的结构示意图，其是将一芯片倒装式发光二极管芯片11透过一焊接层113电性连接至上述实施例1所制备的电路载板10上，以完成本实用新型的芯片倒装式发光二极管1。
是以，如图3所示，实施例2的芯片倒装式发光二极管1包括：一电路载板10，其包括有一基板101、一绝缘层102及一导电层103，其中，该绝缘层102设置于该基板101上，该导电层103设置于该绝缘层102上，且该导电层103具有线路层1031及蚀刻层1032；一焊接层113，系设置于该线路层1031上；以及一芯片倒装式发光二极管芯片11，设置于该焊接层113上，并电性连接至该电路载板10。
于实施例2中，该芯片倒装式发光二极管芯片11包括：一芯片基板111；一半导体外延层112，其设置于该芯片基板111底部，该半导体外延层112含有一P型半导体外延层1121、一活性中间层1122及一N型半导体外延层1123。请一并参考图2D，该芯片倒装式发光二极管芯片11设置于B部分内侧的芯片覆盖区上方，且P型半导体外延层1121是通过该焊接层113以电性连接至具有正电电性的该线路层10311，而N型半导体外延层1123则通过该焊接层113以电性连接至具有负电电性的该线路层10312。
据此，由于实施例2所使用的电路载板10透过分别控制芯片覆盖区及线路裸露区的线路层1031占导电层的面积比例，降低作为导电层103的热变形量。是以，于焊接过程中，该芯片倒装式发光二极管芯片11将可避免受到导电层103拉扯而产生破坏及缺陷，故能提升本实用新型芯片倒装式发光二极管的产品良率。
实施例3
请参考图3并一并参考图4，图4为实施例3所使用的电路载板20的上视图。实施例3与实施例2大致相同，其差异为于B部分内侧的芯片覆盖区中，该电路载板20的蚀刻层2032为不连续的椭圆形凹槽，而于B部分外侧的线路裸露区中，蚀刻层2032则为不连续的长条形凹槽。是以，本实施例3所使用的电路载板的导电层203包括一线路层2031及一具有多个蚀刻凹槽的蚀刻层2032，其中，于B部分内侧的芯片覆盖区的蚀刻层2023为不连续的椭圆形凹槽，于B部分外侧的线路裸露区的蚀刻层2023为长条形凹槽，此外，于B部分内侧的芯片覆盖区中，该线路层2031占该导电层203面积的30％，于B部分外侧的线路裸露区中，该线路层2031占该导电层203面积的70％。据此，即可作为本实施例3所需的电路载板20，从而完成本实用新型的芯片倒装式发光二极管。
实施例4
请参考图3并一并参考图5，图5为实施例4所使用的电路载板30的上视图。实施例4与实施例2大致相同，其差异为于B部分内侧的芯片覆盖区中，该电路载板30的蚀刻层3032为不连续的椭圆形凹槽，而于B部分外侧的线路裸露区中，蚀刻层3032则为不连续的长条形凹槽。是以，本实施例4所使用的电路载板30的导电层303包括一线路层3031及一具有多个蚀刻凹槽的蚀刻层3032，其中，于B部分内侧的芯片覆盖区的蚀刻层3023为不连续的椭圆形凹槽，于B部分外侧的线路裸露区的蚀刻层3023为长条形凹槽，此外，于B部分内侧的芯片覆盖区中，该线路层3031占该导电层303面积的30％，于B部分外侧的线路裸露区中，该线路层3031占该导电层303面积的70％。据此，即可作为本实施例4所需的电路载板30，从而完成本实用新型的芯片倒装式发光二极管。
上述实施例仅是为了方便说明而举例而已，本实用新型所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。
Claims (16)
1.一种芯片倒装式发光二极管，其特征在于包括：
一电路载板，其包括有一基板、一绝缘层及一导电层，其中，该绝缘层设置于该基板上，该导电层设置于该绝缘层上，且该导电层具有一线路层及一蚀刻层；
一焊接层，设置于该线路层上；以及
一芯片倒装式发光二极管芯片，设置于该焊接层上，并电性连接至该电路载板。
2.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该导电层包括一芯片覆盖区；以及一线路裸露区。
3.如权利要求书2所述的芯片倒装式发光二极管，其特征在于，在该芯片覆盖区中，该线路层面积占该导电层面积的20％至50％。
4.如权利要求书2所述的芯片倒装式发光二极管，其特征在于，在该线路裸露区中，该线路层面积占该导电层面积的50％至80％。
5.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该蚀刻层为多个蚀刻凹槽。
6.如权利要求书5所述的芯片倒装式发光二极管，其特征在于，该这些蚀刻凹槽的形状为长条形、椭圆形、正方形、圆形、梯形、或其组合。
7.如权利要求书5所述的芯片倒装式发光二极管，其特征在于，该这些蚀刻凹槽为一不连续蚀刻凹槽，或该些蚀刻凹槽为一连续蚀刻凹槽。
8.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该焊接层的厚度为1微米至50微米。
9.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该线路层具有一粗糙化的表面。
10.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该线路层具有一正电电性及一负电电性。
11.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该芯片倒装式发光二极管芯片包括：一芯片基板；一半导体外延层，其设置于该芯片基板底部，且该半导体外延层含有一P型半导体外延层、一活性中间层及一N型半导体外延层。
12.如权利要求书11所述的芯片倒装式发光二极管，其特征在于，该P型半导体外延层通过该焊接层以电性连接至具有正电电性的该线路层。
13.如权利要求书11所述的芯片倒装式发光二极管，其特征在于，该N型半导体外延层是通过该焊接层以电性连接至具有负电电性的该线路层。
14.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该绝缘层为一树脂材料、一陶瓷材料、一碳质材料、或一导热胶。
15.如权利要求书14所述的芯片倒装式发光二极管，其特征在于，该绝缘层为树脂材料。
16.如权利要求书1所述的芯片倒装式发光二极管，其特征在于，该基板为一金属基板、一陶瓷基板、或一硅基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102206691U TWM461880U (zh) | 2013-04-12 | 2013-04-12 | 覆晶式發光二極體 |
| TW102206691 | 2013-04-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203325971U true CN203325971U (zh) | 2013-12-04 |
Family
ID=49629464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013202360515U Expired - Lifetime CN203325971U (zh) | 2013-04-12 | 2013-05-03 | 芯片倒装式发光二极管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN203325971U (zh) |
| TW (1) | TWM461880U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998879A (zh) * | 2017-08-10 | 2020-04-10 | 夏普株式会社 | 半导体模块、显示装置以及半导体模块的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016104609A1 (ja) * | 2014-12-25 | 2016-06-30 | 大日本印刷株式会社 | Ｌｅｄ素子用基板、ｌｅｄ実装モジュール、及び、それらを用いたｌｅｄ表示装置 |
-
2013
- 2013-04-12 TW TW102206691U patent/TWM461880U/zh not_active IP Right Cessation
- 2013-05-03 CN CN2013202360515U patent/CN203325971U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998879A (zh) * | 2017-08-10 | 2020-04-10 | 夏普株式会社 | 半导体模块、显示装置以及半导体模块的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWM461880U (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5533183B2 (ja) | Ｌｅｄ光源装置及びその製造方法 | |
| CN101150156B (zh) | 发光元件及其制造方法 | |
| JP2011139008A (ja) | 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造 | |
| CN107331659B (zh) | Led电路板、终端设备及led电路板的制作方法 | |
| CN102034925B (zh) | 平板倒装焊GaN基LED芯片结构 | |
| CN102881799A (zh) | 一种高压led芯片及制作方法 | |
| US20110272731A1 (en) | Substrate for light emitting element package, and light emitting element package | |
| CN110071206B (zh) | 一种cob铝基封装板及其制备工艺 | |
| CN202957287U (zh) | 半导体发光元件的封装结构 | |
| CN105390457A (zh) | 一种低成本、高可靠性csp封装体及其封装方法 | |
| JP2009176961A (ja) | 実装基板の製造方法及び線状光源の製造方法 | |
| CN203325971U (zh) | 芯片倒装式发光二极管 | |
| CN207744224U (zh) | 一种热电分离的pcb板件 | |
| TW201037803A (en) | Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor | |
| WO2010006475A1 (zh) | 一种高功率led陶瓷封装基座 | |
| CN103066181B (zh) | Led芯片及制造方法 | |
| JP2012094679A (ja) | 基板の製造方法 | |
| TW201349577A (zh) | 照明裝置 | |
| JP2012084786A (ja) | Ｌｅｄパッケージ | |
| KR101148028B1 (ko) | 반도체 장치의 방열 벌크 제조 방법 | |
| CN104470215B (zh) | 具有微散热器的印刷电路板的制备方法及所得产品 | |
| CN203707127U (zh) | 一种低热阻高光效的cob封装结构 | |
| TW201429009A (zh) | 發光二極體裝置及散熱基板的製造方法 | |
| CN102693970B (zh) | 发光二极管装置 | |
| CN201804911U (zh) | 一种陶瓷基板led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20131204 |
|
| CX01 | Expiry of patent term |