CN201146049Y - 可兼容多种存储器的硬件电路及具有所述电路的电器设备 - Google Patents

Abstract

本实用新型公开了一种可兼容多种存储器的硬件电路及具有所述电路的电器设备，在硬件电路板上设置有多个存储器连接部，所述多个存储器连接部的接点布局分别与多种封装类型的存储器管脚布局相对应；其中，与存储器的数据传输管脚相对应的接点连接所述硬件电路板上的主芯片的相应数据传输端子。为了节约电路板面积，在所述多个存储器连接部中，面积小的存储器连接部设置在面积大的存储器连接部的内部。本实用新型的硬件电路结构采用兼容性的电路连接方式，有效节约了开发成本，提高了开发效率，在不改变原程序、不重新制作印刷电路板的情况下，可以使用多种封装、不同容量的存储器，实现了电器设备存储空间的有效扩展，提高了电路的通用性。

Description

可兼容多种存储器的硬件电路及具有所述电路的电器设备

技术领域

本实用新型属于硬件电路板设计技术领域，具体地说，是涉及一种可同时兼容多种类型存储器的硬件电路板设计以及应用该电路设计的电器设备。

背景技术

随着人们生活水平的不断提高，消费者对电视产品的要求也越来越高，不仅要求质量可靠、外观造型美观，更要求电视机性价比高、功能丰富。功能上的增加势必会使程序的容量急剧增大，电视机的成本升高。同时，由于***主芯片的存储空间是相当有限的，因此，必须扩展存储空间以丰富电视机功能。

闪速存储器(Flash Memory)以其集成度高、成本低、使用方便等优点，在各类电子产品和工业测控***领域中获得了广泛应用。在电视机电路设计中，Flash存储速度快、体积小、功耗低且价格低廉，可以在线电擦写，信息在掉电后不会丢失，因此成为设计人员用于扩充存储容量的首选。目前的Flash存储器可分为并行Flash存储器和串行Flash存储器两种。并行Flash存储量大、速度快；而串行Flash存储量相对较小，但体积小，连线简单，可减小电路板面积，节约成本，提高***可靠性。由于电视***中主要用Flash来固化程序，对速度要求并不高，对成本和电路板的面积要求则较为苛刻，所以串行Flash是很好的选择。在现在的电视机电路中，通常在主芯片***挂接EEPROM和串行Flash各一片用来存放数据和主程序，如图1所示。通过TV、AV、高清分量、HDMI等各类接口输入的各种信号源经过主芯片处理后输出。其中EEPROM通过I²C总线与主芯片相连接，用于存放***数据；而串行Flash作为***存储空间的扩展，用于存放主芯片的运行程序。

采用串行Flash可以有效节约主芯片的端口资源，在不改变原有低成本主芯片的基础上，将主芯片中节约出来的端口资源用来连接其他的存储芯片，不仅实现了电视机存储空间的有效扩展，对电视机功能的增强也提供了必要的硬件支持。通常采用的串行Flash的贴片封装为8SOP和16SOP，但是，现行的电路都是只能使用其中一种封装，当大批量生产中采购不到以前使用的串行Flash时，要么只能针对新的Flash存储器重新制作印刷电路板；要么使用同样封装但容量更大的串行Flash存储器。这两种方法都有很大的弊端：重新制作印刷电路板会延缓开发速度，降低开发效率，不利于市场竞争；而使用同样封装容量更大的串行Flash会造成整机成本的增加。

实用新型内容

本实用新型为了解决现有电路板不能同时兼容多种封装形式存储器的问题，提供了一种全新的硬件电路板结构，可以使得一块电路板兼容使用多种封装形式的存储器，有利于节约开发成本，更好地适应资源的限制，加快开发速度，提高电路板的利用率。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种可兼容多种存储器的硬件电路，在硬件电路板上设置有多个存储器连接部，所述多个存储器连接部的接点布局分别与多种封装类型的存储器管脚布局相对应；其中，与存储器的数据传输管脚相对应的接点连接所述硬件电路板上的主芯片的相应数据传输端子。

为了进一步达到节约电路板占用面积的设计目的，在所述多个存储器连接部中，面积小的存储器连接部设置在面积大的存储器连接部的内部。

进一步的，在所述多个存储器连接部中，与存储器的片选信号管脚和时钟输入管脚相对应的接点分别与所述主芯片的片选信号输出端子和时钟输出端子对应连接，进而实现主芯片对存储器的选择和时钟控制。

为了进一步节约主芯片的端口资源，在本实用新型中，所述存储器采用串行Flash存储器实现，其数据传输管脚包括数据输入管脚和数据输出管脚；在所述存储器连接部中，与所述数据输入管脚和数据输出管脚相对应的接点分别与所述主芯片的数据输出端子和数据输入端子对应连接。

再进一步的，在所述硬件电路板上设置有两个存储器连接部，分别对应8针和16针两种封装类型的串行Flash存储器；其中，与所述8针Flash存储器相对应的存储器连接部设置在与所述16针Flash存储器相对应的存储器连接部的内部。在实际应用过程中，根据电路实际需要选择其中一种封装类型的Flash存储器焊接到与其对应的存储器连接部上，进而实现其与主芯片的连接通信。

基于上述硬件电路结构，本实用新型又提供了一种具有所述硬件电路的电器设备，具体可以是电视机、DVD等视听设备或者其他电子、测控设备等。通过在所述电器设备的内部硬件电路板上设置多个与多种封装类型存储器管脚布局相对应的存储器连接部，从而实现了一块电路板对多种封装类型存储器的兼容，极大提高了硬件电路板的利用率，节约了开发成本。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的硬件电路结构采用兼容性的电路连接方式，有效节约了开发成本，提高了开发效率，在不改变原程序、不重新制作印刷电路板的情况下，可以使用多种封装、不同容量的串行Flash存储器，实现了电视机存储空间的有效扩展，提高了电路的通用性，对电视机功能的增强和生产的顺利进行提供了硬件支持。与此同时，所述的兼容性电路连接结构实现容易，便于移植到其他类似的电器设备中，有效提高了电器设备的市场应变能力。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是现有电视机中应用串行Flash存储器的存储空间扩展电路的***原理框图；

图2是在电视机中应用本实用新型所提出的兼容性硬件电路结构的***原理框图；

图3是本实用新型所提出的可兼容两种存储器的硬件电路板的结构布局示意图；

图4是图3所示硬件电路板上各功能芯片的电路连接原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细地描述。

本实用新型通过在硬件电路板上预先设置多个存储器连接部，以适应多种封装类型的存储器芯片，并将所述的多个存储器连接部中与存储器芯片的数据传输管脚和片选信号管脚相对应的接点事先与硬件电路板上的主芯片的对应端子相连接，这样在实际应用该硬件电路板时，就可以根据电路板的实际需要选择其中一种存储器芯片焊接到与之对应的存储器连接部上，即可完成存储器芯片与主芯片之间的连接通信，进而实现了硬件电路板对多种类型存储器芯片的兼容性设计要求，提高了电路板的利用率。

随着电子科技的不断进步，电视机的开发速度也越来越快，除了产品质量外，产品成本和推出速度是影响产品成功与否的关键因素。因此，在产品开发初期就应该针对市场变化发展的情况和功能的变动考虑兼容性设计，降低产品开发成本，提高开发效率。

实施例一，参见图2所示，本实施例以电视机为例具体阐述所述兼容性硬件电路结构在电视产品中的应用。

从简化电视机解码板结构的角度考虑，图2中，作为电视机解码板电路的核心部件——主芯片可以采用一片集成有微控制器、视频解码器、视频处理器、模数转换器ADC等多种功能的高集成度视频处理芯片实现。所述主芯片通过遥控和按键接口接收用户发出的操作指令信号，通过电视机上设置的高频头、视频信号接口、分量信号接口、VGA接口和HDMI等接口接收来自电视台和多种外部信号源输入的视频信号，对其进行模数转换、视频解码和视频处理后，进而驱动显示电路输出视频图像。由于主芯片所要完成的功能多且其内部存储空间有限，所以，必须通过外部存储空间扩展才可以使它的功能得到完整应用，具体可以采用在主芯片的***连接EEPROM存储器和Flash存储器的形式实现对主芯片存储容量的扩展。其中，主芯片通过I²C总线连接EEPROM存储器，用于存放***数据；考虑到主芯片端口资源有限，因此，在本实施例中采用串行Flash存储器连接主芯片的数据输出端子和数据输入端子，以实现对主芯片运行程序的存储。

为了提高电视机解码板的兼容性和通用性，在解码板上焊接串行Flash存储器的部位设置有多个存储器连接部，所述多个存储器连接部的接点布局分别与多种封装类型的串行Flash存储器管脚布局相对应。其中，与串行Flash存储器的数据输出管脚、数据输入管脚、片选信号管脚和时钟输入管脚相对应的接点分别与所述主芯片的相应数据输出端子、数据输入端子、片选信号输出端子和时钟输出端子对应连接。在技术人员开发过程中，可以具体选择其中一种串行Flash存储器焊接到与之对应的存储器连接部上，通过主芯片输出的片选信号选中所述的串行Flash存储器，即可实现主芯片对所述串行Flash存储器中数据的实时存取。

为描述方便起见，以及从目前电视产品对串行Flash存储器的具体应用角度考虑，本实施例以两种封装类型的串行Flash存储器为例具体阐述所述兼容性硬件电路板的具体设计结构。

参见图3所示，所述的两种串行Flash存储器以目前电视产品中普遍应用的8SOP封装的串行Flash存储器U701和16SOP封装的串行Flash存储器U702为例具体说明，与其对应的存储器连接部N701、N702根据两种Flash存储器的管脚布局结构分布其接点。其中，在存储器连接部N701中包含有8个接点，且呈左右对称分布，用于焊接8SOP封装的串行Flash存储器U701；在存储器连接部N702中包含有16个接点，也且呈左右对称分布，用于焊接16SOP封装的串行Flash存储器U702。由于16SOP封装的串行Flash存储器U702的面积比8SOP封装的串行Flash存储器U701大很多，从节约硬件电路板面积的角度考虑，本实施例将存储器连接部N701设置在存储器连接部N702的内部，即在制作PCB时把存储器连接部N701画在存储器连接部N702的里面，这样只需占用硬件电路板上与16SOP封装的串行Flash存储器U702面积大小相当的区域即可实现对两种Flash存储器的选择焊接，既实现了电路上两种串行FLASH的兼容，也不会因此而增加PCB板的排版面积。其管脚的具体连接结构参见图4所示的电路原理图。

图4中，利用主芯片的两个I/O口PDD0、PDD1作为数据输入端子和数据输出端子分别与串行Flash存储器U701、U702的数据输出管脚和数据输入管脚对应相连接(在电路板上实际是指与存储器的管脚位置相对应的焊接接点，以下均以存储器的形式进行描述)。其中，Flash存储器U701的数据输出管脚为第2脚，数据输入管脚为第5脚。Flash存储器U702的数据输出管脚为第8脚，数据输入管脚为第15脚。主芯片通过其时钟输出端子POOE发出时钟信号，连接到存储器U701的时钟输入管脚(第6脚)和存储器U702的时钟输入管脚(第16脚)；并利用其另一路I/O口POCE0作为片选信号输出端子连接到存储器U701的片选信号管脚(第1脚)和存储器U702的片选信号管脚(第7脚)。此外，为了实现对串行Flash存储器U701、U702的复位控制，在所述硬件电路板上还设置有复位电路，本实施例具体列举了其中一种电路组成形式，采用一NPN型三极管Q701配合简单的***电路组建而成。其中，NPN型三极管Q701的基极一方面通过电阻R706连接主芯片的GPIO_0端子，接收主芯片发出的复位信号，当然，所述的复位信号也可以通过其它复位电路输出提供；另一方面通过上拉电阻R707连接直流电源+3V3SB；三极管Q701的发射极接地，集电极一方面通过电阻R708连接直流电源DV33，另一方面分别连接存储器U701的复位管脚(第3脚)和存储器U702的复位管脚(第9脚)，并经滤波电容C708接地。当三极管Q701接收到高电平复位信号时，三极管Q701进入饱和导通状态，进而通过其集电极输出低电平复位信号FRESET#，控制串行Flash存储器U701或者U702可靠复位，以进一步确保其正常运行。此外，串行Flash存储器U701、U702的电源管脚(第8脚、第2脚)连接电路板上的直流电源DV33；接地管脚(第4脚、第10脚)连接电路板上的信号地GND。其中，所述直流电源DV33通过两个并联电容C701、C702接地，滤除直流电源中的噪波干扰。这样，在实际使用过程中，选择两种Flash存储器中的其中一种，在片选信号和时钟信号的控制作用下，完成主芯片与串行Flash存储器之间可靠的数据通讯。

根据程序需要存储数据量的大小以及市场供货情况，上述可兼容两种串行Flash存储器的存储空间扩展电路可以使用从两种不同封装的各容量的串行Flash存储器中选择一种，选用相应的连接方式与主芯片的信号端子对应连接，完成主芯片和扩展存储器之间的数据通讯。

本实用新型通过使用上述电路连接方式，实现了在一种电视电路方案中选择使用两种封装形式的串行Flash扩展存储空间，降低了开发成本，提高了开发效率和市场应变能力，有效增强了电视产品的市场竞争力。当然，所述兼容性设计方案也同样适用于不同封装的并行Flash或其它类型的存储器上，本实用新型对此不进行具体限制。

当然，本实用新型的可兼容多种存储器的硬件电路结构同样也可以应用于除电视产品以外的其它电器设备中，比如各类电子产品和工业测控***中，本实用新型不限于此。

应当指出的是，以上所述仅是本实用新型的一种优选实施方式而已，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1、一种可兼容多种存储器的硬件电路，其特征在于：在硬件电路板上设置有多个存储器连接部，所述多个存储器连接部的接点布局分别与多种封装类型的存储器管脚布局相对应；其中，与存储器的数据传输管脚相对应的接点连接所述硬件电路板上的主芯片的相应数据传输端子。

2、根据权利要求1所述的可兼容多种存储器的硬件电路，其特征在于：在所述多个存储器连接部中，面积小的存储器连接部设置在面积大的存储器连接部的内部。

3、根据权利要求1或2所述的可兼容多种存储器的硬件电路，其特征在于：在所述多个存储器连接部中，与存储器的片选信号管脚和时钟输入管脚相对应的接点分别与所述主芯片的片选信号输出端子和时钟输出端子对应连接。

4、根据权利要求3所述的可兼容多种存储器的硬件电路，其特征在于：所述存储器为串行Flash存储器，其数据传输管脚包括数据输入管脚和数据输出管脚；在所述存储器连接部中，与所述数据输入管脚和数据输出管脚相对应的接点分别与所述主芯片的数据输出端子和数据输入端子对应连接。

5、根据权利要求4所述的可兼容多种存储器的硬件电路，其特征在于：在所述硬件电路板上设置有两个存储器连接部，分别对应8针和16针两种封装类型的串行Flash存储器；其中，与所述8针Flash存储器相对应的存储器连接部设置在与所述16针Flash存储器相对应的存储器连接部的内部。

6、一种电器设备，其特征在于：在其内部硬件电路板上设置有多个存储器连接部，所述多个存储器连接部的接点布局分别与多种封装类型的存储器管脚布局相对应；其中，与存储器的数据传输管脚相对应的接点连接所述硬件电路板上的主芯片的相应数据传输端子。

7、根据权利要求6所述的电器设备，其特征在于：在所述多个存储器连接部中，面积小的存储器连接部设置在面积大的存储器连接部的内部。

8、根据权利要求6或7所述的电器设备，其特征在于：在所述多个存储器连接部中，与存储器的片选信号管脚和时钟输入管脚相对应的接点分别与所述主芯片的片选信号输出端子和时钟输出端子对应连接。

9、根据权利要求8所述的电器设备，其特征在于：所述存储器为串行Flash存储器，其数据传输管脚包括数据输入管脚和数据输出管脚；在所述存储器连接部中，与所述数据输入管脚和数据输出管脚相对应的接点分别与所述主芯片的数据输出端子和数据输入端子对应连接。

10、根据权利要求9所述的电器设备，其特征在于：在所述硬件电路板上设置有两个存储器连接部，分别对应8针和16针两种封装类型的串行Flash存储器；其中，与所述8针Flash存储器相对应的存储器连接部设置在与所述16针Flash存储器相对应的存储器连接部的内部。

Images