CN1937080A - 一种nand flash存储器件 - Google Patents
一种nand flash存储器件 Download PDFInfo
- Publication number
- CN1937080A CN1937080A CN 200610053882 CN200610053882A CN1937080A CN 1937080 A CN1937080 A CN 1937080A CN 200610053882 CN200610053882 CN 200610053882 CN 200610053882 A CN200610053882 A CN 200610053882A CN 1937080 A CN1937080 A CN 1937080A
- Authority
- CN
- China
- Prior art keywords
- module
- nand flash
- data
- interface
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000013507 mapping Methods 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 12
- 230000008520 organization Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种NAND FLASH存储器件，包括NAND FLASH模块，存储器件上还集成有一管理控制模块，管理控制模块一端通过FLASH总线和NAND FLASH模块相连，另一端通过外部接口与外界应用设备相连，所述的管理控制模块由外部接口界面模块、数据缓存模块、管理算法和ECC模块、NAND FLASH界面模块构成。本发明和普通单一的NANDFLASH模块相比，其接口定义更为简单、应用形式更为多样化、应用更为简单，拓宽了NAND FLASH的应用范围。
Description
技术领域
本发明涉及一种非易失性半导体存储器件，尤其是指一种适合大容量数据存储的NAND FLASH存储器件。
背景技术
NAND FLASH和NOR FLASH是现在市场上两种主要的非易失闪存技术。两者相比，NOR FLASH随机读取较NAND FLASH快，但其容量小、写入速度慢，不适合大容量数据的存储，主要用于程序代码的储存。而NAND FLASH则以其大容量、高速的读写、相对低的价格，适合大容量数据存储的优点在存储卡领域应用广泛。
但NAND FLASH的操作相对NOR FLASH要复杂得多，主要表现在以下几个方面：
(1)NOR FLASH可以通过地址总线直接寻址，字节读写方便，其界面与RAM兼容，可于RAM共用一个存储接口；而NAND FLASH运用复杂的IO口存取数据。对于一个8比特(Bit)的NAND FLASH，至少需要8根数据/地址总线和8根控制总线，即需要至少16根外部信号接口。***应用设备通过这16根外部信号接口向NAND FLASH发送读、写、擦除等命令，并根据反馈状态决定操作是否执行完毕。所以NAND FLASH需要一个专门的NAND FLASH接口来完成这些操作，这个接口至少需要提供16根信号接口。
(2)NAND FLASH不能保证100％好的块(Block)，通常，NANDFLASH具有2％的坏块，且这些坏块是随机分布的，所以必须有一定的机制来管理这些好块或坏块，因此，向NAND FLASH写入信息需要相当的技巧，因为设计师绝不能将信息写入坏块，这就意味着在NAND FLASH上自始至终都必须进行虚拟映射。
(3)NAND FLASH的比特位错率较NOR FLASH高得多。所以一般在NAND FLASH的应用中必须有用于保证数据比特错率的错误控制编码(ECC：Error Control Coding)算法。在高速的数据读写中，这个ECC还必须用硬件实现才能够保证速度。
目前一些外部应用层面的CPU无法直接处理NAND FLASH的这些管理算法，如手机基带芯片，尤其是ECC这些需要硬件实现才能够保证速度的部分。所以，目前手机中都采用NOR FLASH存储程序和数据，NANDFLASH还无法直接被用作程序和数据存储器应用于手机上。
发明内容
本发明提供了一种NAND FLASH存储器件，是在现有NAND FLASH存储器件的基础上集成一管理控制模块，为NAND FLASH存储器件的应用提供较为简单的接口，使其既能和传统的NAND FLASH存储器件一样提供大容量数据的存贮，又能降低用户应用NAND FLASH存储器件的复杂度。
一种NAND FLASH存储器件，包括NAND FLASH模块，存储器件上还集成有一管理控制模块，管理控制模块一端通过FLASH总线和NAND FLASH模块相连，另一端通过外部接口与外界应用设备相连，所述的管理控制模块由外部接口界面模块、数据缓存模块、管理算法和ECC模块、NAND FLASH界面模块构成，用于完成外部接口的命令解析，外部应用设备和NAND FLASH模块之间数据的传送和配置，运行中状态的报告，以及对NAND FLASH模块的读、写、擦或备份操作。
所述的外部接口界面模块符合对应于***应用设备的接口规范，可以是SD、MMC或MS等FLASH存储卡接口，也可以是Serial ATA等适合于大容量数据吞吐的接口。
所述的管理算法和ECC模块内设定有若干算法，主要算法包括：
错误控制编码(ECC)算法，用于发现和修正NAND FLASH模块中数据比特错误；
坏块管理算法，用于实现NAND FLASH模块中逻辑块和物理块间有效映射，保证各逻辑块对应到无缺陷的物理块。
所述存储器件的数据读写过程为：
上电后，管理算法和ECC模块启动坏块管理算法首先对NANDFLASH模块中的坏块进行检测和排除；
对NAND FLASH模块写入数据时，外部接口界面模块接收从外界应用设备来的数据，存储于数据缓存模块，管理算法和ECC模块启动ECC算法对数据缓存模块中的数据进行ECC计算，计算的结果***数据中，同时找到NAND FLASH模块中的空余区域，再把***了ECC结果的数据通过NAND FLASH界面写入NAND FLASH模块的这些空余区域，并记录此时外部逻辑地址和NAND FLASH模块中的这些写入区域的物理地址的对应关系；
对NAND FLASH模块读取数据时，管理算法和ECC模块首先根据读的逻辑地址，找到原先写入的区域的物理地址，再根据物理地址通过NAND FLASH界面从NAND FLASH模块中读出数据并存储于数据缓存模块，同时管理算法和ECC模块提取出数据中的ECC结果，根据ECC结果纠正存储于数据缓存模块中的误码，再通过外部接口界面由外部应用设备读取数据。
所述的NAND FLASH模块用于接收和储存数据，可采用至少一个NAND FLASH器件。
本发明存储器件较普通NAND FLASH存储器件具有以下优点：
(1)接口定义更为简单：其外部接口通常可为SD/MMC/MS等FLASH存储卡接口，也可以是Serial ATA等接口，较目前具有8比特或者16比特数据总线、再加RE/WE/ALE/CLE/WP等控制信号线和电源/地的NAND FLASH接口简单得多；
(2)应用形式更为多样化：本发明存储器件可以以单芯片集成电路，也可以以MCM(Multi Chip Module)模块形式应用于设备中，其中单芯片集成电路，可以以封装好的芯片形式或直接采用COB(Chip On Board)方式应用在电路板上；
(3)应用更为简单，应用领域更广泛：本发明存储器件集成了应用NAND FLASH所需的错误控制编码ECC算法和坏块管理算法，简化了NAND FLASH与外部应用设备CPU之间的通讯，拓宽了NAND FLASH的应用范围。
附图说明
图1为本发明存储器件的结构示意框图；
图2为图1中管理控制模块的结构示意框图；
图3为本发明存储器件的写流程图；
图4为本发明存储器件的读流程图；
图5为现有手机的存储结构示意框图；
图6为在图5所示手机结构中增加普通NAND FLASH器件的存储结构示意框图；
图7为本发明存储器件以单芯片形式应用于图5所示手机结构的结构示意框图；
图8为本发明存储器件以多芯片模块形式应用于图5所示手机结构的结构示意框图；
图9为图7所示手机结构去掉NOR FLASH的存储结构示意框图；
图10为图8所示手机结构去掉NOR FLASH的存储结构示意框图；
图11为图9所示手机结构去掉外接存储卡的手机存储结构示意框图；
图12为图10所示手机结构去掉外接存储卡的手机存储结构示意框图。
具体实施方式
如图1所示，一种NAND FLASH存储器件，包括用于接收和储存数据的NAND FLASH模块2，存储器件上还集成有一管理控制模块1，管理控制模块1一端通过FLASH总线和NAND FLASH模块2相连，另一端通过外部接口与外界应用设备相连。
如图2所示，管理控制模块1用于完成外部接口的命令解析，外部应用设备和NAND FLASH模块之间数据的传送和配置，运行中状态的报告，同时也完成对NAND FLASH模块的读，写，擦和备份等操作，其由外部接口界面模块11、数据缓存模块12、管理算法和ECC模块13、NANDFLASH界面模块14构成。
其中外部接口界面11符合对应于***应用设备的接口规范，可以是SD、MMC、MS等FLASH存储卡接口，也可以是Serial ATA等适合于大容量数据吞吐的接口。
数据缓存模块12用于完成外部应用设备和NAND FLASH模块2之间数据的缓存、传送和配置。
FLASH界面14提供访问NAND FLASH模块2所需的8根数据总线和8根控制总线接口。
管理算法和ECC模块13内设有若干算法，主要算法包括：
错误控制编码算法(ECC算法)，用于发现和修正NAND FLASH模块2中数据比特的错误。当数据被写入NAND FLASH模块2时，该算法计算出冗余保护码，和数据一起存放入NAND FLASH模块2中；当数据被读出NAND FLASH模块2时，该算法根据读出的数据和冗余保护码的计算，发现错误比特的位置并正确修改。该算法保障了误码率在可以接受的极低范围，是NAND FLASH数据可靠性的必要保护。
坏块(BLOCK)管理算法，用于在数据存储中，实现NAND FLASH模块2中逻辑BLOCK和物理BLOCK之间的有效映射，从而保证每个逻辑BLOCK均对应到无缺陷的物理BLOCK。
本发明存储器件的数据读写过程包括以下步骤：
上电后，管理算法和ECC模块13启动坏块管理算法首先对NANDFLASH模块2中的坏块进行检测和排除；
如图3所示，对NAND FLASH模块2写入数据时，外部接口界面模块11接收从外界应用设备来的数据，存储于数据缓存模块12，管理算法和ECC模块13启动ECC算法对数据缓存模块12中的数据进行ECC计算，计算的结果***数据中。并找到NAND FLASH模块2中的空余区域，再把***了ECC结果的数据通过NAND FLASH界面14写入NANDFLASH模块2的这些空余区域，并记录此时外部逻辑地址和NANDFLASH模块2中的这些写入区域的物理地址的对应关系；
如图4所示，对NAND FLASH模块2读取数据时，管理算法和ECC模块13首先根据读的逻辑地址，找到原先写入的区域的物理地址，再根据物理地址通过NAND FLASH界面14从NAND FLASH模块2中读出数据并存储于数据缓存模块12，同时管理算法和ECC模块13提取出数据中的ECC结果，根据ECC结果纠正存储于数据缓存模块12中的误码，再通过外部接口界面11由外部应用设备读取数据。
如果管理控制模块1中的外部接口界面11为FLASH存储卡接口(如SD/MMC/MS)，那么在本身带有FLASH存储卡接口的设备中，可以轻松利用原有的FLASH存储卡接口应用本发明存储器件。本发明存储器件可以和FLASH存储卡共用一个接口，无需做硬件上的改动。
下面以本发明存储器件在原有带SD存储卡接口的手机中的应用进行举例说明。
在手机应用中，随着手机开始支持百万像素的拍照功能、摄像、音频、视频流等多媒体业务，手机对存储容量的需求越来越大。现有的手机为了解决大容量多媒体数据的存储要求，一般采用NOR FLASH和外接存储卡，其结构如图5所示。
一般，带外接SD卡接口的手机，其基带芯片应具有一个存储器界面和一个SD卡界面，存储器界面用于连接存储器件，如RAM和NORFLASH。RAM和NOR FLASH可用同一个存储器界面实现，NOR FLASH一般用于存放程序代码。SD卡界面主要用于提供SD卡接口，连接外部SD卡，如图5中虚线所示的SD存储卡为外部的存储卡，用于存放用户的多媒体数据，如拍摄的照片，存放的歌曲，录像等。
若在图5所示的手机结构中直接增加一个NAND FLASH器件，其结构如图6所示，则需要手机基带芯片额外提供一个GPIO(General PurposeInput/Output)界面或NAND FLASH界面。这在目前来说实现是比较困难的，且手机基带芯片处理器还需要额外完成操作NAND FLASH存储器件所需考虑的复杂的算法、硬件引擎的ECC、坏块管理等问题，这会增加手机基带芯片处理器的工作负荷，影响其它性能。
若将本发明存储器件的外部接口定义为和SD卡接口信号定义兼容。则本发明存储器件可以以单芯片集成电路或多芯片模块MCM(Multi ChipModule)形式应用于设备中，其结构分别如图7、8所示，在多芯片模式下，管理控制模块1和NAND FLASH模块2自成芯片，手机基带芯片的SD卡界面直接连接到于管理控制模块上。
利用图7或8所示结构，手机拥有内置的NAND FLASH模块成为可能。这种结构无需改变手机芯片组的硬件结构，而只需升级其固件，使其能支持多于一个的SD存储卡，也就不会增加手机基带芯片处理器的工作负荷，影响手机的其它性能。
进一步而言，对图7或8所示的手机，因为管理控制模块解决了存储数据的可靠性问题，我们也可以利用本发明存储器件来存储程序代码，则不再需要NOR FLASH，所以，手机结构可简化对应如图9或10所示。
应用于如图9或10所示的手机结构中的本发明存储器件可以用于存放：
(1) 程序代码(原存放于NOR FLASH)；
(2) 终端用户信息，比如地址簿等(原存放于NOR FLASH)；
(3) 多媒体文件，如照片，MP3歌曲，录像等(原存放于外部SD卡，NOR FLASH不能提供大容量的数据存贮)；
(4) 应用程序代码，如游戏等。(也是原NOR FLASH不能支持的)
本发明存储器件可以提供与外部SD存储卡同样的存储容量，在提供了足够大的存储空间后，可以不再需要外部SD卡，则手机结构可以更加简化，如图11或12所示，以满足手机小型化、大容量的需求。其中在如图11所示的单芯片应用方式时，本发明存储器件在手机上的应用可以是以封装好的芯片形式焊接，也可以直接采用COB(Chip On Board)的方式应用在电路板上。
Claims (5)
1.一种NAND FLASH存储器件，包括NAND FLASH模块(2)，其特征在于：存储器件上还集成有一管理控制模块(1)，管理控制模块(1)一端通过FLASH总线和NAND FLASH模块(2)相连，另一端通过外部接口与外界应用设备相连，所述的管理控制模块(1)由外部接口界面模块(11)、数据缓存模块(12)、管理算法和ECC模块(13)、NAND FLASH界面模块(14)构成，用于完成外部接口的命令解析，外部应用设备和NAND FLASH模块之间数据的传送和配置，运行中状态的报告，以及对NAND FLASH模块的读、写、擦或备份操作。
2.如权利要求1所述的存储器件，其特征在于：所述的外部接口界面模块(11)符合对应于***应用设备的接口规范，可以是SD、MMC或MS等FLASH存储卡接口，也可以是Serial ATA等适合于大容量数据吞吐的接口。
3.如权利要求1所述的存储器件，其特征在于：所述的管理算法和ECC模块(13)内设定有若干算法，主要算法包括：
错误控制编码(ECC)算法，用于发现和修正NAND FLASH模块(2)中数据比特错误；
坏块管理算法，用于实现NAND FLASH模块(2)中逻辑块和物理块间有效映射，保证各逻辑块对应到无缺陷的物理块。
4.如权利要求1-3任一所述的存储器件，其特征在于所述存储器件的数据读写过程为：
上电后，管理算法和ECC模块(13)启动坏块管理算法对NANDFLASH模块(2)的坏块进行检测和排除；
对NAND FLASH模块(2)写入数据时，外部接口界面模块(11)接收从外界应用设备来的数据，存储于数据缓存模块(12)，管理算法和ECC模块(13)启动ECC算法对数据缓存模块(12)中的数据进行ECC计算，计算的结果***数据中，同时找到NAND FLASH模块(2)中的空余区域，再把***了ECC结果的数据通过NAND FLASH界面(14)写入NANDFLASH模块(2)的这些空余区域，并记录此时外部逻辑地址和NANDFLASH模块(2)中的这些写入区域的物理地址的对应关系；
对NAND FLASH模块(2)读取数据时，管理算法和ECC模块(13)首先根据读的逻辑地址，找到原先写入的区域的物理地址，再根据物理地址通过NAND FLASH界面(14)从NAND FLASH模块(2)中读出数据并存储于数据缓存模块(12)，同时管理算法和ECC模块(13)提取出数据中的ECC结果，根据ECC结果纠正存储于数据缓存模块(12)中的误码，再通过外部接口界面(11)由外部应用设备读取数据。
5.如权利要求1所述的存储器件，其特征在于：所述的NAND FLASH模块(2)用于接收和储存数据，可采用至少一个NAND FLASH器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100538823A CN100477009C (zh) | 2006-10-19 | 2006-10-19 | 一种nand flash存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100538823A CN100477009C (zh) | 2006-10-19 | 2006-10-19 | 一种nand flash存储器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1937080A true CN1937080A (zh) | 2007-03-28 |
| CN100477009C CN100477009C (zh) | 2009-04-08 |
Family
ID=37954522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100538823A Active CN100477009C (zh) | 2006-10-19 | 2006-10-19 | 一种nand flash存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100477009C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257902A (zh) * | 2013-04-10 | 2013-08-21 | 深圳市硅格半导体有限公司 | Nvram控制方法及*** |
| CN103414623A (zh) * | 2013-08-23 | 2013-11-27 | 上海司南卫星导航技术有限公司 | GNSS中基于NandFlash总线实现基带信号通信的***及方法 |
| CN103631721A (zh) * | 2012-08-23 | 2014-03-12 | 华为技术有限公司 | 一种隔离内存中坏块的方法及*** |
| CN107015764A (zh) * | 2017-03-17 | 2017-08-04 | 深圳市江波龙电子有限公司 | Nand flash的数据处理方法、装置和一种Nand flash |
| WO2021035803A1 (zh) * | 2019-08-27 | 2021-03-04 | 江苏华存电子科技有限公司 | 一种动态NandFlash危险块筛选的方法 |
-
2006
- 2006-10-19 CN CNB2006100538823A patent/CN100477009C/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103631721A (zh) * | 2012-08-23 | 2014-03-12 | 华为技术有限公司 | 一种隔离内存中坏块的方法及*** |
| CN103257902A (zh) * | 2013-04-10 | 2013-08-21 | 深圳市硅格半导体有限公司 | Nvram控制方法及*** |
| CN103257902B (zh) * | 2013-04-10 | 2017-02-08 | 深圳市硅格半导体有限公司 | Nvram控制方法及*** |
| CN103414623A (zh) * | 2013-08-23 | 2013-11-27 | 上海司南卫星导航技术有限公司 | GNSS中基于NandFlash总线实现基带信号通信的***及方法 |
| CN103414623B (zh) * | 2013-08-23 | 2016-08-10 | 上海司南卫星导航技术股份有限公司 | GNSS中基于NandFlash总线实现基带信号通信的***及方法 |
| CN107015764A (zh) * | 2017-03-17 | 2017-08-04 | 深圳市江波龙电子有限公司 | Nand flash的数据处理方法、装置和一种Nand flash |
| CN107015764B (zh) * | 2017-03-17 | 2020-03-27 | 深圳市江波龙电子股份有限公司 | Nand flash的数据处理方法、装置和一种Nand flash |
| WO2021035803A1 (zh) * | 2019-08-27 | 2021-03-04 | 江苏华存电子科技有限公司 | 一种动态NandFlash危险块筛选的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100477009C (zh) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9471484B2 (en) | Flash memory controller having dual mode pin-out | |
| JP3979486B2 (ja) | 不揮発性記憶装置およびデータ格納方法 | |
| CN103034603B (zh) | 多通道闪存卡控制装置及其控制方法 | |
| CN102096647B (zh) | 多芯片存储器***和相关的数据传送方法 | |
| US8904095B2 (en) | Data storage device and operating method thereof | |
| US8281072B2 (en) | Data processing system, controller, and method thereof for searching for specific memory area | |
| CN104699413B (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
| CN104102585A (zh) | 映射信息记录方法、存储器控制器与存储器储存装置 | |
| CN105702300A (zh) | 一种基于FPGA的NAND Flash容错*** | |
| JP2013515992A (ja) | Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート | |
| US9070443B2 (en) | Embedded solid state disk as a controller of a solid state disk | |
| CN101281493A (zh) | 与非闪存器及其管理方法 | |
| US20100218064A1 (en) | Semiconductor memory device incorporating controller | |
| CN100477009C (zh) | 一种nand flash存储器件 | |
| CN102135927A (zh) | 一种基于nand flash的***引导方法和装置 | |
| US20110271032A1 (en) | Access device and memory controller | |
| US11204833B1 (en) | NVM endurance group controller using shared resource architecture | |
| TWI660271B (zh) | 整理指令記錄方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN109992202A (zh) | 数据存储设备、其操作方法以及包括其的数据处理*** | |
| CN114746834A (zh) | 基于分区状态的分区附加命令调度 | |
| CN103136111A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN102129353A (zh) | 闪存储存***、闪存控制器与数据写入方法 | |
| CN101539785B (zh) | 集成闪存存储单元的主板 | |
| CN102999437A (zh) | 数据搬移方法、存储器控制器与存储器储存装置 | |
| CN102543184B (zh) | 存储器储存装置、其存储器控制器与数据写入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: CHU CHUANREN Effective date: 20141222 Owner name: HANGZHOU SAGE MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: LUO JIANJUN Effective date: 20141222 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 310012 HANGZHOU, ZHEJIANG PROVINCE TO: 311200 HANGZHOU, ZHEJIANG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141222 Address after: Hangzhou City, Zhejiang province 311200 Xiaoshan District Road No. 66 Building No. 1 building 22 layer Huarui Center Patentee after: Hangzhou Sage Microelectronics Technology Co., Ltd. Address before: 310012 Zhejiang city of Hangzhou province Gongshu District Da Guan Yuan Xi San Yuan 12 Building 1 unit 301 room Patentee before: Luo Jianjun Patentee before: Chu Chuanren |
|
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Hangzhou City, Zhejiang province 311200 Xiaoshan District Road No. 66 Building No. 1 building 22 layer Huarui Center Patentee after: SAGE MICROELECTRONICS CORP. Address before: Hangzhou City, Zhejiang province 311200 Xiaoshan District Road No. 66 Building No. 1 building 22 layer Huarui Center Patentee before: Hangzhou Sage Microelectronics Technology Co., Ltd. |