CN1906746A - 晶片水平壕沟结构 - Google Patents

晶片水平壕沟结构 Download PDF

Info

Publication number
CN1906746A
CN1906746A CNA2004800309575A CN200480030957A CN1906746A CN 1906746 A CN1906746 A CN 1906746A CN A2004800309575 A CNA2004800309575 A CN A2004800309575A CN 200480030957 A CN200480030957 A CN 200480030957A CN 1906746 A CN1906746 A CN 1906746A
Authority
CN
China
Prior art keywords
trench
wafer
passivation layer
polymer
solder sphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800309575A
Other languages
English (en)
Inventor
迈克尔·E·约翰森
彼得·埃勒纽斯
金德勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flip Chip Technologies LLC
Original Assignee
Flip Chip Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flip Chip Technologies LLC filed Critical Flip Chip Technologies LLC
Publication of CN1906746A publication Critical patent/CN1906746A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种晶片水平CSP(200)包括至少一个来自晶片的单元片(202)。该晶片水平CSP具有多个焊接球焊垫(206)，在每个焊接球焊垫上有一个焊接球(308)，并且每个焊接球被一个聚合物挡圈(310)包围。在制造该晶片水平CSP期间，在位于晶片上的聚合物层(412)的表面上形成一个壕沟(204)。来自聚合物挡圈的暂时液化的残余物(502)从聚合物挡圈流出，这是在将晶片加热到焊接球的回流温度时发生的。该壕沟起材料流动屏障的作用，限制残余物在液化状态下扩散的距离。来自聚合物挡圈的残余物被壕沟限定在一个区域(314)内。全深壕沟完全穿过聚合物层。选择地，部分深度的壕沟(712和912)部分地穿过聚合物层。应当理解，根据37C.E.R及1.72(b)节，摘要并不代表或限制权利要求的范围或意义。

Description

晶片水平壕沟结构
技术领域
本发明总体上涉及晶片水平的芯片级封装，更特别地，涉及在半导体晶片内形成类似壕沟的结构，以限制液体在凝固之前的流动。
背景技术
晶片水平芯片级封装(CSP)是用于使用晶片水平处理技术的集成电路或倒装晶片的尺寸的集成电路的封装。与倒装晶片不同，晶片水平CSP在单元片的有源侧上具有一个或多个钝化层。每个钝化层典型地包括一层可光成像的聚合物膜。晶片水平CSP比标准球栅阵列(BGA)更小，通常利用再分配层(RDL)的金属迹线将焊接球焊垫布线成标准节距(pitch)，并且在再布线后的焊垫上使用CSP尺寸的焊接球。晶片水平CSP使用标准表面安装技术组装处理，其也用于BGA，不需要底层填充。
众所周知，在焊接球或焊接块周围使用聚合物挡圈，以支持晶片水平CSP中的焊接球。当半导体晶片或晶片被加热到焊接球的回流温度时，一些在室温下非常粘的聚合物挡圈材料的粘性大大降低，或者液化。有时，液化的聚合物挡圈材料会不利地从焊接球流到比可接受的更远的位置；偶尔会与相邻的焊接球焊垫的聚合物挡圈材料融合。另外，焊接球会不利地趋向于漂浮在液化的聚合物挡圈材料上。有时，焊接球会漂流到相邻的焊接球焊垫，从而导致短路。有时，较大的聚合物挡圈是有用的，但是不能在现有技术的晶片水平CSP中实现，因为聚合物挡圈越大，会不利地使更多的液化聚合物挡圈材料从聚合物挡圈流出，从而产生不良现象。
2002年8月20日授予Sugizaki的美国专利No.6,437,434，题目为“半导体器件及半导体器件安装互连板”(SEMICONDUCTORDEVICE AND SEMICONDUCTOR DEVICE MOUNTINGINTERCONNECTION BOARD)公开了一种互连板，其在围绕BGA焊垫的硅中腐蚀了一个壕沟，以减轻BGA焊垫的压力。该壕沟有目的地用弹性体预装填。然而，Sugizaki没有公开在可光成像的聚合物膜内形成的壕沟，也没有公开在集成电路上形成的壕沟，同时也没有公开任何用于停止聚合物挡圈材料扩散的方法。
发明内容
因此，本发明的一个目的是提供一种晶片水平CSP，其克服了现有技术的缺点，更特别地，提供一种晶片水平CSP，其不允许来自聚合物挡圈的残余材料从每个焊接球流出超过预定的距离。
本发明的另一个目的是提供一个较大的聚合物挡圈，其没有使更多聚合物挡圈材料从焊接球流出超过预定距离的有害效应。
本发明的另一个目的是减少焊接球在液化的聚合物挡圈残余材料上能够漂流的距离。
本发明的再一个目的是提供一种晶片水平CSP，其具有更美观的外形。
通过本发明的说明，本发明的这些和其它的目的对于本领域技术人员而言是显而易见的。
简而言之，根据本发明的优选实施例，本发明涉及一种方法，其在液态聚合物材料固化成固体之前，利用钝化聚合物层内的全深或部分深度的壕沟限制或容纳随后施加的液态聚合物材料，从而实现结构或美观的目的。
优选地，本发明的一个方面涉及一种集成电路的芯片级封装，其包括至少一个焊接球焊垫和围绕每个焊接球焊垫的壕沟。
本发明的另一方面涉及一种用于芯片级封装的晶片，其具有至少一个焊接球焊垫。该晶片包括位于每个焊接球焊垫处的焊接球，围绕该焊接球的聚合物挡圈和围绕每个焊接球焊垫的壕沟。
本发明更进一步的方面涉及一种制造晶片水平芯片级封装的方法，其包括如下步骤：(a)提供一个晶片，(b)在晶片上设置一个钝化层；(c)在钝化层内为焊接球形成一个中心特征结构(central feature)；和(d)在钝化层内形成一个围绕该中心特征结构的壕沟。
由下面的详细说明和附图，本发明的其它方面、特征和优点对于本领域的技术人员而言将是显而易见的。然而，应当理解，详细说明和特殊实例虽然代表了本发明的优选实施例，并只是作为例证，在不背离本发明的前提下可以自然地进行各种修改。
附图说明
下面将参考附图对本发明进行更详细而清晰的说明，其中：
图1是现有技术晶片水平CSP的简化顶视图；
图2是根据本发明的优选实施例构建的晶片水平CSP的简化顶视图，显示了围绕每个焊接球焊垫的壕沟；
图3是用于形成图2所示晶片水平CSP的一个晶片的区域A的简化放大顶视图，显示了在加热晶片之前，具有聚合物挡圈、被全深壕沟包围的焊接球；
图4是通过图3中切割线4-4的剖面图；
图5是用于形成图2所示晶片水平CSP的一个晶片的区域A的简化放大顶视图，显示了在加热晶片之后，具有聚合物挡圈、被全深壕沟包围的焊接球；
图6是通过图5中切割线6-6的剖面图；
图7是用于形成图2所示晶片水平CSP的一个晶片的区域B的简化顶视图，显示了由多个线形成的部分深度壕沟的第一实施例；
图8是通过图7中切割线8-8的剖面图；
图9是用于形成图2所示晶片水平CSP的一个晶片的区域C的简化顶视图，显示了由多种圆形成的部分深度壕沟的第二实施例；
图10是通过图9中切割线10-10的剖面图；
图11是现有技术晶片的一部分的光学显微图像，显示了在加热晶片之后的焊接球和聚合物挡圈；
图12是根据本发明的晶片一部分的光学显微图像，显示了在加热晶片之后的焊接球和聚合物挡圈；
图13是根据本发明的晶片一部分的光学显微图像，显示了围绕每个焊接球焊垫的由多个线形成的部分深度的壕沟；
图14是根据本发明的晶片一部分的光学显微图像，显示了围绕每个焊接球焊垫的由多种圆形成的部分深度的壕沟；
图15是根据本发明的晶片一部分的显微图像，其具有围绕每个焊接球焊垫的由多个线形成的部分深度的壕沟，显示了加热晶片之后的焊接球和聚合物支持挡圈；
图16是图15所示部分深度壕沟的截面的显微图像；
图17是根据本发明的晶片横截面的显微图像，其具有由多种圆形成的部分深度的壕沟；和
图18是根据本发明的晶片一部分的光学显微图像，其显示了围绕焊接球焊垫的全深壕沟，并且其中全深壕沟被金属迹线截断。
为了说明的简单与清晰，附图只图解了结构的一般形式，并省略了对众所周知的结构和技术的说明和详细描述，以避免不必要地干扰本发明。此外，附图中的元件不必按比例绘制。
具体实施方式
应当理解，下面说明的实施例只是本创新技术众多有利应用的实例。总体上，本专利申请说明书中的叙述并不对本发明所要求的各种权利造成限制。一些叙述可能应用到某些发明结构，但不应用到其它的结构。一般地，除非特别指明，否则单个元件可以变成多个，并且反之亦然，且不失一般性，例如“一个单元片”，“两个单元片”。如果存在的话，说明书和权利要求中的术语第一、第二、第三等只是用于区分相似的元件，而不必用于说明顺序或时间次序。如果存在的话，说明书和权利要求中的术语上面、前面、侧面等等只是出于描述的目的，而不必用于说明相对位置。全部的测量都是近似的，例如，“30微米”的意思是“30微米左右(更大或更小)”。
图1是现有技术晶片水平CSP 100的简化顶视图，其包括一个现有技术的集成电路或单元片102和多个焊接球焊垫106。
图2是根据本发明的优选实施例构建的晶片水平CSP 200的简化顶视图，其包括单个集成电路或单元片202，该单个集成电路或单元片在每个焊接球焊垫206的周围有壕沟204。单元片202是一个较大半导体晶片或“晶片”(未显示)中多个单元片的其中一个。典型地，每个晶片有200-700个单元片。晶片水平CSP设计在转让给本发明受让人的于2001年9月11日授予Elenius等的美国专利No.6,287,893中有说明，该专利的题目为“用于形成芯片级封装的方法”(METHODFOR FORMING CHIP SCALE PACKAGE)，本文引用其全部内容作为参考。壕沟204是在晶片水平处理步骤期间，在位于晶片上的钝化层的表面上形成的环形(从上面看时)通道(via)。“晶片水平处理”的意思是指，例如，在单元片从晶片上切割下来之前，在每个单元片202内形成壕沟204。优选地，钝化层是可光成像的聚合物膜。可光成像的聚合物膜典型的是环丁烯苯(benzocyclobutene)(BCB)，但是本发明也可以用于其它材料的可光成像的膜。当在随后的晶片水平CSP 200处理步骤期间，将晶片加热到焊接球金属的回流温度时，壕沟204用于限制或容纳暂时变得粘度很低或“液化”的聚合物挡圈的一些材料。
图3是图2中用于形成该晶片水平CSP 200的一个晶片的区域A所代表的部分300的放大简化顶视图，显示了在加热晶片之前，在中心特征结构414(见图4)具有聚合物挡圈310并被全深壕沟312包围的焊接球308。优选地，聚合物挡圈材料是Rancho Dominguez，CA的Ablestik实验室制造的XNF-1502。选择地，聚合物挡圈310可以使用其它的材料。围绕焊接球的聚合物挡圈的使用在转让给本发明受让人的于2003年6月17日授予Elenius等的美国专利No.6,578,755中有说明，该专利的题目为“用于焊接块的聚合物挡圈”(POLYMERCOLLAR FOR SOLDER BUMPS)，本文引用其全部内容作为参考。中心特征结构414的直径313为280微米。全深壕沟312在壕沟内限定了一个区域314，和一个没有壕沟或者位于壕沟外部的区域316。全深壕沟312的宽度315为30微米。全深壕沟312的内沿与中心特征结构414的外沿之间的距离317为75微米。焊接球308的直径416为300-350微米(见图4)。
图4是通过图3中切割线4-4的剖面图。该晶片典型地包括至少一个硅层，但本发明也可以用于包括其它半导体材料的晶片。一个硅层402代表准备用于CSP制造的晶片半导体基片及其全部的层。为简单起见，没有显示晶片的细节。硅层402典型地涂布氮化硅或二氧化硅，一般不导电的电解质，作为薄钝化层(未显示)，并在晶片的集成电路的选定铝键合焊垫(未显示)上具有开口。在CSP制造期间，氮化硅或二氧化硅薄钝化层通常不置于晶片上，但在CSP制造之前，是晶片的一部分。在由晶片制造晶片水平CSP的过程中，图4所示的其它层典型地位于晶片上。
在薄钝化层上布置一个由可光成像的聚合物膜构成的第一聚合物层404。第一聚合物层404典型地的厚度为4-5微米。在第一聚合物层404上及任何暴露的铝键合焊垫上，布置一个金属化层。该金属化层包括一个下***金属化(under bump metalization)(UBM)区域，或者焊接球焊垫206，和再分配层(RDL)406。该RDL包括金属迹线，其在每个焊接球焊垫206与任何相关的铝键合焊垫之间形成导电路径，其中该相关铝键合焊垫位于的x-y坐标与焊接球焊垫不同。在第一聚合物层404和金属化层上布置一个由可光成像的聚合物膜构成的第二聚合物层412。第二聚合物层412典型的厚度为4-5微米。第一聚合物层404和第二聚合物层412典型地用相同的材料构成，优选的是由Midland，MI的Dow化学公司制造的CYCLOTENETM 4022-35BCB钝化聚合物，作为标准的双层ULTRA CSP封装。选择地，两个可光成像的聚合物层可以使用另一种材料。另一种选择，对每一可光成像的聚合物层使用不同的材料。全深壕沟312还用在晶片水平CSP 200上，其具有厚度为4-5微米的单聚合物层。典型地，当使用单聚合物层时，不需要RDL。
中心特征结构414是一个完全贯穿最终晶片水平CSP的第一聚合物层404和第二聚合物层412的通道。使用本领域技术人员熟知的光成像方法，在沉积第二聚合物层4123之前，在第一聚合物层404中形成该中心特征结构414(也就是，开放的)，借此暴露与焊接球焊垫206的相同x-y坐标的任何相关铝键合焊垫。在设计时，氮化硅或二氧化硅薄钝化层暴露于中心特征结构414的底部，其中相关的铝键合焊垫被放置的x-y坐标与焊接球焊垫206不同。然后通过在炉内以聚合物聚合所需的温度和期间焙烧，使第一聚合物层404固化。在第一聚合物层404的选择部分上、在任何暴露的铝键合焊垫上和在中心特征结构414底部的氮化硅或二氧化硅上，溅射金属化层，其典型地包括铝、镍、钒和铜各层。接着，在第一聚合物层404上，包括在第一聚合物层具有金属化的部分上，沉积第二聚合物层412。利用本领域技术人员熟知的光成像方法，在晶片中形成完全穿过第二聚合物层412的全深壕沟312，并且同时，将中心特征结构414重新开口到金属层或焊接球焊垫206。使第一聚合物层414暴露在全深壕沟312的底部。全深壕沟312不与RDL 406交叠，如图4所示。优选地，全深壕沟312用在壕沟与RDL 406不交叠的实例中。
图5是部分300的放大的简化顶视图，显示了在加热晶片之后，被全深壕沟312包围的具有聚合物挡圈310的焊接球308。随着焊接球308的回流，聚合物挡圈310的一些液化材料扩散出来，但是有利地，只进入了全深壕沟312内的区域314中。全深壕沟312限定并容纳液化的聚合物挡圈材料，并有利地防止其扩散超出壕沟进入壕沟外部的区域316。在回流处理的后面阶段中，流入区域314的液化聚合物挡圈材料变得非常粘稠并硬化或“固化”，形成残余物502。图5显示，全深壕沟312内部区域314的绝大部分容纳了聚合物挡圈材料的残余物502。残余物502是半透明的。残余物502不必完全充满全深壕沟312内的区域314(虽然有可能)，也不必从聚合物挡圈310的主要部分沿着各个方向均匀地扩散(虽然有可能)。因此，可能存在一些看上去随机的残余材料外形，如图5所示，然而，残余物502被全深壕沟312容纳/控制，并且残余物的扩散被该壕沟限制。在一些实例中，残余物502可以完全覆盖全深壕沟312的底表面。
图6显示了通过图5中切割线6-6的剖面图。全深壕沟312保留了从聚合物挡圈310沿着第二聚合物层412的表面扩散的聚合物挡圈材料的残余物502。残余物502的流动可以在焊接回流之前或之间发生。如果不存在全深壕沟312，残余物502会以任意的图形流出，并经过更长的距离，结果在外观性上不可以接受。全深壕沟312的目的是限制残余物的流动，并防止其流出壕沟312或使之最小化，借此提高晶片水平CSP的外形美观性。由于全深壕沟312的存在，残余物502从聚合物挡圈流出的距离缩短，残余物流动的范围在各个方向上更加接近均匀，并使流动的外沿更接近圆形。全深壕沟312包围该中心特征结构414；选择地，全深壕沟是一个孤立的特征结构。
图7是图2中用于形成该晶片水平CSP 200的一个晶片的区域B所代表的部分300的放大简化顶视图，显示了围绕该中心特征结构414的由多个线701、702和703形成的部分深度的壕沟712的第一实施例，其优选地采用根据相关专利申请的光成像方法。部分深度的壕沟712的宽度715为23微米。部分深度的壕沟712的内侧沿与中心特征结构414的外侧沿之间的距离717为75微米。应到注意，本发明并不仅限于使用3个线，而是能使用任意数目的超过1个的线。
图8是通过7中切割线8-8的剖面图。利用本领域技术人员熟知的方法，形成一个完全通过第二聚合物层412和第一聚合物层404的中心特征结构414。焊接球焊垫206暴露在该中心特征结构414的底部。部分深度的壕沟712在晶片内部分地穿过第二聚合物层412形成。第二聚合物层412暴露在部分深度的壕沟712的底部。部分深度的壕沟712没有贯穿到第一聚合物层404。
该部分深度的壕沟712的壕沟深度801是第二聚合物层412厚度的1-99％。选择地，部分深度的壕沟712用在晶片水平CSP 200上，其中该晶片水平CSP具有一个厚度为4-5微米的单聚合物层。这种情况下，部分深度的壕沟712的壕沟深度801是该单聚合物层厚度的1-99％。在图8中，部分深度的壕沟812与RDL 406交叠。RDL 406并不通过部分深度的壕沟712暴露出来。有利地，部分深度的壕沟712可以和下面的金属迹线交叉，而不暴露RDL 406。
图9是图2中用于形成该晶片水平CSP 200的一个晶片的区域C所代表的部分300的简化顶视图，显示了部分深度壕沟的第二实施例。部分深度壕沟912由围绕中心特征结构414的多个圆913形成，优选地采用根据相关专利申请的光成像方法。多个圆913呈4个紧密组装的同心排901-904的形式。部分深度的壕沟912的宽度915为28微米。部分深度的壕沟912的内侧沿与中心特征结构414的外侧沿之间的距离917为75微米。应当注意，本发明并不仅限于使用4个同心的圆形排。而是能够使用任意数目的排，只要存在多个圆即可。部分深度的壕沟712和912围绕该中心特征结构414；选择地，部分深度的壕沟是孤立的结构。
图10是通过图9中切割线10-10的剖面图。利用本领域技术人员熟知的方法，在晶片内形成完全穿过第二聚合物层412和第一聚合物层404的中心特征结构414。焊接球焊垫206暴露在该中心特征结构414的底部。在晶片内形成部分穿过第二聚合物层412的部分深度的壕沟912。该部分深度的壕沟912并不贯穿到第一聚合物层404，因此，第二聚合物层412暴露在部分深度的壕沟912的底部。部分深度的壕沟912的壕沟深度801为第二聚合物层412厚度的1-99％。选择地，部分深度的壕沟912用在晶片水平CSP 200上，其中该晶片水平CSP具有一个厚度为4-5微米的单聚合物层。这种情况下，部分深度的壕沟912的壕沟深度801是该单聚合物层厚度的1-99％。部分深度壕沟912交叠RDL 406。在图10中，RDL 406并不通过部分深度的壕沟912暴露出来。有利地，部分深度的壕沟912可以和下面的金属迹线交叉，而不暴露RDL 406。
图11是现有技术晶片的一部分的光学显微图像，显示了加热晶片之后的焊接球308和聚合物挡圈310。聚合物挡圈材料的残余物502从焊接球308延伸不规则的距离。在晶片中形成中心特征结构414之后，向该中心特征结构414施加一个熔解(fluxing)聚合物材料的聚合物挡圈310，然后在该熔解聚合物位点上放置焊接球308。随后通过回流和固化处理对晶片进行处理，其中聚合物挡圈310软化并趋向于流动，然后固化。如图11所示，没有壕沟204，残余物502的最终外形是随机的，并且不可控制。
图12是根据本发明的晶片一部分的光学显微图像，显示了加热晶片之后的焊接球308和聚合物挡圈310。图12显示了与图11中现有技术晶片相同的处理步骤和材料，但晶片上具有壕沟204。图12显示，壕沟204将残余物502限制和容纳在了壕沟边界内。壕沟204有助于形成一个同心/均匀形状的固化熔解聚合物，并且该壕沟阻止残余物502从聚合物挡圈310随机流出。
图13是根据本发明的晶片一部分的光学显微图像，显示了围绕每个焊接球焊垫206的由多个线701、702和703形成的部分深度的壕沟712。在图13所示的晶片上没有焊接球或聚合物挡圈。
图14是根据本发明的晶片一部分的光学显微图像，显示了围绕每个焊接球焊垫206的由多个913形成的部分深度的壕沟912。在图14所示的晶片上没有焊接球或聚合物挡圈。
图15-17是用扫描电子显微镜获得的图像。图15是根据本发明的晶片一部分的显微图像，具有围绕中心特征结构414由多个线701、702和703形成的部分深度的壕沟712，显示了加热晶片之后的焊接球308和聚合物挡圈310。
图16是图15所示部分深度的壕沟712的放大截面的显微图像。如图15和16所示的部分深度的壕沟712是利用根据相关专利申请的方法通过一个光掩模制造的，该光掩模具有三(3)个同心的宽七(7)微米的铬线701、702和703，它们相间1微米的宽度。尽管由三个线制成，但只形成了一个单一的部分深度的壕沟，如图15和16所示。图15和16的部分深度壕沟712的宽度为23微米，壕沟深度为2.1微米，其大约贯穿第二聚合物层412的60％。
图17是根据本发明的晶片截面的显微图像，显示了由多个环913形成的部分深度的壕沟912。图17所示的部分深度的壕沟912是利用根据相关专利申请的方法通过一个光掩模制造的，该光掩模具有四(4)行紧密组装的直径七(7)微米的铬圆。尽管由多个圆构成，但形成了一个单一的部分深度的壕沟，如图17所示。图17所示的部分深度的壕沟912的宽度为28微米，壕沟深度为2.2微米，其大约贯穿第二聚合物层412的64％。
图18是根据本发明的晶片一部分的光学显微图像，显示了围绕焊接球焊垫206的全深壕沟312，并且其中全深壕沟312被金属迹线截断。当壕沟与金属迹线交叠时，优选地使用部分深度的壕沟712和912的其中一个。选择地，使用全深壕沟312，则全深壕沟优选地在金属迹线处截断，如图18所示，以便不暴露金属迹线。作为另一个选择(未显示)，当暴露特定的金属迹线没有害处时，全深壕沟312与金属迹线交叉，从而暴露RDL。
为了结构和/或外形目的，本发明有利地将所施加的材料保持为一个同心的形状/体积。壕沟204、312、712和912限制残余物502的能力取决于壕沟的体积，壕沟的深度，和与中心特征结构414的距离317、717和917。有利地，当用壕沟控制残余物502的扩散时，更容易对***的晶片执行自动的光学检查。
尽管参考优选实施例对本发明进行了说明，但是该说明只是出于例证的目的，并不对本发明的范围构成限制。本领域的技术人员在不背离由附加权利要求限定的本发明精神和范围的前提下，可以对已说明的实施例进行各种修改和变化。例如，尽管第二聚合物层412优选的是可光成像的，全深壕沟312以及部分深度的壕沟712和912优选地用光刻方法形成；但是选择地，它们可以用其它的方法形成，例如利用利用激光或机械方法。此外，形成了壕沟204的层能够用不是可光成像的材料构成。壕沟204的形状不仅限于圆形，而能够是任意形状，包括例如，方形。进一步，本发明并不仅限于晶片水平CSP，而是总体上，能够扩展到一般的CSP。
附图标记列表
100      现有技术晶片水平CSP
102      现有技术单元片
106      现有技术焊接球焊垫
200      晶片水平CSP
202      单元片
204      壕沟
206      焊接球焊垫
300      晶片的一部分
308      焊接球
310      聚合物挡圈
312      全深壕沟
313      中心特征结构的直径
314      壕沟内的区域
315      全深壕沟的宽度
316      没有壕沟的区域
317      距离
402      硅
404      第一聚合物层
406      再分配层
412      第二聚合物层
414      中心特征结构
416      焊接球直径
502      残余物
701-703  线
712      部分深度的壕沟
715      部分深度的壕沟的宽度
717      距离
801      壕沟深度
901-904  排
912      部分深度的壕沟
913      多个圆
915      部分深度的壕沟的宽度
917      距离

Claims (20)

1.一种集成电路的芯片级封装，包括
(a)至少一个焊接球焊垫；和
(b)围绕每个焊接球焊垫的壕沟。
2.根据权利要求1的芯片级封装，其中在集成电路上布置至少一个钝化层，并且在至少一个钝化层中形成壕沟。
3.根据权利要求2的芯片级封装，其中该至少一个钝化层包括一个可光成像的聚合物膜。
4.根据权利要求2的芯片级封装，其中该至少一个钝化层具有一个厚度，且该壕沟是一个全深壕沟，其厚度基本上等于该至少一个钝化层的厚度。
5.根据权利要求4的芯片级封装，其中该至少一个钝化层包括一个可光成像的聚合物膜。
6.根据权利要求2的芯片级封装，其中该至少一个钝化层具有一个厚度，且该壕沟是一个部分深度的壕沟，其厚度大约是该至少一个钝化层的厚度的1-99％。
7.根据权利要求6的芯片级封装，其中该至少一个钝化层包括一个可光成像的聚合物膜。
8.根据权利要求1的芯片级封装，其中在该集成电路上布置一个第一钝化层，并在该第一钝化层上布置一个具有一定厚度的第二钝化层，并且在该第二钝化层中形成壕沟。
9.根据权利要求8的芯片级封装，其中该壕沟是一个全深壕沟，壕沟深度基本上等于第二钝化层的厚度。
10.根据权利要求9的芯片级封装，其中至少该第二钝化层包括可光成像的聚合物膜。
11.根据权利要求8的芯片级封装，其中该壕沟是部分深度的壕沟，其壕沟深度大约是第二钝化层厚度的1-99％。
12.根据权利要求11的芯片级封装，其中至少该第二钝化层包括可光成像的聚合物膜。
13.一种用于芯片级封装的晶片，该晶片具有至少一个焊接球焊垫，包括：
(a)位于每个焊接球焊垫处的焊接球；
(b)围绕焊接球的聚合物挡圈；和
(c)围绕每个焊接球焊垫的壕沟。
14.根据权利要求13的晶片，在加热晶片期间及之后，使得该壕沟阻止液化的聚合物挡圈从壕沟内流向壕沟外。
15.一种制造晶片水平芯片级封装的方法，包括如下步骤：
(a)提供晶片；
(b)在晶片上设置钝化层；
(c)在钝化层内形成用于焊接球的中心特征结构；和
(d)在钝化层内形成围绕中心特征结构的壕沟。
16.根据权利要求15的方法，包括如下步骤：
(e)将聚合物挡圈布置在壕沟内；和
(f)加热晶片，直到至少一些聚合物挡圈液化，使得该壕沟阻止液化的聚合物挡圈在液体固化之前和期间从壕沟内向壕沟外流出。
17.根据权利要求15的方法，其中壕沟用激光形成。
18.根据权利要求15的方法，其中壕沟用钻形成。
19.根据权利要求15的方法，其中钝化层包括可光成像的聚合物膜。
20.根据权利要求15的方法，其中壕沟通过光刻方法形成。
CNA2004800309575A 2003-09-26 2004-09-27 晶片水平壕沟结构 Pending CN1906746A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/672,165 US7126164B2 (en) 2003-09-26 2003-09-26 Wafer-level moat structures
US10/672,165 2003-09-26

Publications (1)

Publication Number Publication Date
CN1906746A true CN1906746A (zh) 2007-01-31

Family

ID=34376293

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800309575A Pending CN1906746A (zh) 2003-09-26 2004-09-27 晶片水平壕沟结构

Country Status (5)

Country Link
US (1) US7126164B2 (zh)
EP (1) EP1665363A4 (zh)
KR (1) KR20060093725A (zh)
CN (1) CN1906746A (zh)
WO (1) WO2005031807A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431867B (zh) * 2007-11-05 2011-03-09 松下电器产业株式会社 安装结构体
CN108962764A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US20080036100A1 (en) * 2006-05-17 2008-02-14 Tessera, Inc. Solder elements with columnar structures and methods of making the same
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
CN102282659B (zh) * 2009-02-04 2013-11-20 松下电器产业株式会社 半导体基板结构及半导体装置
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8338286B2 (en) 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
US20120326299A1 (en) * 2011-06-24 2012-12-27 Topacio Roden R Semiconductor chip with dual polymer film interconnect structures
US8748306B2 (en) 2011-08-05 2014-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Cleaning residual molding compound on solder bumps
US9478498B2 (en) * 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
US9401339B2 (en) * 2014-05-14 2016-07-26 Freescale Semiconductor, Inc. Wafer level packages having non-wettable solder collars and methods for the fabrication thereof
JP6586957B2 (ja) * 2014-09-19 2019-10-09 ソニー株式会社 実装基板の製造方法
US10032652B2 (en) * 2014-12-05 2018-07-24 Advanced Semiconductor Engineering, Inc. Semiconductor package having improved package-on-package interconnection
US9928334B2 (en) * 2016-07-29 2018-03-27 Anaglobe Technology, Inc. Redistribution layer routing for integrated fan-out wafer-level chip-scale packages
US9754905B1 (en) 2016-10-13 2017-09-05 International Business Machines Corporation Final passivation for wafer level warpage and ULK stress reduction
US11574874B2 (en) 2017-03-30 2023-02-07 Intel Corporation Package architecture utilizing photoimageable dielectric (PID) for reduced bump pitch

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
US4824801A (en) * 1986-09-09 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing aluminum bonding pad with PSG coating
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6296552B1 (en) * 1999-01-29 2001-10-02 Seagate Technology Llc Burnishing head with fly height control spacer
US6341071B1 (en) * 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6465811B1 (en) * 1999-07-12 2002-10-15 Gore Enterprise Holdings, Inc. Low-capacitance bond pads for high speed devices
US6485869B2 (en) * 1999-10-01 2002-11-26 Intel Corporation Photomask frame modification to eliminate process induced critical dimension control variation
US6429042B1 (en) * 2000-04-04 2002-08-06 General Electric Company Method of reducing shear stresses on IC chips and structure formed thereby
US6506671B1 (en) * 2000-06-08 2003-01-14 Micron Technology, Inc. Ring positionable about a periphery of a contact pad, semiconductor device components including same, and methods for positioning the ring around a contact pad
US20020105009A1 (en) * 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
JP3772078B2 (ja) * 2000-09-29 2006-05-10 株式会社東芝 半導体装置及び半導体装置搭載用配線基板
US6362112B1 (en) * 2000-11-08 2002-03-26 Fabtech, Inc. Single step etched moat

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431867B (zh) * 2007-11-05 2011-03-09 松下电器产业株式会社 安装结构体
CN108962764A (zh) * 2017-05-22 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
US11335648B2 (en) 2017-05-22 2022-05-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor chip fabrication and packaging methods thereof
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组

Also Published As

Publication number Publication date
EP1665363A2 (en) 2006-06-07
EP1665363A4 (en) 2006-11-15
WO2005031807A2 (en) 2005-04-07
WO2005031807A3 (en) 2005-06-23
KR20060093725A (ko) 2006-08-25
US20050070083A1 (en) 2005-03-31
US7126164B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
CN1906746A (zh) 晶片水平壕沟结构
US11984342B2 (en) Info structure with copper pillar having reversed profile
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1871555A (zh) 在聚合物膜中形成部分深度特征结构
US10062659B2 (en) System and method for an improved fine pitch joint
TWI584435B (zh) 封裝及其製造方法
KR101962508B1 (ko) 트렌치 형성을 통한 쏘잉 유도 박리의 제거
CN1841689A (zh) 半导体器件及半导体器件制造方法
CN1485884A (zh) 半导体装置的制造方法
CN1817538A (zh) 改进的焊料互连结构和使用注入模制焊料的方法
TWI720371B (zh) 半導體裝置及其製作方法
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1681099A (zh) 使用无铅焊料并具有反应阻挡层用于倒装芯片的互连结构
US20140087522A1 (en) Reducing Delamination Between an Underfill and a Buffer Layer in a Bond Structure
CN1700466A (zh) 半导体封装体及其形成方法
CN1606155A (zh) 柱形结构
CN1747630A (zh) 基板制造方法和电路板
CN1929122A (zh) 半导体封装及其制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN1914720A (zh) 具有接触支撑层的半导体封装以及制造该封装的方法
CN1956177A (zh) 芯片结构、芯片封装结构及其工艺
CN1906757A (zh) 半导体装置
WO2024067275A1 (zh) 一种具有高密度连接层的芯片封装方法及其芯片封装结构
CN1930682A (zh) 用于晶片级芯片尺寸封装的各种结构/高度的凸块
CN1431708A (zh) 晶圆型态扩散型封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned