CN1722619A - 解码设备，解码方法，程序记录介质和记录/再现设备 - Google Patents

解码设备，解码方法，程序记录介质和记录/再现设备 Download PDF

Info

Publication number
CN1722619A
CN1722619A CN200510092289.5A CN200510092289A CN1722619A CN 1722619 A CN1722619 A CN 1722619A CN 200510092289 A CN200510092289 A CN 200510092289A CN 1722619 A CN1722619 A CN 1722619A
Authority
CN
China
Prior art keywords
state
state exchange
memory
metric data
grating texture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510092289.5A
Other languages
English (en)
Inventor
远藤真树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1722619A publication Critical patent/CN1722619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10101—PR2 or PR(1,2,1), i.e. partial response class 2, polynomial (1+D)2=1+2D+D2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10111—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom partial response PR(1,2,2,1)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

公开了一种解码设备，用于根据具有互不相同的状态数的多个状态转换格状结构解码编码信号。所述解码设备包括：解码部分，用于根据第一状态转换格状结构解码编码信号；和模式选择部分，用于选择基于第一状态转换格状结构的第一操作模式或者基于具有的状态数小于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果模式选择部分选择了第二操作模式，则解码部分通过执行下述状态转换的切换来解码编码信号，即从第一状态转换格状结构的状态转换中所选的作为与第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从第二状态转换格状结构的状态转换中所选的作为与第一状态转换格状结构不对应的第二状态转换的第二状态转换。

Description

解码设备，解码方法， 程序记录介质和记录/再现设备
技术领域
本发明涉及解码装置，解码方法，程序记录介质，程序和记录/再现装置。更具体地，本发明涉及一种能够跟得上多个操作模式而不会增加电路尺寸的解码装置，一种所述解码装置采用的解码方法，一种实施所述解码方法的程序，一种存储所述程序的程序记录介质，以及一种使用所述解码装置的记录/再现装置。
背景技术
为光盘所设计出的当前记录/再现装置所表现出的作为把数据记录到安装在记录/再现装置上的光盘中的性能，已经变得更显著了。传统的专门二进制识别不是用来保证低再现错误率的合适的装置。随着尽管***间干扰的存在仍能够保证低再现错误率的维特比(Viterbi)解码电路的使用，这种情况越来越多了。
图1是示出了使用维特比解码电路的记录/再现装置的典型结构的图。
在图1所示出的典型结构中，调制电路11执行作为把数据记录在记录介质14上的处理的一部分的调制处理。调制电路11把从图中未示出的前一级收到的作为将被记录的信息段的序列的输入序列转换成调制序列Xt(t＝0，1，2等)，并把该调制序列Xt输出到预编码器12。
预编码器12对在下文中被缩写为PR的部分响应执行预编码处理。这就是说，预编码器12根据预定的编码规则，编码从调制电路11接收的调制序列Xt以产生一个中间序列yt。接着预编码器12经由包括记录头的记录放大器13把该中间序列yt记录到记录介质14上。
记录介质14是诸如Blu-ray盘、CD-RW(可重写光盘)或DVD±RW(数字通用可重写光盘)这样的典型的光盘。记录放大器13将由调制电路11从图中未示出的前一级收到的数据作为将被记录的信息段序列记录在记录介质14上。
包括再现头的再现放大器15检测从记录介质14再现的信号，并把检测结果输出到均衡器16。均衡器16为了接近传输线频率特性的目标传输线模式对从再现放大器15接收的再现信号执行平衡处理以产生传输线输出Z。平衡处理的一个实例是PR平衡处理。接着均衡器16把该传输线输出Z输出到PLL(锁相回路)17和取样电路18。
PLL17从包括记录介质14的传输线上的传输线输出Z中提取时钟分量，以产生与再现信号同步的时钟信号。接着PLL17把产生的时钟信号输出到取样电路18、维特比解码电路19以及解调电路20。
取样电路18与从PLL17接收的时钟信号同步地对从均衡器16接收的传输线输出Z进行取样以把该传输线输出Z转换成图中所示的作为取样序列Zt的数据。接着取样电路18把该取样序列Zt提供给维特比解码电路19。该维特比解码电路19对从取样电路18接收的取样序列Zt执行维特比解码处理以产生一个相对应于调制电路11的输出的最可能的调制序列xt。
解调电路20是调制电路11的对应部分。解调电路20解调从维特比解码电路19接收的最可能的调制序列xt并把解调处理的结果输出到未在图中示出的后一级。
图2是示出了在图1中示出的记录/再现装置中使用的维特比解码电路19的典型结构的图。
如图2所示，维特比解码电路19的典型结构包括一个BM(分支度量)计算电路41，一个ACS(加，比较和选择)电路42，一个路径存储器43以及一个最可能判定电路44。
所述BM计算电路41利用所接收的取样序列Zt作为输入信号，为从一个状态到另一个状态的每一个状态转换计算分支度量数据，并把分支度量数据输出给ACS电路42。
ACS电路42把紧接当前状态的前一状态的路径度量数据加到从BM计算电路41接收的分支度量数据上以产生一个总和。如果在稍后将描述的路径存储器43处路径合并了，则ACS电路42把紧接当前状态的前一状态的路径度量数据加到从BM计算电路41接收的分支度量数据上以便为每个合并路径产生一个总和，并对这些总和进行相互比较以选出最小的一个。接着ACS电路42利用所选出的由加、比较以及选择处理得出的总和作为当前状态的更新的路径度量数据。最后，ACS电路42把所述总和的选择结果输出给路径存储器43和最可能判定电路44。在下列描述中，有时路径度量数据可以被简称为度量数据。
路径存储器43是在多级处提供的多个移位寄存器，每个移位寄存器都用级号来标记，每个移位寄存器都由一个触发器阵列组成。每个触发器都起存储器的作用。存储在存储器中的值在被移位到下一个存储器之前经过了选择移位操作。详细地说，根据从ACS电路42收到的前述选择结果，从多个值中选择一个要在任一特定级处提供的存储器中存储的值，其中该多个值是从在特定级的前一级处提供的存储器经由上面提到的合并路径接收到的，并且接着，所选择的值在被移位到紧接特定级的后一级处提供的存储器之前被存储在该存储器中。重复执行这些选择、存储和移位一个值的操作。根据从ACS电路42收到的前述选择结果，从来自特定级的前一级的存储器的值中选择一个要在任一特定级处提供的存储器中存储的值的操作，与ACS42电路所执行的从为如上所述的合并路径计算的总和中选择一个最小的总和操作一致。
最可能判定电路44从在最后一级处提供的存储器中取出一个输出信号，并把该取出的输出信号作为调制序列xt提供给解调电路20。例如，假定路径存储器43由16级组成。在这种情况下，最可能判定电路44从在第16级处提供的组成移位寄存器的存储器中取出一个输出信号。这样，就可明确判定在当前时间16个时钟之前再现的最可能的信号。
应该注意到，如果在路径存储器43中上述的作为与路径合并相一致的操作的选择一个值的操作没有被执行，则最可能判定电路44执行一个最可能判定处理，以便根据从ACS电路42接收的选择结果从用于存储状态的最小路径度量数据的路径存储器中提取一个输出信号，并把在最可能判定处理中提取的输出信号作为调制序列xt提供给解调电路20。
参照图3和4，下列描述解释了用于下述情况的PR传输线，该情况中使用了d(最小游程长度)＝1的(1，7)RLL(游程长度受限)码。应该注意到，在图3和4所示的典型结构中，圆圈代表状态，而依附在箭头上的标记代表分支或转换。RLL码是这样一种码，其中在调制码中夹在1之间的0的数目是受限制的。(d，k)RLL码是这样一种RLL码，其具有为夹在1之间的0序列设置的最小游程长度d以及为夹在1之间的0序列设置的最大游程长度k。例如，(1，7)RLL码对于夹在1之间的0序列来说具有最小游程长度1和最大游程长度7。
图3是具有约束长度3的PR(1，x，1)传输线的状态转换图，其用于使用(1，7)RLL码的情况。应该注意到，具有约束长度为3的PR(1，x，1)传输线可以是典型的PR(1，1，1)传输线或PR(1，2，1)传输线。由于这些典型的传输线彼此之间的不同之处仅在于它们具有转换c的不同理论值(或标识参考值)，所以它们都作为PR(1，x，1)传输线在下面进行解释。
在图3所示的典型结构的情况下，标记c000表示从状态S00到状态S00的转换。标记c001表示从状态S00到状态S01的转换。标记c011表示从状态S01到状态S11的转换。标记c111表示从状态S11到状态S11的转换。标记c110表示从状态S11到状态S10的转换。标记c100表示从状态S10到状态S00的转换。
也就是说，在示出了具有约束长度为3、d(最小游程长度)＝1的PR(1，x，1)传输线的状态转换的图中，把状态转换的数目缩减到4并把状态的数目缩减到4。
图4是示出了具有约束长度4的PR(1，x，x，1)传输线的状态转换的图，其用于使用(1，7)RLL码的情况。应该注意到，具有约束长度为4的PR(1，x，x，1)传输线可以是典型的PR(1，2，2，1)传输线或PR(1，3，3，1)传输线。由于这些典型的传输线彼此之间的不同之处仅在于它们具有转换c的不同理论值(或标识参考值)，所以它们都作为PR(1，x，x，1)传输线在下面进行解释。
在图4所示的典型结构的情况下，标记c0000表示从状态S000到状态S000的转换。标记c0001表示从状态S000到状态S001的转换。标记c0011表示从状态S001到状态S011的转换。标记c0111表示从状态S011到状态S111的转换。标记c0110表示从状态S011到状态S110的转换。标记c1111表示从状态S111到状态S111的转换。标记c1110表示从状态S111到状态S110的转换。标记c0011表示从状态S110到状态S100的转换。标记c1001表示从状态S100到状态S001的转换。标记c1000表示从状态S100到状态S000的转换。
也就是说，在示出了具有约束长度4、d(最小游程长度)＝1的PR(1，x，x，1)传输线的状态转换的图中，把值的数目缩减到7并把状态的数目缩减到6。
如上所描述的，在PR传输线中，再现信号值并不由状态S本身确定。而是直到由状态S到状态S的转换c，再现信号值才被明确识别。
通过参照图5和图6，下列描述将详细解释用于其状态转换在图3中示出的PR(1，x，1)传输线的维特比解码电路19。应该注意到图5是示出了分支度量计算电路41和用于其状态转换在图3中示出的PR(1，x，1)传输线的ACS电路42的典型结构的图。另一方面，图6是示出了用于其状态转换在图3中示出的PR(1，x，1)传输线的路径存储器43的典型结构的图。
在图5所示出的典型结构中，分支度量计算电路41包括与状态转换一样多的分支度量计算部分61，其中该分支度量计算部分61用于为从一个状态到另一个状态的每个转换计算BM(分支度量数据)。在图5所示的典型结构的情况下，状态转换的数目为6。因此，分支度量计算电路41包括6个分支度量计算部分61-1到61-6。分支度量计算部分61-1到61-6中的每一个都计算代表状态转换c的似然的分支度量数据bm并把该分支度量数据bm输出到ACS电路42。应该注意到，分配给状态转换c的符号cABC(其中后缀A，B和C每个都代表整数0或1)表示状态转换c的理论值(标识参考值)。此外，在下列描述中使用的符号n^2表示n的平方。
具体地说，我们假定在时间k完成PR均衡的再现信号(或取样序列)为zk。在这种情况下，分支度量计算部分61-1计算代表状态转换c000的似然的分支度量数据bm000k(＝(zk-c000)^2)，并把该分支度量数据bm000k输出到ACS部分62-1。同理，分支度量计算部分61-2计算代表状态转换c100的似然的分支度量数据bm100k(＝(zk-c100)^2)，并把该分支度量数据bm100k也输出到ACS部分62-1。通过相同的方式，分支度量计算部分61-3计算代表状态转换c001的似然的分支度量数据bm001k(＝(zk-c001)^2)，并把该分支度量数据bm001k输出到ACS部分62-2。同样，分支度量计算部分61-4计算代表状态转换c110的似然的分支度量数据bm110k(＝(zk-c110)^2)，并把该分支度量数据bm110k输出到ACS部分62-3。类似地，分支度量计算部分61-5计算代表状态转换c011的似然的分支度量数据bm011k(＝(zk-c011)^2)，并把该分支度量数据bm011k输出到ACS部分62-4。同理，分支度量计算部分61-6计算代表状态转换c111的似然的分支度量数据bm111k(＝(zk-c111)^2)，并把该分支度量数据bm111k也输出到ACS部分62-4。
ACS电路42把存储于内部的路径度量数据作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算电路41接收的分支度量数据上以产生一个总和。接着，ACS电路42利用该总和作为当前状态的更新的路径度量数据m。路径度量数据m是直到状态S的过程的似然。ACS电路42包括和状态一样多的ACS(加，比较和选择)部分62。在图5所示的典型结构的情况下，状态的数目是4。因此，ACS电路42包括4个ACS部分62-1到62-4。应该注意到，随着路径合并的出现ACS部分62-1到62-4中的每一个对一条路径的紧接当前状态的前一状态的路径度量数据和分支度量数据的总和与另一路径的紧接当前状态的前一状态的路径度量数据和分支度量数据的总和进行比较，并选出较小的一个。ACS电路42接着利用所选的较小的总和作为当前状态的更新的路径度量数据。最后，ACS电路42把指示哪个总和已经被选择的选择结果输出到路径存储器43。
具体地说，ACS部分62-1更新其是直到状态S00的过程的似然的路径度量数据m00k。更具体地，ACS部分62-1把存储于ACS部分62-1内部的路径度量数据m00k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-1接收的分支度量数据bm000k上以产生第一总和。ACS部分62-1还把存储于ACS部分62-3内部的路径度量数据m10k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-2接收的分支度量数据bm100k上以产生第二总和。接着，ACS部分62-1对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m00k。最后，ACS部分62-1把选择结果sel00输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S00的值的存储器。由ACS部分62-1所执行的计算和比较可以用如下给出的等式(1)表示：
m00k＝min{m00k-1+bm000k，m10k-1+bm100k}……(1)
另一方面，ACS部分62-2更新其是直到状态S01的过程的似然的路径度量数据m01k。具体地说，ACS部分62-2把存储于ACS部分62-1内部的路径度量数据m00k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-3接收的分支度量数据bm001k上以产生一个总和并利用该总和作为当前状态的更新的路径度量数据m01k。由ACS部分62-2所执行的计算可以用如下给出的等式(2)表示：
m01k＝m00k-1+bm001k……(2)
同理，ACS部分62-3更新其是直到状态S10的过程的似然的路径度量数据m10k。具体地说，ACS部分62-3把存储于ACS部分62-4内部的路径度量数据m11k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-4接收的分支度量数据bm110k上以产生一个总和并利用该总和作为当前状态的更新的路径度量数据m10k。由ACS部分62-3执行的计算，可以用如下给出的等式(3)表示：
m10k＝m11k-1+bm110k……(3)
按照与ACS部分62-1相同的方式，ACS部分62-4更新其是直到状态S11的过程的似然的路径度量数据m11k。具体地说，ACS部分62-4把存储于ACS部分62-2内部的路径度量数据m01k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-5接收的分支度量数据bm011k上以产生第一总和。ACS部分62-4还把存储于ACS部分62-4内部的路径度量数据m11k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分61-6接收的分支度量数据bm111k上以产生第二总和。接着，ACS部分62-4对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m11k。最后，ACS部分62-4把选择结果sel11输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S11的值的存储器。由ACS部分62-4执行的计算和比较可以用如下给出的等式(4)表示：
m11k＝min{m11k-1+bm111k，m01k-1+bm011k}……(4)
图6所示的路径存储器43描绘了按照沿着时间轴的顺序表示图3所示出的状态转换图的格状结构。圆圈代表图3所示出的状态S，而箭头代表状态转换c。在图6所示出的路径存储器43中所用的每个移位寄存器具有4个存储器，其中该存储器具有与按照沿着时间轴的顺序表示图3所示出的状态转换图的4状态格状结构相同的形式。也就是说，用于PR(1，x，1)传输线的维特比解码电路19根据按照沿着时间轴的顺序表示图3所示的状态转换图的格状结构执行解码处理。
因此，路径存储器43中的圆圈还代表了例如触发器的存储器。在图6所示的典型结构中，组成路径存储器43的存储器的级数是3。然而，应该注意到，实际上级数可以是例如16或32。
在路径存储器43中，根据ACS电路42执行的选择结果执行从存储于前一级处的存储器中的值中选择一个值的操作，并且所选择的值被重复地移位到紧接前一级的后一级处的存储器。具体地说，在路径存储器43中，将要存储于任一特定级处的用于状态S00的存储器中的值是根据从ACS部分62-1接收的选择结果sel00，从存储于紧接该特定级的前一级处的用于状态S00的存储器中的值和存储于紧接该特定级的前一级处的用于状态S10的存储器中的值中选择的值。接着，存储于该特定级处的用于状态S00的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S00的存储器和紧接该特定级的后一级处的用于状态S01的存储器。同理，在路径存储器43中，将要存储于特定级处的用于状态S11的存储器中的值是根据从ACS部分62-4接收的选择结果sel11，从存储于紧接该特定级的前一级处的用于状态S11的存储器中的值和存储于紧接该特定级的前一级处的用于状态S01的存储器中的值中选择的值。接着，存储于该特定级处的用于状态S11的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S11的存储器和紧接该特定级的后一级处的用于状态S10的存储器。
应该注意到，根据转换c，经由在每个特定级处的用于状态S01的存储器，值被从紧接该特定级的前一级处的存储器移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于路径存储器43中的任一特定级来说，存储于紧接该特定级的前一级处的用于状态S00的存储器中的值，经由在该特定级处的用于状态S01的存储器，被移位到紧接该特定级的后一级处的用于状态S11的存储器。同理，根据转换c，经由在每个特定级处的用于状态S10的存储器，值被从紧接该特定级的前一级处的存储器移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于在路径存储器43中的任一特定级来说，存储于紧接该特定级的前一级处的用于状态S11的存储器中的值，经由在该特定级处的用于状态S10的存储器，被移位到紧接该特定级的后一级处的用于状态S00的存储器。
如上所述，根据ACS电路执行的选择度量数据的总和作为总和比较的结果的处理所产生的选择结果，从紧接特定级的后一级处所提供的路径存储器中所存储的值中选择一个值，该值将被存储于在用某个级号来标记的任一特定级处所提供的作为路径合并在此的路径存储器的任一路径存储器中。结果，最可能判定电路44从在最后一级处提供的存储器中取出来源于最可能路径的数据，并把所取出的数据作为调制序列xt提供给解调电路20。
通过参照图7和图8，下列描述将详细解释用于其状态转换在图4中示出的PR(1，x，x，1)传输线的维特比解码器电路19。应该注意到图7是示出分支度量计算电路41以及用于其状态转换在图4中示出的PR(1，x，x，1)传输线的ACS电路42的典型结构的图。另一方面，图8是示出用于其状态转换在图4中示出的PR(1，x，x，1)传输线的路径存储器43的典型结构的图。图7和图8所示的典型结构，除了在图7和图8所示的典型结构中状态数是6以及状态转换数是10之外，基本上分别与包括在图5和图6所示的维特比解码电路19中的其相应的部分相同。因此，为了避免重复，不再重复其细节描述。
在图7所示的典型结构中，分支度量计算电路41包括和状态转换一样多的分支度量计算部分71。在图7所示的典型结构的情况下，状态转换的数目是10。因此，分支度量计算电路41包括10个计算部分71-1到71-10。
分支度量计算部分71-1计算代表状态转换c0000的似然的分支度量数据bm0000k(＝(Zk-c0000)^2)，并把该分支度量数据bm0000k输出到ACS部分72-1。同理，分支度量计算部分71-2计算代表状态转换c1000的似然的分支度量数据bm1000k(＝(zk-c1000)^2)，并把该分支度量数据bm1000k也输出到ACS部分72-1。同样，分支度量计算部分71-3计算代表状态转换c0001的似然的分支度量数据bm0001k(＝(zk-c0001)^2)，并把该分支度量数据bm0001k输出到ACS部分72-2。同理，分支度量计算部分71-4计算代表状态转换c1001的似然的分支度量数据bm1001k(＝(zk-c1001)^2)，并把该分支度量数据bm1001k也输出到ACS部分72-2。通过相同的方式，分支度量计算部分71-5计算代表状态转换c0011的似然的分支度量数据bm0011k(＝(Zk-c0011)^2)，并把该分支度量数据bm0011k输出到ACS部分72-3。
同样，分支度量计算部分71-6计算代表状态转换c1100的似然的分支度量数据bm1100k(＝(zk-c1100)^2)，并把该分支度量数据bm1100k输出到ACS部分72-4。类似地，分支度量计算部分71-7计算代表状态转换c0110的似然的分支度量数据bm0110k(＝(zk-c0110)^2)，并把该分支度量数据bm0110k输出到ACS部分72-5。同理，分支度量计算部分71-8计算代表状态转换c1110的似然的分支度量数据bm1110k(＝(zk-c1110)^2)，并把该分支度量数据bm1110k也输出到ACS部分72-5。类似地，分支度量计算部分71-9计算代表状态转换c0111的似然的分支度量数据bm0111k(＝(zk-c0111)^2)，并把该分支度量数据bm0111k输出到ACS部分72-6。同理，分支度量计算部分71-10计算代表状态转换c1111的似然的分支度量数据bm1111k(＝(zk-c1111)^2)，并把该分支度量数据bm1111k也输出到ACS部分72-6。
ACS电路42包括和状态一样多的ACS(加，比较和选择)部分72。在图7所示的典型结构的情况下，状态的数目是6。因此，ACS电路42包括6个ACS部分72-1到72-6。
ACS部分72-1更新其是直到状态S000的过程的似然的路径度量数据m000k。更具体地，ACS部分72-1把存储于ACS部分72-1内部的路径度量数据m000k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-1接收的分支度量数据bm0000k上以产生第一总和。ACS部分72-1还把存储于ACS部分72-4内部的路径度量数据m100k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-2接收的分支度量数据bm1000k上以产生第二总和。接着，ACS部分72-1对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m000k。最后，ACS部分72-1把选择结果sel000输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S000的值的存储器。由ACS部分72-1所执行的所述计算和比较可以用如下给出的等式(5)表示：
m000k＝min{m000k-1+bm0000k，m100k-1+bm1000k}……(5)
同理，ACS部分72-2更新其是直到状态S001的过程的似然的路径度量数据m001k。具体地说，ACS部分72-2把存储于ACS部分72-1内部的路径度量数据m000k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-3接收的分支度量数据bm0001k上以产生第一总和。ACS部分72-2还把存储于ACS部分72-4内部的路径度量数据m100k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-4接收的分支度量数据bm1001k上以产生第二总和。接着，ACS部分72-2对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m001k。最后，ACS部分72-2把选择结果sel001输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S001的值的存储器。由ACS部分72-2执行的计算和比较可以用如下给出的等式(6)表示：
m001k＝min{m000k-1+bm0001k，m100k-1+bm1001k}……(6)
另一方面，ACS部分72-3更新其是直到状态S011的过程的似然的路径度量数据m011k。更具体地，ACS部分72-3把存储于ACS部分72-2内部的路径度量数据m001k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-5接收的分支度量数据bm0011k上以产生一个总和。接着，ACS部分72-3利用该总和作为当前状态的更新的路径度量数据m011k。由ACS部分72-3所执行的计算可以用如下给出的等式(7)表示：
m011k＝m001k-1+bm0011k……(7)
同理，ACS部分72-4更新其是直到状态S100的过程的似然的路径度量数据m100k。更具体地，ACS部分72-4把存储于ACS部分72-5内部的路径度量数据m110k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-6接收的分支度量数据bm1100k上以产生一个总和。接着，ACS部分72-4利用该总和作为当前状态的更新的路径度量数据m100k。由ACS部分72-4所执行的计算可以用如下给出的等式(8)表示：
m100k＝m110k-1+bm1100k……(8)
ACS部分72-5更新其是直到状态S110的过程的似然的路径度量数据m110k。更具体地，ACS部分72-5把存储于ACS部分72-6内部的路径度量数据m111k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-8接收的分支度量数据bm1110k上以产生第一总和。ACS部分72-5还把存储于ACS部分72-3内部的路径度量数据m011k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-7接收的分支度量数据bm0110k上以产生第二总和。接着，ACS部分72-5对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m110k。最后，ACS部分72-5把选择结果sel110输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S110的值的存储器。由ACS部分72-5所执行的计算和比较可以用如下给出的等式(9)表示：
m110k＝min{m111k-1+bm1110k，m011k-1+bm0110k}……(9)
同理，ACS部分72-6更新了其是直到状态S111的过程的似然的路径度量数据m111k。具体地说，ACS部分72-6把存储于ACS部分72-6内部的路径度量数据m111k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-10接收的分支度量数据bm1111k上以产生第一总和。ACS部分72-6还把存储于ACS部分72-3内部的路径度量数据m011k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分71-9接收的分支度量数据bm0111k上以产生第二总和。接着，ACS部分72-6对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m111k。最后，ACS部分72-6把选择结果sel111输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S111的值的存储器。由ACS部分72-6执行的计算和比较可以用如下给出的等式(10)表示：
m111k＝min{m111k-1+bm1111k，(m011k-1+bm0111k}……(10)
图8所示的路径存储器43描绘了按照沿着时间轴的顺序表示图4所示出的状态转换图的格状结构。圆圈代表图4所示出的状态S，而箭头代表状态转换c。在图8所示出的路径存储器43中所用的每个移位寄存器具有6个存储器，其中该存储器具有与按照沿着时间轴的顺序表示图4所示出的状态转换图的6状态格状结构相同的形式。也就是说，用于PR(1，x，x，1)传输线的维特比解码电路19根据按照沿着时间轴的顺序表示图3所示的状态转换图的格状结构执行解码处理。
在图8所示的路径存储器43中，根据ACS电路42执行的选择结果执行从存储于前一级处的存储器中的值中选择一个值的操作，并且所选择的值被重复地移位到紧接前一级的后一级处的存储器。也就是说，在路径存储器43中，将要存储于任一特定级处的用于状态S000的存储器中的值是根据从ACS部分72-1接收的选择结果sel000，从存储于紧接该特定级的前一级处的用于状态S000的存储器中的值和存储于紧接该特定级的前一级处的用于状态S100的存储器中的值中选择的值。接着，存储于该特定级处的用于状态S000的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S000的存储器和在紧接该特定级的后一级处的用于状态S001的存储器。同理，在路径存储器43中，将要存储于特定级处的用于状态S001的存储器中的值是根据从ACS部分72-2接收的选择结果sel001，从存储于紧接该特定级的前一级处的用于状态S000的存储器中的值和存储于紧接该特定级的前一级处的用于状态S100的存储器中的值中选择S001的值。接着，存储于该特定级处的用于状态S001的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S011的存储器。
此外，在路径存储器43中，将要存储于任一特定级处的用于状态S110的存储器中的值是根据从ACS部分72-5接收的选择结果sel001，从存储于紧接该特定级的前一级处的用于状态S011的存储器中的值和存储于紧接该特定级的前一级处的用于状态S111的存储器中的值中选择的值。接着，存储于该特定级处的用于状态S110的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S100的存储器。同理，在路径存储器43中，将要存储于特定级处的用于状态S111的存储器中的值是根据从ACS部分72-6接收的选择结果sel111，从存储于紧接该特定级的前一级处的用于状态S011的存储器中的值和存储于紧接该特定级的前一级处的用于状态S111的存储器中的值中选择的值。接着，存储于该特定级处的用于状态S111的存储器中的所选择的值被移位(输出)到紧接该特定级的后一级处的用于状态S110的存储器和紧接该特定级的后一级处的用于状态S111的存储器。
应该注意到，根据转换c，经由在每个特定级处的用于状态S011的存储器，一个值被从紧接该特定级的前一级处的存储器重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于路径存储器43中的任一特定级来说，存储于紧接该特定级的前一级处的用于状态S001的存储器中的值，经由在该特定级处的用于状态S011的存储器，被移位到紧接该特定级的后一级处的用于状态S110的存储器和在该后一级处的用于状态S111的存储器。同理，根据转换c，经由在每个特定级处的用于状态S100的存储器，一个值被从紧接该特定级的前一级处的存储器重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于在路径存储器43中的任一特定级来说，存储于紧接该特定级的前一级处的用于状态S110的存储器中的值，经由在该特定级处的用于状态S100的存储器，被移位到紧接该特定级的后一级处的用于状态S000的存储器和在该后一级处的用于状态S001的存储器。
如通过上面的描述而显而易见的，分支度量计算电路41、ACS电路42和路径存储器43每个都具有用于不同约束长度的不同结构，即不同的状态数。通常，d(最小游程长度)越小并且约束长度越大，则电路尺寸越大。
然而，约束长度的改变或码间干扰长度的改变是由于PR传输线的频率特性的改变所引起的，并且一般来说，如果记录介质的结构和记录头的结构都被确定了，则最佳PRML(部分响应最大似然)方法通常被确定为某种类型的方法。
另一方面，对于迄今为止已经变得相当普及的光盘标准的向下兼容的要求也较高。此外，即使对于同一代来说，多个标准组存在使得确实需要用于最近的光盘的记录/再现装置以跟上频率特性的不同的标准。标准组包括用于附加记录和更新记录型盘、单层和多层盘以及低密度和高密度盘的标准。
由于如上所述的原因，单个记录/再现装置被要求具有多个操作模式以用于例如PR(1，2，1)和PR(1，3，3，1)的不同的约束长度。因此，有必要提供这种具有包含不同约束长度的多个不同类型的维特比解码电路的单个记录/再现装置，并通过下述方式来使用该装置，即将具有某一约束长度的维特比解码电路切换到具有不同约束长度的另一个维特比解码电路。此外，也有必要为具有约束长度的每种类型提供已经参照图5到图8解释过的分支度量计算电路41，ACS电路42和路径存储器43。然而，如上所述，如果需要为单个记录/再现装置提供用于不同约束长度的多个操作模式，则记录/再现装置将具有这样的问题，即电路尺寸大或对维特比解码电路的类型的限制。
此外，还需要在记录/再现装置所用的维特比解码电路中进行高速操作以满足近年来出现的对高记录/再现率的更高的要求。判定维特比解码电路的操作速度的部分就是在例如1个时钟周期的尽可能短的期间执行加、减(或比较)和比较操作的ACS电路。此外，如果由ACS电路执行的作为具有相当于多个时钟周期的数量的处理的减(或比较)处理可以在一个时间间隙内全部完成，则操作速度可以由于这种早完成而被进一步提高。判定维特比解码电路的操作速度的部分被称作关键路径。
公开号No.Hei 8-84082的日本专利公开了一种推荐技术(proposedtechnique)，其通过把在至少两个时间间隙(time slot)内发生的状态转换处理成在一个时间间隙内发生的一个状态转换从而使操作速度提高了至少一倍。然而在这种情况下，为了换取操作速度的提高电路尺寸一定会增加到两倍。
参照图9到图12，下列描述解释了维特比解码电路19，其通过仅在一个时间间隙内执行相当于两个时间间隙的数量的处理来提高其操作速度。
图9和图10是维特比解码电路19的图，该维持比解码电路被提供用于图3所示的PR(1，x，1)传输线并作为能够仅在一个时间间隙内执行相当于两个时间间隙的数量的处理的维特比解码电路19。这就是说，图9和图10所示的维特比解码电路19能够仅在一个时间间隙内执行由图5和图6所示的维特比解码电路19在两个时间间隙内完成的处理。
在图9所示的典型结构中，分支度量计算电路41具有分支度量计算部分81-1到81-10，其中每个都用来计算图5所示的结构中用于超过两个时间间隙发生的状态转换的分支度量数据。每个分支度量计算部分81-1到81-10都计算用于超过两个时间间隙发生的状态转换的分支度量数据bm，并把该分支度量数据bm输出到ACS电路42。也就是说，图9所示的分支度量计算电路41计算分支度量数据bmABCDk(＝bmABCk-1+bmBCDk)，其中bmABCk-1等于平方(zk-1-cABC)^2，bmBCDk等于平方(zk-cBCD)^2，而后缀A，B，C和D每个都为整数0或1。
具体地说，分支度量计算部分81-1计算分支度量数据bm0000k(＝bm000k-1+bm000k)，其中分支度量数据bm000k-1等于平方(zk-1-c000)^2，以及分支度量数据bm000k等于平方(zk-c000)^2，把分支度量数据bm0000k输出到ACS部分82-1。在这种情况下，标记bm0000k表示相应于超过两个时间间隙发生的状态转换的分支度量数据，标记bm000k表示相应于从紧接当前状态的前一状态开始的状态转换的分支度量数据，以及标记bm0000k-1表示相应于从紧接当前状态的前一状态之前的紧接着的状态开始的状态转换的分支度量数据。
在下列描述中，bmABCk-1等于平方(zk-1-cABC)^2，bmBCDk等于平方(zk-cBCD)^2，而后缀A，B，C和D如上所述每个都为整数0或1。因此，同理，分支度量计算部分81-2计算分支度量数据bm1000k(＝bm100k-1+bm000k)，并也把分支度量数据bm1000k输出到ACS部分82-1，其中标记bm1000k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。用同样的方式，分支度量计算部分81-3计算分支度量数据bm1100k(＝bm110k-1+bm100k)，并也把分支度量数据bm1100k输出到ACS部分82-1，其中标记bm1100k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
类似地，分支度量计算部分81-4计算分支度量数据bm0001k(＝bm000k-1+bm001k)，并把分支度量数据bm0001k输出到ACS部分82-2，其中标记bm0001k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同样地，分支度量计算部分81-5计算分支度量数据bm1001k(＝bm100k-1+bm001k)，并也把分支度量数据bm1001k输出到ACS部分82-2，其中标记bm1001k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分81-6计算分支度量数据bm0110k(＝bm011k-1+bm110k)，并把分支度量数据bm0110k输出到ACS部分82-3，其中标记bm0110k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。用同样的方式，分支度量计算部分81-7计算分支度量数据bm1110k(＝bm111k-1+bm110k)，并也把分支度量数据bm1110k输出到ACS部分82-3，其中标记bm1110k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
类似地，分支度量计算部分81-8计算分支度量数据bm0011k(＝bm001k-1+bm011k)，并把分支度量数据bm0011k输出到ACS部分82-4，其中标记bm0011k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同样地，分支度量计算部分81-9计算分支度量数据bm0111k(＝bm011k-1+bm111k)，并也把分支度量数据bm0111k输出到ACS部分82-4，其中标记bm0111k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分81-10计算分支度量数据bm1111k(＝bm111k-1+bm111k)，并也把分支度量数据bm1111k输出到ACS部分82-4，其中标记bm1111k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
ACS电路42把存储于内部的路径度量数据作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算电路41接收的分支度量数据上以产生一个总和。如果路径在路径存储器43处合并，则ACS电路42把紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算电路41接收的分支度量数据上以便为每个合并路径产生一个总和，并对这些总和进行相互比较以选择最小的一个。接着，ACS电路42利用这些总和或最小的总和作为当前状态的更新的路径度量数据m。该路径度量数据m是直到状态S的过程的似然。ACS电路42包括和状态一样多的ACS部分82。在图9所示的典型结构的情况下，状态的数目是4。因此，ACS电路42包括4个ACS部分82-1到82-4。
ACS部分82-1更新其是直到状态S00的过程的似然的路径度量数据m00k。更具体地，ACS部分82-1把存储于ACS部分82-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-1接收的分支度量数据bm0000k上以产生第一总和。ACS部分82-1还把存储于ACS部分82-3内部的路径度量数据m10k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-2接收的分支度量数据bm1000k上以产生第二总和。此外，ACS部分82-1还把存储于ACS部分82-4内部的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-3接收的分支度量数据bm1100k上以产生第三总和。接着，ACS部分82-1对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m00k。最后，ACS部分82-1把选择结果sel00输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S00的值的存储器。由ACS部分82-1所执行的计算和比较可以用如下给出的等式(11)表示：
m00k＝min{m00k-2+bm0000k，m10k-2+bm1000k，m11k-2+bm1100k}……(11)
同样地，ACS部分82-2更新其是直到状态S01的过程的似然的路径度量数据m01k。更具体地，ACS部分82-2把存储于ACS部分82-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-4接收的分支度量数据bm0001k上以产生第一总和。ACS部分82-2还把存储于ACS部分82-3内部的路径度量数据m10k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-5接收的分支度量数据bm1001k上以产生第二总和。接着，ACS部分82-2对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m01k。最后，ACS部分82-2把选择结果sel01输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S01的值的存储器。由ACS部分82-2所执行的计算和比较可以用如下给出的等式(12)表示：
m01k＝min{m00k-2+bm0001k，m10k-2+bm1001k}……(12)
同理，ACS部分82-3更新其是直到状态S10的过程的似然的路径度量数据m10k。更具体地，ACS部分82-3把存储于ACS部分82-4内部的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-7接收的分支度量数据bm1110k上以产生第一总和。ACS部分82-3还把存储于ACS部分82-2内部的路径度量数据m01k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-6接收的分支度量数据bm0110k上以产生第二总和。接着，ACS部分82-3对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m10k。最后，ACS部分82-3把选择结果sel10输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S10的值的存储器。由ACS部分82-3所执行的计算和比较可以用如下给出的等式(13)表示：
m10k＝min{m11k-2+bm1110k，m01k-2+bm0110k}……(13)
ACS部分82-4更新其是直到状态S11的过程的似然的路径度量数据m11k。更具体地，ACS部分82-4把存储于ACS部分82-4内部的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-10接收的分支度量数据bm1111k上以产生第一总和。ACS部分82-4还把存储于ACS部分82-2内部的路径度量数据m01k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-9接收的分支度量数据bm0111k上以产生第二总和。此外，ACS部分82-4还把存储于ACS部分82-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分81-8接收的分支度量数据bm0011k上以产生第三总和。接着，ACS部分82-4对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m11k。最后，ACS部分82-4把选择结果sel11输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S11的值的存储器。由ACS部分82-1所执行的计算和比较可以用如下给出的等式(14)表示：
m11k＝min{m11k-2+bm1111k，m01k-2+bm0111k，m00k-2+bm0011k}……(14)
在图10所示的典型结构的路径存储器43中所描绘的格状结构只有一级。状态的数目与图6所示的路径存储器43中描绘的格状结构的状态数目相同。然而，选择和移位操作是每两位(即，每两个时间间隙)执行一次。
在图10所示的路径存储器43中描绘的格状结构表明了下述转换很有可能发生，即在紧接下一时间之后的时间发生的从状态S00到状态S00、S01或S11的转换，在紧接下一时间之后的时间发生的从状态S01到状态S10或S11的转换，在紧接下一时间之后的时间发生的从状态S10到状态S00或S01的转换，以及紧接下一时间之后的时间发生的从状态S11到状态S00、S10或S11的转换。也就是说，这种情况中的维特比解码电路19根据格状结构执行解码处理，其中该格状结构将图3所示的状态转换图表示成按照沿着时间轴的顺序基于两个时间间隙的单元的PR(1，x，1)传输线的状态转换图。
因此，在图10所示的路径存储器43中，将要立即存储于任一特定级处的用于状态S00的存储器中的值是根据从ACS部分82-1接收的选择结果sel00，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值、在紧接该特定级的前一级处的用于状态S10的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S11的存储器中所存储的值中选择的值。被立即存储于该特定级处的用于状态S00的存储器中的所选择的值，在同一时间间隙被移位到紧接该特定级的后一级处的用于状态S00的存储器、紧接该特定级的后一级处的用于状态S01的存储器和紧接该特定级的后一级处的用于状态S11的存储器。类似地，在路径存储器43中，将要立即存储于任一特定级处的用于状态S01的存储器中的值是根据从ACS部分82-2接收的选择结果sel01，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值和在紧接该特定级的前一级处的用于状态S10的存储器中存储的值中选择的值。被立即存储于该特定级处的用于状态S01的存储器中的所选择的值，在同一时间间隙被移位到紧接该特定级的后一级处的用于状态S10的存储器和紧接该特定级的后一级处的用于状态S11的存储器。
同理，在路径存储器43中，将要立即存储于任一特定级的用于状态S10的存储器中的值是根据从ACS部分82-3接收的选择结果sel10，从在紧接该特定级的前一级处的用于状态S01的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S11的存储器中所存储的值中选择的值。被立即存储于该特定级处的用于状态S10的存储器中的所选择的值，在同一时间间隙被移位到紧接该特定级的后一级处的用于状态S00的存储器和紧接该特定级的后一级处的用于状态S01的存储器。用与级S00相同的方式，在路径存储器43中，将要立即存储于任一特定级的用于状态S11的存储器中的值是根据从ACS部分82-4接收的选择结果sel11，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值、在紧接该特定级的前一级处的用于状态S01的存储器中存储的值，以及在紧接该特定级的前一级处的用于状态S11的存储器中所存储的值中选择的值。被立即存储于该特定级处的用于状态S11的存储器中的所选择的值，在同一时间间隙被移位到紧接该特定级的后一级处的用于状态S00的存储器、紧接该特定级的后一级处的用于状态S10的存储器和紧接该特定级的后一级处的用于状态S11的存储器。结果，两个时间间隙的数据作为调制序列xt输出到解调电路20。
如通过上面的描述而显而易见的，分支度量计算部分的数目由在图5所示的分支度量计算电路41中的6增加到图9所示的分支度量计算电路41中的10。然而，ACS电路42所用的状态的数目，实际上仍保持为4。因此，图9所示的ACS电路42中所用的ACS部分的数目也仍与图5所示的ACS电路42中的ACS部分的数目相同。不过，用于图9所示的ACS电路42的当前状态之前的相差两个时间间隙的状态的数目由图5所示的ACS电路42的当前状态之前的相差一个时间间隙的状态的数目2增加到3。因此，在图9所示的ACS电路42中，从三个不同的加结果中选择最小的一个作为路径度量数据。
也就是说，图9和图10所示的维特比解码电路19，作为仅在一个时间间隙内执行相当于图5和图6所示的结构的两个时间间隙的数量的处理的维特比解码电路19，具有比作为用于执行一个时间间隙的处理的维特比解码电路19的图5和图6所示的维特比解码电路19的电路尺寸大得多的电路尺寸。
图11和图12是提供用于图4所示的PR(1，x，x，1)传输线的维特比解码电路19的图，该维持比解码电路作为仅在一个时间间隙内就能够执行相当于图7和图8所示的结构的两个时间间隙的数量的处理的维特比解码电路19。也就是说，图11和图12所示的维特比解码电路19能够仅在一个时间间隙内执行由图7和图8所示的维特比解码电路19在两个时间间隙内执行的处理。
此外，图11和图12所示的维特比解码电路19与图9和图10所示的维特比解码电路19的不同之处仅在于状态的数目由图9和图10所示的维特比解码电路19的4增加到6，而在图11和图12所示的维特比解码电路19中的状态转换的数目由图9和图10所示的维特比解码电路19的10增加到16。因此，图11和图12所示的维特比解码电路19基本上具有与图9和图10所示的维特比解码电路19相同的结构，因此没有必要再详细解释图11和图12所示的维特比解码电路19。
也就是说，图11所示的分支度量计算电路41具有分支度量计算部分91-1到91-16，其中每个都用来计算相应于从紧接当前状态的前一状态之前的紧接着的状态开始超过两个时间间隙发生的状态转换的分支度量数据。
分支度量计算部分91-1计算分支度量数据bm00000k＝0000k-1+bm0000k并把分支度量数据bm00000k输出到ACS部分92-1，其中标记bm00000k表示相应于图7所示的结构中的超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分91-2计算分支度量数据bm10000k＝1000k-1+bm0000k并也把分支度量数据bm10000k输出到ACS部分92-1，其中标记bm10000k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。按照相同的方式，分支度量计算部分91-3计算分支度量数据bm11000k＝1100k-1+bm1000k并也把分支度量数据bm11000k输出到ACS部分92-1，其中标记bm11000k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
同样地，分支度量计算部分91-4计算分支度量数据bm00001k＝0000k-1+bm0001k并把分支度量数据bm00001k输出到ACS部分92-2，其中标记bm00001k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分91-5计算分支度量数据bm10001k＝1000k-1+bm0001k并也把分支度量数据bm10001k输出到ACS部分92-2，其中标记bm10001k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。通过相同的方式，分支度量计算部分91-6计算分支度量数据bm11001k＝1100k-1+bm1001k并也把分支度量数据bm11001k输出到ACS部分92-2，其中标记bm11001k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
同样地，分支度量计算部分91-7计算分支度量数据bm00011k＝0001k-1+bm0011k并把分支度量数据bm00011k输出到ACS部分92-3，其中标记bm00011k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分91-8计算分支度量数据bm10011k＝1001k-1+bm0001k并也把分支度量数据bm10011k输出到ACS部分92-3，其中标记bm10011k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。用相同的方式，分支度量计算部分91-9计算分支度量数据bm01100k＝0110k-1+bm1100k并把分支度量数据bm01100k输出到ACS部分92-4，其中标记bm01100k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。类似地，分支度量计算部分91-10计算分支度量数据bm11100k＝1110k-1+bm1100k并把分支度量数据bm11100k输出到ACS部分92-4，其中标记bm11100k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
同样地，分支度量计算部分91-11计算分支度量数据bm00110k＝0011k-1+bm0110k并把分支度量数据bm00110k输出到ACS部分92-5，其中标记bm00110k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分91-12计算分支度量数据bm01110k＝0111k-1+bm1110k并也把分支度量数据bm01110k输出到ACS部分92-5，其中标记bm01110k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。用相同的方式，分支度量计算部分91-13计算分支度量数据bm11110k＝1111k-1+bm1110k并也把分支度量数据bm11110k输出到ACS部分92-5，其中标记bm11110k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
同样地，分支度量计算部分91-14计算分支度量数据bm00111k＝0011k-1+bm0111k并把分支度量数据bm00111k输出到ACS部分92-6，其中标记bm00111k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。同理，分支度量计算部分91-15计算分支度量数据bm01111k＝0111k-1+bm1111k并也把分支度量数据bm01111k输出到ACS部分92-6，其中标记bm01111k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。用相同的方式，分支度量计算部分91-16计算分支度量数据bm11111k＝1111k-1+bm1111k并也把分支度量数据bm11111k输出到ACS部分92-6，其中标记bm11111k表示相应于超过两个时间间隙发生的状态转换的分支度量数据。
ACS电路42把存储于内部的路径度量数据作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算电路41接收的分支度量数据上以产生一个总和。如果路径在路径存储器43处合并了，则ACS电路42把紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算电路41接收的分支度量数据上以便为每个合并路径产生一个总和，并对这些总和进行相互比较以选择最小的一个。接着，ACS电路42利用这些总和或所选的最小的总和作为当前状态的更新的路径度量数据m。该路径度量数据m是直到状态S的过程的似然。ACS电路42包括和状态一样多的ACS(加，比较和选择)部分62。在图11所示的典型结构的情况下，状态的数目是6。因此，ACS电路42包括6个ACS部分92-1到92-6。
具体地说，ACS部分92-1更新其是直到状态S000的过程的似然的路径度量数据m000k。更具体地，ACS部分92-1把存储于ACS部分92-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-1接收的分支度量数据bm00000k上以产生第一总和。ACS部分92-1还把存储于ACS部分92-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-2接收的分支度量数据bm10000k上以产生第二总和。此外，ACS部分92-1还把存储于ACS部分92-5内部的路径度量数据m110k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-3接收的分支度量数据bm11000k上以产生第三总和。接着，ACS部分92-1对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m000k。最后，ACS部分92-1把选择结果sel000输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S000的值的存储器。由ACS部分92-1所执行的计算和比较，可以用如下给出的等式(15)表示：
m000k＝min{m000k-2+bm00000k，m100k-2+bm10000k，m110k-2+bm11000k}……(15)
同理，ACS部分92-2更新其是直到状态S001的过程的似然的路径度量数据m001k。更具体地，ACS部分92-2把存储于ACS部分92-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-4接收的分支度量数据bm00001k上以产生第一总和。ACS部分92-2还把存储于ACS部分92-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-5接收的分支度量数据bm10001k上以产生第二总和。此外，ACS部分92-2还把存储于ACS部分92-5内部的路径度量数据m110k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-6接收的分支度量数据bm11001k上以产生第三总和。接着，ACS部分92-2对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m001k。最后，ACS部分92-2把选择结果sel001输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S001的值的存储器。由ACS部分92-2所执行的计算和比较，可以用如下给出的等式(16)表示：
m001k＝min{m000k-2+bm00001k，m100k-2+bm10001k，m110k-2+bm11001k}……(16)
同样地，ACS部分92-3更新其是直到状态S011的似然的路径度量数据m011k。更具体地，ACS部分92-3把存储于ACS部分92-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-7接收的分支度量数据bm00011k上以产生第一总和。ACS部分92-3还把存储于ACS部分92-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-8接收的分支度量数据bm10011k上以产生第二总和。接着，ACS部分92-3对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m011k。最后，ACS部分92-3把选择结果sel011输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S011的值的存储器。由ACS部分92-3所执行的计算和比较，可以用如下给出的等式(17)表示：
m011k＝min{m000k-2+bm00011k，m100k-2+bm10011k}…(17)
同理，ACS部分92-4更新其是直到状态S100的过程的似然的路径度量数据m100k。更具体地，ACS部分92-4把存储于ACS部分92-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-10接收的分支度量数据bm11100k上以产生第一总和。ACS部分92-4还把存储于ACS部分92-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-9接收的分支度量数据bm01100k上以产生第二总和。接着，ACS部分92-4对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m100k。最后，ACS部分92-4把选择结果sel100输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S100的值的存储器。由ACS部分92-4所执行的计算和比较，可以用如下给出的等式(18)表示：
m100k＝min{m111k-2+bm11100k，m011k-2+bm01100k}…(18)
按照与ACS部分92-1相同的方式，ACS部分92-5更新其是直到状态S110的过程的似然的路径度量数据m110k。更具体地，ACS部分92-5把存储于ACS部分92-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-13接收的分支度量数据bm11110k上以产生第一总和。ACS部分92-5还把存储于ACS部分92-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-12接收的分支度量数据bm01110k上以产生第二总和。此外，ACS部分92-5还把存储于ACS部分92-2内部的路径度量数据m001k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-11接收的分支度量数据bm00110k上以产生第三总和。接着，ACS部分92-5对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m110k。最后，ACS部分92-5把选择结果sel110输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S110的值的存储器。由ACS部分92-5所执行的计算和比较，可以用如下给出的等式(19)表示：
m110k＝min{m111k-2+bm11110k，m011k-2+bm01110k，m001k-2+bm00100k}……(19)
同理，ACS部分92-6更新其是直到状态S111的过程的似然的路径度量数据m111k。更具体地，，ACS部分92-6把存储于ACS部分92-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-16接收的分支度量数据bm11111k上以产生第一总和。ACS部分92-6还把存储于ACS部分92-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量％计算部分91-15接收的分支度量数据bm01111k上以产生第二总和。此外，ACS部分92-6还把存储于ACS部分92-2内部的路径度量数据m001k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分91-14接收的分支度量数据bm00111k上以产生第三总和。接着，ACS部分92-6对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m111k。最后，ACS部分92-6把选择结果sel111输出到包括在路径存储器43中的存储器，其中该存储器被用作存储状态S111的值的存储器。由ACS部分92-6所执行的计算和比较，可以用如下给出的等式(20)表示：
m111k＝min{m111k-2+bm11111k，m011k-2+bm01111k，m001k-2+bm00111k}……(20)
在图12所示的典型结构的路径存储器43中所描绘的格状结构，只有一级。状态的数目与图8所示的路径存储器43中所描绘的格状结构的状态数目相同。然而，每两位(即，每两个时间间隙)执行一次选择和移位操作。
在图12所示的路径存储器43中描绘的格状结构表明了很有可能发生下述转换，即在下一时间的后一时间从状态S000到状态S000、S001或S011发生转换，在下一时间的后一时间从状态S001到状态S110或S111发生转换，在下一时间的后一时间从状态S011到状态S100、S110或S111发生转换，在下一时间的后一时间从状态S100到状态S000、S001或S011发生转换，在下一时间的后一时间从状态S110到状态S000或S001发生转换以及在下一时间的后一时间从状态S111到状态S100、S110或S111发生转换。也就是说，这种情况中的维特比解码电路19根据格状结构执行解码处理，其中该格状结构将图4所示的状态转换图表示成按照沿着时间轴的顺序基于两个时间间隙的PR(1，x，x，1)传输线的状态转换图。
因此，在路径存储器43中，将要立即存储于任一特定级处的用于状态S000的存储器中的值是根据从ACS部分92-1接收的选择结果sel000，从存储于紧接该特定级的前一级处的用于状态S000的存储器中的值、存储于紧接该特定级的前一级处的用于状态S100的存储器中的值以及存储于紧接该特定级的前一级处的用于状态S110的存储器中的值中选择的值。被立即存储于该特定级处的用于状态S000的存储器中的所选择的值，在同一时间间隙被移位到紧接该特定级的后一级处的用于状态S000的存储器、紧接该特定级的后一级处的用于状态S001的存储器和紧接该特定级的后一级处的用于状态S011的存储器。类似地，在路径存储器43中，将要立即存储于任一特定级处的用于状态S001的存储器中的值是根据从ACS部分92-2接收的选择结果sel001，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值、在紧接该特定级的前一级处的用于状态S100的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S110的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S001的存储器中的值，在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S110的存储器和在紧接该特定级的后一级处的用于状态S111的存储器。
同理，在路径存储器43中，将要立即存储于任一特定级处的用于状态S011的存储器中的值是根据从ACS部分92-3接收的选择结果sel011，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S100的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S011的存储器中的值，在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S100的存储器、在紧接该特定级的后一级处的用于状态S110的存储器以及在紧接该特定级的后一级处的用于状态S111的存储器。通过相同的方式，在路径存储器43中，将要立即存储于任一特定级处的用于状态S100的存储器中的值是根据从ACS部分92-4接收的选择结果sel100，从在紧接该特定级的前一级处的用于状态S011的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S111的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S100的存储器中的值，在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S000的存储器、在紧接该特定级的后一级处的用于状态S001的存储器以及在紧接该特定级的后一级处的用于状态S011的存储器。
同理，在路径存储器43中，将要立即存储于任一特定级处的用于状态S110的存储器中的值是根据从ACS部分92-5接收的选择结果sel110，从在紧接该特定级的前一级处的用于状态S001的存储器中存储的值、在紧接该特定级的前一级处的用于状态S011的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S111的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S110的存储器中的值，在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S000的存储器以及在紧接该特定级的后一级处的用于状态S001的存储器。通过相同的方式，在路径存储器43中，将要立即存储于任一特定级处的用于状态S111的存储器中的值是根据从ACS部分92-6接收的选择结果sel111，从在紧接该特定级的前一级处的用于状态S001的存储器中存储的值、在紧接该特定级的前一级处的用于状态S011的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S111的存储器中存储的值中选择的值。所选择的立即存储于该特定级处的用于状态S111的存储器中的值，在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S100的存储器、在紧接该特定级的后一级处的用于状态S110的存储器以及在紧接该特定级的后一级处的用于状态S111的存储器。结果，两个时间间隙的数据作为调制序列xt输出到解调电路20。
如通过上面的描述显而易见的，分支度量计算部分的数目由在图7所示的分支度量计算电路41中的10增加到图11所示的分支度量计算电路41中的16。然而，传输线所用的状态的数目实际上仍保持为6。因此，图11所示的ACS电路42中所用的ACS部分的数目也仍与图7所示的ACS电路42中所用的ACS部分的数目相同。不过，用于图11所示的ACS电路42的当前状态之前的相差两个时间间隙的状态的数目由图7所示的ACS电路42的当前状态之前的相差一个时间间隙的状态的数目2增加到3。因此，在图11所示的ACS电路42中，从三个不同的加结果中选择最小的一个作为路径度量数据。
也就是说，图11和图12所示的用于仅在一个时间间隙内执行相当于图7和图8所示的维特比解码电路19中的两个时间间隙的数量的处理的维特比解码电路19具有比图7和图8所示的用于执行一个时间间隙的处理的维特比解码电路19的电路尺寸大得多的电路尺寸。
应该注意到，参考图1到图12的描述可应用于和被适当地引用到本发明的下列解释中。
发明内容
有必要提供一种具有包含不同约束长度的多个不同类型的维特比解码电路的单个记录/再现装置，并通过下述方式来使用该装置，即如上所述那样将维特比解码电路从具有某一约束长度的一个切换到具有不同约束长度的另一个，该装置具有下述问题，即对于每个类型的约束长度来说，必须提供一个分支度量计算电路、一个ACS(加，比较和选择)电路和一个路径存储器，以至于增加了电路尺寸，或具有对维特比解码电路的类型的限制问题。
此外，如果超过两个时间间隙所发生的状态转换被当成单个状态转换来处理以便于高速执行操作，则该记录/再现装置也有电路尺寸增加的问题。
除此之外，由于电路尺寸的增加，该记录/再现装置出现了其他问题，即计算变得复杂并且设计成本也提高了。
为了解决上述问题，本发明的发明人设计出了一种解码装置，其能够跟上多个操作模式而不会增加电路尺寸。
根据本发明的具体实施例，提供了一种解码装置，其特征在于该解码装置包括：解码部分，其用于根据第一状态转换格状结构解码编码信号；和模式选择部分，其用于选择基于第一状态转换格状结构的第一操作模式或基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果模式选择部分选择了第二操作模式，则解码部分通过下述方式解码编码信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
如上面所描述的解码部分，有可能使用的解码部分包括：分支度量计算部分，其用于计算分支度量数据；路径度量选择部分，其用于根据分支度量计算部分计算出的分支度量数据选择最可能路径度量数据；以及路径存储器，其用于根据路径度量选择部分产生的选择结果，通过移位存储于路径存储器中所用的存储器中的信息来获得解码信号。
根据本发明的另一具体实施例，提供了一种解码方法，其特征在于该解码方法包括：解码步骤，其用于根据第一状态转换格状结构解码编码信号；和模式选择步骤，其用于选择基于第一状态转换格状结构的第一操作模式或基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果在模式选择步骤选择了第二操作模式，则在解码步骤，通过下述方式解码编码信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
根据本发明的又一个具体实施例，提供了一种用于记录程序的程序记录介质，其特征在于该程序包括：解码步骤，其用于根据第一状态转换格状结构解码编码信号；和模式选择步骤，其用于选择基于第一状态转换格状结构的第一操作模式或基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果在模式选择步骤选择了第二操作模式，则在解码步骤，通过下述方式解码编码信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
根据本发明的又一个具体实施例，提供了一种程序，其特征在于该程序包括：解码步骤，其用于根据第一状态转换格状结构解码编码信号；和模式选择步骤，其用于选择基于第一状态转换格状结构的第一操作模式或基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果在模式选择步骤选择了第二操作模式，则在解码步骤，通过下述方式解码编码信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
根据本发明的又一个具体实施例，提供了一种记录/再现装置，其特征在于该记录/再现装置包括：再现部分，其用于通过对信号执行平衡处理以把该信号转换成具有PR(部分响应)特性的信号来再现由记录部分记录在记录介质上的该信号，以产生再现信号；解码部分，其用于根据第一状态转换格状结构解码由再现部分再现的再现信号；以及模式选择部分，其用于选择基于第一状态转换格状结构的第一操作模式或者基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果模式选择部分选择了第二操作模式，则解码部分通过下述方式解码再现信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换切换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
根据本发明的第一具体实施例，根据第一状态转换格状结构编码信号被解码。选择基于第一状态格状结构的第一操作模式或基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式。如果选择了第二操作模式，则通过下列操作来解码编码信号，即执行由从第一状态转换格状结构的状态转换中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
根据本发明的第二具体实施例，通过对信号执行平衡处理以把该信号转换成具有PR(部分响应)特性的信号来再现该记录在记录介质上的信号。接着，根据第一状态转换格状结构解码再现信号。选择基于第一状态转换格子结构的第一操作模式或者基于具有的状态数少于第一状态转换格状结构的第二状态转换格状结构的第二操作模式。如果选择了第二操作模式，则通过下述方式解码编码信号，即执行由从第一状态转换格状结构的状态转换中所选的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换到从第二状态转换格状结构的状态转换中所选的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换的状态转换的切换。
解码装置可以是独立的装置或用于执行记录/再现装置的解码处理的部件。或者，解码装置还可以是用于执行通信装置的解码处理的部件。
根据本发明，可以抑制电路尺寸的增加。此外，根据本发明，选择最佳操作模式以便能够提高解码性能。
在解释本发明的优选实施例之前，在下列比较描述中解释了已公开的发明和具体实施例之间的关系。应该注意到，即使有在说明书中被描述而没有包括在下列比较描述中作为对应于发明的实施例的具体实施例，但这种具体实施例不被解释为不对应于发明的具体实施例。相反地，包括在下列比较描述中作为对应于具体发明的实施例的具体实施例，不被解释为除了该具体发明外不对应于发明的具体实施例。
此外，下列比较描述不被解释为覆盖了在该说明书中所公开的全部发明的综合描述。换句话说，下列比较描述决不是否定存在在该说明书中已公开但是没有包括在作为专利申请提出的发明的权利要求书中的发明。也就是说，下列比较描述决不是否定存在包括在独立的专利申请中的、包括在将来对该说明书的修改中的或添加中的发明。
根据本发明的具体实施例，提供了一种解码装置，其特征在于该解码装置包括：解码部分(例如图13所示的维特比解码电路112)，其用于根据第一状态转换格状结构(例如在图16中所示出的路径存储器123中用实线和虚线所标出的格状结构)解码编码信号；和模式选择部分(例如图13所示的***控制部分111)，其用于选择基于第一状态转换格状结构的第一操作模式(例如PR(1，x，x，1)模式)或者基于具有的状态数少于第一状态转换格状结构的第二状态转换格状结构的第二操作模式(例如PR(1，x，1)模式)，其中，如果模式选择部分选择了第二操作模式，则解码部分通过执行下述状态转换的切换(例如在图16所示的路径存储器123中用实线和粗虚线标出的格状结构中的切换)操作来解码编码信号，即由从第一状态转换格状结构的状态转换中所选的作为与第二状态转换格状结构不相对应的第一状态转换(例如图16所示的作为由状态S001到状态S011的转换的状态转换)的第一状态转换切换到从第二状态转换格状结构的状态转换中所选的作为与第一状态转换格状结构不相对应的第二状态转换(例如图16所示的作为由状态S000到状态S011的转换的状态转换)的第二状态转换。
如上所述的解码部分，可能使用的解码部分其特征在于该解码部分包括：分支度量计算部分(例如图15所示的分支度量计算电路121)，其用于计算分支度量数据；路径度量选择部分(例如图15所示的ACS(加，比较和选择)电路)，其用于根据分支度量计算部分算出的分支度量数据选择最可能路径度量数据；以及路径存储器(例如图16所示的路径存储器123)，其用于根据路径度量选择部分所产生的选择结果，通过移位存储于路径存储器中所用的存储器中的信息来获得解码信号。
根据本发明的另一个具体实施例，提供了一种解码方法，其特征在于该解码方法包括：解码步骤(例如图20所示的流程图的步骤S14)，其用于根据第一状态转换格状结构解码编码信号；和模式选择步骤(例如图20所示的流程图的步骤S11)，其用于选择基于第一状态转换格状结构的第一操作模式或者基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，由此，如果在模式选择步骤选择了第二操作模式，则在解码步骤，通过执行下述状态转换的切换操作来解码编码信号，即由从第一状态转换格状结构的状态转换中所选的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换切换到从第二状态转换格状结构的状态转换中所选的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换(例如在图20所示的流程图的步骤S13处执行的处理)。
应该注意到，根据本发明的进一步的具体实施例，提供了一种程序记录介质和一种程序。然而由于该程序记录介质和该程序基本上每个都具有与上述解码方法相同的结构，所以为避免重复省略了对它们的描述。
根据本发明的更进一步的具体实施例，提供了一种记录/再现装置，其特征在于该记录/再现装置包括：再现部分(例如图13所示的均衡器16)，其用于通过对信号执行平衡处理以把该信号转换成具有PR(部分响应)特性的信号来再现由记录部分(例如图13所示的记录放大器13)记录在记录介质(例如图13所示的记录介质14)上的该信号，以产生再现信号；解码部分(例如图13所示的维特比解码电路112)，其用于根据第一状态转换格状结构(例如在图16所示的路径存储器123中用实线和虚线所标出的格状结构)解码由再现部分再现的再现信号；以及模式选择部分(例如图13所示的***控制部分111)，其用于选择基于第一状态转换格状结构的第一操作模式(例如PR(1，x，x，1)模式)或者基于具有的状态数少于第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式(例如PR(1，x，1)模式)，其中，如果模式选择部分选择了第二操作模式，则解码部分通过执行下述状态转换的切换(例如在图16所示出的路径存储器123中用实线和粗虚线标出的格状结构中的切换)解码再现信号，即由从第一状态转换格状结构的状态转换(例如图16所示出的作为从状态S001到状态S011的转换的状态转换)中选择的作为与第二状态转换格状结构不相对应的第一状态转换的第一状态转换切换到从第二状态转换格状结构的状态转换(例如图16所示出的作为从状态S000到状态S011的转换的状态转换)中选择的作为与第一状态转换格状结构不相对应的第二状态转换的第二状态转换。
附图说明
本发明的这些以及其他的目标和特征将通过参照附图从对所给出的优选实施例的下列描述中变清楚，其中：
图1是示出在相关技术中的记录/再现装置的典型结构的方框图；
图2是示出图1所示的相关技术中的记录/再现装置所用的维特比解码电路的典型结构的方框图；
图3是示出用于具有最小游程长度(d)1的PR(1，x，1)传输线的状态转换的典型结构的图；
图4是示出用于具有最小游程长度(d)1的PR(1，x，x，1)传输线的状态转换的典型结构的方框图；
图5是示出分支度量计算电路的典型结构以及用于图3所示的状态转换的ACS(加，比较和选择)电路的典型结构的图；
图6是示出用于图3所示的状态转换的路径存储器的典型结构的方框图；
图7是示出分支度量计算电路的典型结构和用于图4所示的状态转换的ACS电路的典型结构的图；
图8是示出用于图4所示的状态转换的路径存储器的典型结构的方框图；
图9是示出分支度量计算电路的典型结构和提供用于图3所示的状态转换的作为用于执行两个时间间隙的单元内的处理的电路的ACS电路的典型结构的图；
图10是示出提供用于图3所示的状态转换的作为用于执行两个时间间隙的单元内的处理的电路的路径存储器的典型结构的方框图；
图11是示出分支度量计算电路的典型结构和提供用于图4所示的状态转换的作为用于执行两个时间间隙的单元内的处理的电路的ACS电路的典型结构的图；
图12是示出提供用于图4所示的状态转换的作为用于执行两个时间间隙的单元内的处理的电路的路径存储器的典型结构的方框图；
图13是示出根据本发明的具体实施例的记录/再现装置的典型结构的方框图；
图14是示出图13中所示的记录/再现装置中所用的维特比解码电路的典型结构的方框图；
图15是示出分支度量计算电路的典型结构以及图14所示的维特比解码电路中所用的ACS电路的典型结构的图；
图16是示出图14所示的维特比解码电路中使用的路径存储器的典型结构的方框图；
图17是示出图15所示的分支度量计算电路中所用的分支度量计算部分的典型结构的方框图；
图18是示出图15所示的ACS电路中所用的ACS部分的典型结构的方框图；
图19是示出图16所示的路径存储器的典型结构的电路图；
图20示出了在解释由图13所示的记录/再现装置执行的处理中所提到的流程图；
图21是示出分支度量计算电路的典型结构和ACS电路的典型结构的图，其中该ACS电路用于图14所示的维特比解码电路中作为执行两个时间间隙的单元内的处理的解码电路；
图22是示出图14所示出的维特比解码电路中所用的作为用于执行两个时间间隙的单元内的解码电路的路径存储器的典型结构的方框图；
图23是示出根据本发明的具体实施例的记录/再现装置的另一种典型结构的方框图。
具体实施方式
本发明的具体实施例通过参照附图解释如下。
图13是示出根据本发明的记录/再现装置的典型结构的图。应该注意到，该典型结构基本上与图1所示的记录/再现装置的结构相同，除了在图13所示的典型结构中增加了***控制部分111，并且用维特比解码电路112代替了图1中所示的记录/再现装置中使用的维特比解码电路19。由于这些原因，为了避免重复，适当地省略了对该典型结构的描述。
在图13所示的典型结构中，***控制部分111从为维特比解码电路112提供的多个操作模式中选择一个操作模式，并把在图中用字‘mode’表示的模式选择信号提供给维特比解码电路112作为显示已经选择了哪个操作模式的选择结果。操作模式是维特比解码电路112解码由记录介质14再现的数据的模式。在图13所示的具体实施例的情况下，维特比解码电路112具有2个不同类型的操作模式。
然而，通常，维特比解码电路112具有多个不同类型的操作模式。例如，维特比解码电路112包括具有约束长度3的PR(部分响应)(1，x，1)模式和具有约束长度4的PR(部分响应)(1，x，x，1)模式。这两种模式都基于具有最小游程长度(d)1的(1，7)RLL码。
维特比解码电路112基本上被配置成工作在具有最大约束长度的操作模式，即具有最大的状态数目的操作模式。这种维特比解码电路的一个实例是图7和图8所示的作为操作在PR(1，x，x，1)模式下的维特比解码电路的维特比解码电路19。组成维特比解码电路112的部分被切换到工作在由从***控制部分111接收的模式选择信号所指示的操作模式下。
维特比解码电路112在PR(1，x，1)模式或PR(1，x，x，1)模式的操作模式下对从取样电路18接收的取样序列zt执行维特比解码处理，以便产生相应于调制电路11的输出的最可能调制序列xt。操作模式是根据从***控制部分111接收的模式选择信号选择的。
图14是示出图13所示出的记录/再现装置中所用的维特比解码电路112的典型结构的图。应该注意到，在图14所示的典型结构中，与图2所示的维特比解码电路19中所用的其各对应部分相同的部分，用与对应部分相同的参考数字标记，并不再重复解释以避免重复。
BM(分支度量)计算电路121的结构基于在具有最大约束长度的操作模式下工作的分支度量计算电路。这种分支度量计算电路的一个实例是图7所示的作为操作在PR(1，x，x，1)模式下的BM电路的分支度量计算电路41。当分支度量计算电路121从***控制部分111收到模式选择信号时，分支度量计算电路121根据所接收的模式选择信号把操作模式切换到PR(1，x，1)模式或PR(1，x，x，1)模式，并根据从取样电路18接收的输入信号Zt为每个状态转换计算分支度量数据。接着分支度量计算电路121把计算出的分支度量数据输出到ACS(加，比较和选择)电路122。
ACS电路122的结构基于工作在具有最大约束长度的操作模式下的ACS电路。这种ACS电路的一个实例是图7所示的作为操作在PR(1，x，x，1)模式下的ACS电路的ACS电路42。当ACS电路122从***控制部分111收到模式选择信号时，ACS电路122根据所接收的模式选择信号把操作模式切换到PR(1，x，1)模式或PR(1，x，x，1)模式。接着，ACS电路122把紧接当前状态的前一状态的路径度量数据加到从分支度量计算电路121接收的分支度量数据上以产生一个总和。如果路径在稍后将描述的路径存储器123中合并，则ACS电路122把紧接当前状态的前一状态的路径度量数据加到从分支度量计算电路121接收的分支度量数据上以便为每个合并路径产生一个总和，并对这些总和进行比较以选择最小的一个用作当前状态的更新的路径度量数据。最后，ACS电路122把选择结果输出到路径存储器43和最可能判定电路44，其中该选择结果是总和的选择的结果。
路径存储器123的结构基于工作在具有最大约束长度的操作模式下的路径存储器。这种路径存储器的一个实例是图8中所示的作为操作在PR(1，x，x，1)模式下的路径存储器的路径存储器43。当路径存储器123从***控制部分111收到模式选择信号时，路径存储器123根据所接收的模式选择信号把操作模式切换到PR(1，x，1)模式或PR(1，x，x，1)模式。接着，路径存储器123根据从ACS电路122接收的选择结果对存储于路径存储器123的每个存储器中的值重复执行前面所描述的选择移位操作。
参照图15和图16对图14所示的维特比解码电路112的具体解释如下。
图15和图16示出了在PR(1，x，1)和PR(1，x，x，1)两种模式都可用的情况下的维特比解码电路112。在图15和图16所示的典型结构的情况下，维特比解码电路112的结构基于工作在具有最大约束长度的操作模式下的维特比解码电路。这种维特比解码电路的一个实例是图7和图8所示的作为操作在PR(1，x，x，1)模式下的维特比解码电路的维特比解码电路19。组成维特比解码电路112的部分被切换到在由从***控制部分111接收的模式选择信号所指示的操作模式下工作。
图15是示出分支度量计算电路121的典型结构和ACS电路122的典型结构的图。应该注意到，图15所示的一些方框包括上行给出的等式和下行给出的等式。上行给出的等式代表在PR(1，x，x，1)模式下执行的操作，而下行给出的等式代表在PR(1，x，1)模式下执行的操作。此外，各自用虚线示出的线条和方框分别代表了数据传输和不在PR(1，x，1)模式下执行的操作。有阴影线的项目代表了将在PR(1，x，1)模式下使用的数据的替换，作为依照在PR(1，x，x，1)模式下执行的操作所使用的替换。
分支度量计算电路121和图7的分支度量计算部分131中所示出的分支度量计算电路41一样，包括和状态转换一样多的分支度量计算部分。在图15所示的典型结构的情况下，状态转换的数目为10。因此，分支度量计算电路121包括10个分支度量计算部分131-1到131-10。在下列描述中，在不需要彼此区分的情况下，分支度量计算部分131-1到131-10每个都被简称为分支度量计算部分131。
当分支度量计算电路121把操作模式切换到PR(1，x，1)时，分支度量计算电路121把计算分支度量数据bmABCD的分支度量计算部分131指定为分支度量计算电路以用于计算分支度量数据bmABC数据，其中后缀A，B，C和D每个都表示整数1或0。此时，分支度量计算部分131对每个状态转换c把状态转换c的理论值由PR(1，x，x，1)模式的cABCD切换到PR(1，x，1)模式的cABC，并计算平方(zk-cABC)^2而不是计算平方(zk-cABCD)^2。应该注意到，分配给状态转换c的符号cABCD表示在PR(1，x，x，1)模式下状态转换c的理论值(标识参考值)，以及分配给状态转换c的符号cABCD表示在PR(1，x，1)模式下状态转换c的理论值(标识参考值)。此外，在描述中所用的符号n^2表示n的平方，其中标记n表示一个表达式。
具体地说，在PR(1，x，x，1)模式下，分支度量计算部分131-1计算代表状态转换c0000的似然的分支度量数据bm0000k＝(zk-c0000)^2，并把该分支度量数据bm0000k输出到ACS部分132-1。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-1计算代表状态转换c000的似然的分支度量数据bm000k＝(zk-c000)^2，并把该分支度量数据bm000k输出到ACS部分132-1。同理，在PR(1，x，x，1)模式下，分支度量计算部分131-2计算代表状态转换c1000的似然的分支度量数据bm1000k＝(zk-c1000)^2，并也把该分支度量数据bm1000k输出到ACS部分132-1。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-2计算代表状态转换c100的似然的分支度量数据bm100k＝(zk-c100)^2，并也把该分支度量数据bm100k输出到ACS部分132-1。
通过相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分131-3计算代表状态转换c0001的似然的分支度量数据bm0001k＝(zk-c0001)^2，并把该分支度量数据bm0001k输出到ACS部分132-2。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-3不进行操作。同样地，在PR(1，x，x，1)模式下，分支度量计算部分131-4计算代表状态转换c1001的似然的分支度量数据bm1001k＝(zk-c1001)^2，并也把该分支度量数据bm1001k输出到ACS部分132-2。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-4不进行操作。
类似地，在PR(1，x，x，1)模式下，分支度量计算部分131-5计算代表状态转换c0011的似然的分支度量数据bm0011k＝(zk-c0011)^2，并把该分支度量数据bm0011k输出到ACS部分132-3。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-5计算代表状态转换c011的似然的分支度量数据bm001k＝(zk-c001)^2，并把该分支度量数据bm001k输出到ACS部分132-3。同理，在PR(1，x，x，1)模式下，分支度量计算部分131-6计算代表状态转换c1100的似然的分支度量数据bm1100k＝(zk-c1100)^2，并把该分支度量数据bm1100k输出到ACS部分132-4。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-6计算代表状态转换c110的似然的分支度量数据bm110k＝(zk-c110)^2，并把该分支度量数据bm110k输出到ACS部分132-4。
同样地，在PR(1，x，x，1)模式下，分支度量计算部分131-7计算代表状态转换c0110的似然的分支度量数据bm0110k＝(zk-c0110)^2，并把该分支度量数据bm0110k输出到ACS部分132-5。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-7不进行操作。同理，在PR(1，x，x，1)模式下，分支度量计算部分131-8计算代表状态转换c1110的似然的分支度量数据bm1110k＝(zk-c1110)^2，并也把该分支度量数据bm1110k输出到ACS部分132-5。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-8不进行操作。
类似地，在PR(1，x，x，1)模式下，分支度量计算部分131-9计算代表状态转换c0111的似然的分支度量数据bm0111k＝(zk-c0111)^2，并把该分支度量数据bm0111k输出到ACS部分132-6。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-9计算代表状态转换c011的似然的分支度量数据bm011k＝(zk-c011)^2，并把该分支度量数据bm011k输出到ACS部分132-6。同理，在PR(1，x，x，1)模式下，分支度量计算部分131-10计算代表状态转换c1111的似然的分支度量数据bm1111k＝(zk-c1111)^2，并也把该分支度量数据bm1111k输出到ACS部分132-6。另一方面，在PR(1，x，1)模式下，分支度量计算部分131-10计算代表状态转换c111的似然的分支度量数据bm111k＝(zk-c111)^2，并也把该分支度量数据bm111k输出到ACS部分132-6。
和图7所示的ACS电路42一样，ACS电路122包括和状态的数目一样多的ACS部分。在图15所示的典型结构的情况下，状态的数目是6。因此，ACS电路122包括6个ACS部分132-1到132-6。在下列描述中，在不需要彼此区分的情况下，ACS部分132-1到132-6每个都被简称为ACS部分132。
和分支度量计算电路121非常类似，当ACS电路122把操作模式切换到PR(1，x，1)模式时，ACS电路122把用于计算路径度量数据mABC的ACS部分132指定为用于计算路径度量数据mAB的ACS电路。
具体地说，在PR(1，x，x，1)模式下，ACS部分132-1更新其是直到状态S000的过程的似然的路径度量数据m000k。更具体地，ACS部分132-1把存储于ACS部分132-1内部的路径度量数据m000k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-1接收的分支度量数据bm0000k上以产生第一总和。ACS部分132-1还把存储于ACS部分132-4内部的路径度量数据m100k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-2接收的分支度量数据bm1000k上以产生第二总和。接着，ACS部分132-1对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m000k。ACS部分132-1根据前面给出的等式(5)来执行计算和比较。最后，ACS部分132-1把选择结果sel000输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S000的值的存储器。
另一方面，在PR(1，x，1)模式下，ACS部分132-1更新其是直到状态S00的过程的似然的路径度量数据m00k。更具体地，ACS部分132-1把存储于ACS部分132-1内部的路径度量数据m00k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-1接收的分支度量数据bm000k上以产生第一总和。ACS部分132-1还把存储于ACS部分132-4内部的路径度量数据m10k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-2接收的分支度量数据bm100k上以产生第二总和。接着，ACS部分132-1对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m00k。ACS部分132-1根据前面给出的等式(5)来执行计算和比较。最后，ACS部分132-1把选择结果sel000输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S00的值的存储器。
同理，在PR(1，x，x，1)模式下，ACS部分132-2更新其是直到状态S001的过程的似然的路径度量数据m001k。具体地说，ACS部分132-2把存储于ACS部分132-1内部的路径度量数据m000k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-3接收的分支度量数据bm0001k上以产生第一总和。ACS部分132-2还把存储于ACS部分132-4内部的路径度量数据m100k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-4接收的分支度量数据bm1001k上以产生第二总和。接着，ACS部分132-2对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m001k。ACS部分132-2根据前面给出的等式(6)来执行计算和比较。最后，ACS部分132-2把选择结果sel001输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S001的值的存储器。
另一方面，在PR(1，x，1)模式下，ACS部分132-2不进行操作。
在PR(1，x，x，1)模式下，ACS部分132-3更新其是直到状态S011的过程的似然的路径度量数据m011k。更具体地，ACS部分132-3把存储于ACS部分132-2内部的路径度量数据m001k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-5接收的分支度量数据bm0011k上，以根据前面所给出的等式(7)产生一个总和。接着，ACS部分132-3利用该总和作为当前状态的更新的路径度量数据m011k。
另一方面，在PR(1，x，1)模式下，ACS部分132-3更新其是直到状态S01的过程的似然的路径度量数据m01k。更具体地，ACS部分132-3把存储于ACS部分132-1内部的路径度量数据m00k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-5接收的分支度量数据bm001k上，以根据前面所给出的等式(2)产生一个总和并利用该总和作为当前状态的更新的路径度量数据m01k。
应该注意到，如上所述，在PR(1，x，1)模式下，ACS部分132-3根据存储于ACS部分132-1(在PR(1，x，x，1)模式下也用于更新路径度量数据m000k)内部的代替应该用于更新路径度量数据m01k的路径度量数据m001k-1的路径度量数据m00k-1来更新路径度量数据m01k。这是因为，用于得到路径度量数据m001k-1的ACS部分132-2，如上所述那样在PR(1，x，1)模式下不进行操作。路径度量数据m001k-1是紧接具有相应于由ACS部分132-3所更新的路径度量数据m01k的路径度量数据m011k的当前状态的前一状态的路径度量数据。
同理，在PR(1，x，x，1)模式下，ACS部分132-4更新其是直到状态S100的过程的似然的路径度量数据m100k。更具体地，ACS部分132-4把存储于ACS部分132-5内部的路径度量数据m110k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-6接收的分支度量数据bm1100k上以根据前面给出的等式(8)产生一个总和。接着，ACS部分132-4利用该总和作为当前状态的更新的路径度量数据m100k。
另一方面，在PR(1，x，1)模式下，ACS部分132-4更新其是直到状态S10的过程的似然的路径度量数据m10k。具体地说，ACS部分132-4把存储于ACS部分132-6内部的更新的路径度量数据m11k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-6接收的分支度量数据bm110k上以根据前面给出的等式(3)产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m10k。
应该注意到，如上所述，在PR(1，x，1)模式下，ACS部分132-4根据存储于ACS部分132-6(在PR(1，x，x，1)模式下也用于得到路径度量数据m111k)内部的代替应该用于更新路径度量数据m10k的路径度量数据m110k-1的路径度量数据m11k-1通过与如上所述的ACS部分132-3更新路径度量数据m01k相同的方式来更新路径度量数据m10k。这是因为，用于得到路径度量数据m110k-1的ACS部分132-5，如将在下面描述的那样在PR(1，x，1)模式下不进行操作。路径度量数据m110k-1是紧接具有相应于由ACS部分132-4所更新的路径度量数据m10k的路径度量数据m100k的当前状态的前一状态的路径度量数据。
通过使用如上所述那样作为替代的路径度量数据m00k-1和路径度量数据m11k-1，布满图16所示的路径存储器123作为在PR(1，x，x，1)模式下所发生的状态转换的格状结构的格状结构变得与布满图6所示的路径存储器43作为在PR(1，x，1)模式下发生的状态转换的格状结构的格状结构相兼容，以便ACS电路122在PR(1，x，1)和PR(1，x，x，1)两种模式下都能进行操作。
通过和ACS部分132-2相同的方式，在PR(1，x，x，1)模式下，ACS部分132-5更新其是直到状态S110的过程的似然的路径度量数据m110k。更具体地，ACS部分132-5把存储于ACS部分132-6内部的路径度量数据m111k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-8接收的分支度量数据bm1110k上以产生第一总和。ACS部分132-5还把存储于ACS部分132-3内部的路径度量数据m011k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-7接收的分支度量数据bm0110k上以产生第二总和。接着，ACS部分132-5对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m110k。ACS部分132-5根据前面给出的等式(9)来执行计算和比较。最后，ACS部分132-5把选择结果sel110输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S110的值的存储器。
另一方面，在PR(1，x，1)模式下，ACS部分132-5不进行操作。
通过和ACS部分132-1相同的方式，在PR(1，x，x，1)模式下，ACS部分132-6更新其是直到状态S111的过程的似然的路径度量数据m111k。更具体地，ACS部分132-6把存储于ACS部分132-6内部的路径度量数据m111k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-10接收的分支度量数据bm1111k上以产生第一总和。ACS部分132-6还把存储于ACS部分132-3内部的路径度量数据m011k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-9接收的分支度量数据bm0111k上以产生第二总和。接着，ACS部分132-6对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m111k。最后，ACS部分132-6把选择结果sel111输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S111的值的存储器。ACS部分132-6根据前面给出的等式(10)来执行计算和比较。
另一方面，在PR(1，x，1)模式中，ACS部分132-6更新其是直到状态S11的过程的似然的路径度量数据m11k。具体地说，ACS部分132-6把存储于ACS部分132-3内部的路径度量数据m01k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-9接收的分支度量数据bm011k上以产生第一总和。ACS部分132-6还把存储于ACS部分132-4内部的路径度量数据m11k-1作为紧接当前状态的前一状态的路径度量数据加到从分支度量计算部分131-10接收的分支度量数据bm1111k上以产生第二总和。接着，ACS部分132-6对第一和第二总和进行比较以选择较小的一个用作当前状态的更新的路径度量数据m11k。最后，ACS部分132-6把选择结果sel111输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S11的值的存储器。ACS部分132-6根据前面给出的等式(4)来执行计算和比较。
图16是示出路径存储器123的典型结构的图。
与图8所示的路径存储器43非常类似，路径存储器123具有用于六状态的结构，该结构与按照沿着时间轴的顺序表示图4所示的状态转换图的结构一样。应该注意到，在图16所示的路径存储器123中，每个实线圆圈代表在PR(1，x，1)和PR(1，x，x，1)模式下都有的状态。另一方面，每个虚线圆圈代表仅在PR(1，x，x，1)模式下有的状态。此外，每个实线箭头代表在PR(1，x，1)和PR(1，x，x，1)模式下都可能发生的状态转换。另一方面，每个虚线箭头代表仅在PR(1，x，x，1)模式下可能发生的状态转换。而且，每个用粗虚线表示的箭头代表修改的状态转换，该状态转换用作仅在PR(1，x，1)模式下可能发生而且由此永远不会在PR(1，x，x，1)模式下发生的状态转换。
在图16所示的作为路径存储器123的结构的典型结构中，与ACS电路122非常类似，当操作模式被切换到PR(1，x，1)模式时，在执行操作之前，从状态S001到状态S011的状态转换被改(或切换)为从状态S000(或在PR(1，x，1)模式下的S00)到状态S011(或在PR(1，x，1)模式下的S01)的状态转换，而从状态S110到状态S100的状态转换被改(或切换)为从状态S111(或在PR(1，x，1)模式下的S11)到状态S110(或在PR(1，x，1)模式下的S10)的状态转换。
通过替换上面所引用的两种类型的状态转换，布满图16所示的路径存储器123作为PR(1，x，x，1)模式下发生的状态转换的格状结构的格状结构变得与布满图6所示的路径存储器43作为在PR(1，x，1)模式下发生的状态转换的典型格状结构的格状结构相兼容，以便路径存储器123在PR(1，x，x，1)和PR(1，x，1)两种模式下都能进行操作。
也就是说，在PR(1，x，x，1)模式下，路径存储器123以和图8所示的路径存储器43相同的方式进行操作。更详细地说，在路径存储器123中，将要存储于任一特定级处的用于状态S000的存储器中的值是根据从ACS部分132-1接收的选择结果sel000，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值和在紧接该特定级的前一级处的用于状态S100的存储器中存储的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S000的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S000的存储器和在紧接该特定级的后一级处的用于状态S001的存储器。在路径存储器123中，将要存储于任一特定级处的用于状态S001的存储器中的值是根据从ACS部分132-2接收的选择结果sel001，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值和在紧接该特定级的前一级处的用于状态S100的存储器中存储的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S001的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S011的存储器。
此外，在路径存储器123中，将要存储于任一特定级处的用于状态S110的存储器中的值是根据从ACS部分132-5接收的选择结果sel001，从在紧接该特定级的前一级处的用于状态S011的存储器中存储的值和在紧接该特定级的前一级处的用于状态S111的存储器中存储的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S110的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S110的存储器。在路径存储器123中，将要存储于任一特定级处的用于状态S111的存储器中的值是根据从ACS部分132-6接收的选择结果sel111，从在紧接该特定级的前一级处的用于状态S011的存储器中存储的值和在紧接该特定级的前一级处的用于状态S111的存储器中存储的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S111的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S110的存储器和在紧接该特定级的后一级处的用于状态S111的存储器。
应该注意到，经由在每个特定级处的用于状态S011的存储器，根据转换c，值被从在紧接该特定级的前一级处的存储器重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于路径存储器123中的任一特定级来说，存储于在紧接该特定级的前一级处的用于状态S001的存储器中的值，经由在该特定级处的用于状态S011的存储器，被移位到在紧接该特定级的后一级处的用于状态S110的存储器和在紧接该特定级的后一级处的用于状态S111的存储器。经由在每个特定级处的用于状态S100的存储器，根据转换c，值被从在紧接该特定级的前一级处的存储器重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于路径存储器123中的任一特定级来说，存储于在紧接该特定级的前一级处的用于状态S110的存储器中的值，经由在该特定级处的用于状态S100的存储器，被移位到在紧接该特定级的后一级处的用于状态S000的存储器和在该后一级处的用于状态S001的存储器。
另一方面，在PR(1，x，1)模式下，路径存储器123以和图4所示的路径存储器43相同的方式进行操作。也就是说，在路径存储器43中，将要存储于任一特定级处的用于状态S00的存储器中的值是根据从ACS部分132-1接收的选择结果sel000，从存储于紧接该特定级的前一级处的用于状态S00的存储器中的值和存储于紧接在该特定级的前一级处的用于状态S10的存储器中的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S00的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S00的存储器和在紧接该特定级的后一级处的用于状态S01的存储器。在路径存储器123中，将要存储于任一特定级处的用于状态S11的存储器中的值是根据从ACS部分132-6接收的选择结果sel111，从存储于紧接在该特定级的前一级处的用于状态S 11的存储器中的值和存储于紧接在该特定级的前一级处的用于状态S01的存储器中的值中选择的值。接着，所选择的被存储于该特定级处的用于状态S11的存储器中的值被移位(输出)到在紧接该特定级的后一级处的用于状态S11的存储器和在紧接该特定级的后一级处的用于状态S10的存储器。
应该注意到，根据转换c，经由在每个特定级处的用于状态S01和状态S10的存储器，值从紧接该特定级的前一级处的存储器被重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于路径存储器123中的任一特定级来说，存储于在紧接该特定级的前一级处的用于状态S00的存储器中的值，经由在该特定级处的用于状态S01的存储器，被移位到紧接该特定级的后一级处的用于状态S11的存储器。同理，根据转换c，经由在每个特定级处的用于状态S10的存储器，值被从紧接该特定级的前一级处的存储器被重复移位到紧接该特定级的后一级处的作为存储器存在的存储器。因此，对于在路径存储器123中的任一特定级来说，存储于紧接该特定级的前一级处的用于状态S11的存储器中的值，经由在该特定级处的用于状态S10的存储器，被移位到在紧接该特定级的后一级处的用于状态S00的存储器。
此外，在PR(1，x，1)模式下，用于PR(1，x，x，1)模式的状态S001和S110的存储器不进行操作。
如上所述，在PR(1，x，x，1)模式下，维特比解码电路112根据按照沿着时间轴的顺序表示作为PR(1，x，x，1)传输线的状态转换图的图4所示的状态转换图的格状结构执行解码处理。在图16中，格状结构是由用实线箭头和虚线箭头所表示的状态转换组成的格状结构。另一方面，在PR(1，x，1)模式下，通过替换上面所引用的两种类型的状态转换，维特比解码电路112能够根据按照沿着时间轴的顺序表示作为PR(1，x，1)传输线的状态转换图的图4所示的状态转换图的格状结构执行解码处理。在这种情况下的格状结构是在图16中由用实线箭头和每个都用粗虚线标出的箭头表示的状态转换组成的格状结构。
接着，参照图17具体解释由分支度量计算部分131执行的计算处理。应该注意到，图17所示的典型结构是分支度量计算部分131-1的结构。
图17所示的分支度量计算部分131包括一个通常为多路复用器的选择器151，一个减法器152和一个处理部分153。
选择器151选择理论值c0000或c000，并把所选的一个输出到减法器152。如先前的描述，c0000和c000每个都是转换c的理论值(或标识参考值)。也就是说，当选择器151从***控制部分111接收用字‘mode’表示的模式选择信号时，该选择器151根据所收到的模式选择信号选择理论值c0000或c000并把所选择的理论值输出到减法器152。
减法器152从由取样电路18收到的输入信号zk中减去由选择器151所提供的理论值c0000或c000以产生差(zk-c0000)或(zk-c000)并把差(zk-c0000)或(zk-c000)输出到处理部分153。该处理部分153计算提供给它的差(zk-c0000)或(zk-c000)的平方以计算bm0000k(＝(zk-c0000)^2)或bm000k(＝(zk-c000)^2)，并把分支度量数据bm0000k或bm000k输出到ACS部分132。
也就是说，在PR(1，x，x，1)模式下，选择器151选择理论值c0000并把该理论值c0000输出到减法器152。减法器152从由取样电路18接收的输入信号zk中减去由选择器151所提供的理论值c0000以产生差(zk-c0000)并把差(zk-c0000)输出到处理部分153。处理部分153计算提供给它的差(zk-c0000)的平方以计算分支度量数据bm0000k(＝(zk-c0000)^2)，并把分支度量数据bm0000k输出到ACS部分132。
另一方面，在PR(1，x，1)模式下，选择器151选择理论值c000并把该理论值c000输出到减法器152。减法器152从由取样电路18接收的输入信号zk中减去由选择器151所提供的理论值c000以产生差(zk-c000)并把差(zk-c000)输出到处理部分153。处理部分153计算提供给它的差(zk-c000)的平方以计算分支度量数据bm000k(＝(zk-c000)^2)，并把分支度量数据bm000k输出到ACS部分132。
接着，参照图18具体解释由ACS部分132所执行的计算处理。应该注意到，图18所示出的典型结构是用于对由于计算模式引起部分修改的数据执行计算处理的ACS部分132-3的结构。此外，ACS部分132-3不执行比较处理。
图18所示的ACS部分132包括一个为多路复用器的选择器161，和一个加法器162。
当选择器161从***控制部分111接收用字‘mode’表示的模式选择信号时，选择器161根据该模式选择信号，选择存储于ACS部分132-2的路径度量数据m001k-1作为紧接当前状态的前一状态的路径度量数据或者选择存储于ACS部分132-1的路径度量数据m000k-1(路径度量数据m00k-1)作为紧接当前状态的前一状态的路径度量数据，并把所选择的路径度量数据输出到加法器162。
加法器162把从分支度量计算部分131-5接收的分支度量数据bm0011k(或bm001k)加到从选择器161接收的路径度量数据上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m011k-1(或m01k-1)。
也就是说，在PR(1，x，x，1)模式下，选择器161选择存储于ACS部分132-2的路径度量数据m001k-1作为紧接当前状态的前一状态的路径度量数据，并把所选择的路径度量数据m001k-1输出到加法器162。加法器162把从分支度量计算部分131-5接收的分支度量数据bm0011k加到从选择器161接收的路径度量数据m001k-1上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m011k-1。
另一方面，在PR(1，x，1)模式下，选择器161选择存储于ACS部分132-1的路径度量数据m000k-1作为紧接当前状态的前一状态的路径度量数据，并把所选择的路径度量数据输出到加法器162。加法器162把从分支度量计算部分131-5接收的分支度量数据bm0011k加到从选择器161接收的路径度量数据m000k-1(路径度量数据m00k-1)上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m011k-1(m01k-1)。
图19是示出图16所示的路径存储器123的典型硬件结构的图。图19中所示的典型硬件结构包括布置成3级的触发器阵列。然而，实际上，路径存储器123的触发器通常被布置成16级或32级。每个触发器都用作用于存储图16中示出的路径存储器123的格状结构中的状态的存储器。
更详细地，图19所示的路径存储器123包括布置成3级作为用于图16中示出的路径存储器123的格状结构中的状态S000(或S00)的存储器的存储器181-1到181-3，布置成3级作为用于路径存储器123的格状结构中的状态S001的存储器的存储器182-1到182-3，布置成3级作为用于路径存储器123的格状结构中的状态S011(或S01)的存储器的存储器183-1到183-3，布置成3级作为用于路径存储器123的格状结构中的状态S100(或S10)的存储器的存储器184-1到184-3，布置成3级作为用于路径存储器123的格状结构中的状态S110的存储器的存储器185-1到185-3，布置成3级作为用于路径存储器123的格状结构中的状态S111(或S1)的存储器的存储器186-1到186-3。
存储器181-1到183-1的输入端子每个都被接地。另一方面，存储器184-1到186-1的输入端子每个都被连至电源线VDD。
此外，在存储器181-2前面的一级提供用作选择器191-1的多路复用器。同理，在存储器181-3前面的一级提供用作选择器191-2的多路复用器。用相同的方式，在存储器182-2前面的一级提供用作选择器192-1的多路复用器。同样地，在存储器182-3前面的一级提供用作选择器192-2的多路复用器。类似地，在存储器183-2前面的一级提供用作选择器193-1的多路复用器。同理，在存储器183-3前面的一级提供用作选择器193-2的多路复用器。
用相同的方式，在存储器184-2前面的一级提供用作选择器194-1的多路复用器。同理，在存储器184-3前面的一级提供用作选择器194-2的多路复用器。用相同的方式，在存储器185-2前面的一级提供用作选择器195-1的多路复用器。同样地，在存储器185-3前面的一级提供用作选择器195-2的多路复用器。类似地，在存储器186-2前面的一级提供用作选择器196-1的多路复用器。同理，在存储器186-3前面的一级提供用作选择器196-2的多路复用器。
在下列描述中，存储器181-1到181-3，182-1到182-3，183-1到183-3，184-1到184-3，185-1到185-3，以及186-1到186-3各自被分别简称为存储器181，存储器182，存储器183，存储器184，存储器185，以及存储器186。
类似地，选择器191-1到191-2，选择器1921到192-2，选择器193-1到193-2，选择器194-1到194-2，选择器195-1到195-2，和选择器196-1到196-2在不需要彼此区分的情况下各自被简称为选择器191，选择器192，选择器193，选择器194，选择器195，以及选择器196。
存储于在特定级处提供的存储器181中的值经由在存储器181之间提供的选择器191被移位到在紧接该特定级的后一级处提供的存储器181，经由在存储器181和182之间提供的选择器192被移位到在紧接该特定级的后一级处提供的存储器182，以及经由在存储器181和183之间提供的选择器193被移位到在紧接该特定级的后一级处提供的存储器183。存储于在特定级处提供的存储器182中的值经由在存储器182和183之间提供的选择器193被移位到在紧接该特定级的后一级处提供的存储器183。
同样地，存储于在特定级处提供的存储器183中的值经由在存储器183和185之间提供的选择器195被移位到在紧接该特定级的后一级处提供的存储器185，以及经由在存储器183和186之间提供的选择器196被移位到在紧接该特定级的后一级处提供的存储器186。存储于在特定级处提供的存储器184中的值经由在存储器184和181之间提供的选择器191被移位到在紧接该特定级的后一级处提供的存储器181，以及经由在存储器184和182之间提供的选择器192被移位到在紧接该特定级的后一级处提供的存储器182。
用相同的方式，存储于在特定级处提供的存储器185中的值经由在存储器185和184之间提供的选择器194被移位到在紧接该特定级的后一级处提供的存储器184。存储于在特定级处提供的存储器186中的值经由在存储器186和184之间提供的选择器194被移位到在紧接该特定级的后一级处提供的存储器184，经由在存储器185和186之间提供的选择器195被移位到在紧接该特定级的后一级处提供的存储器185，以及经由在存储器186之间提供的选择器196被移位到在紧接该特定级的后一级处提供的存储器186。
选择器191根据从ACS部分132-1接收的选择结果sel000选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器181。选择器192根据从ACS部分132-2接收的选择结果sel001选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器182。
同样地，选择器193根据从***控制部分111接收的模式选择信号‘mode’，选择从在紧接当前级的前一级处提供的存储器181和182移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器183。选择器194根据从***控制部分111接收的模式选择信号‘mode’，选择从在紧接当前级的前一级处提供的存储器185和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器184。
类似地，选择器195根据从ACS部分132-5接收的选择结果sel1110选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器185。选择器196根据从ACS部分132-6接收的选择结果sel1111选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器186。
也就是说，在PR(1，x，x，1)模式下，选择器191根据从ACS部分132-1接收的选择结果sel000选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器181。选择器192根据从ACS部分132-2接收的选择结果sel001选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器182。
同样地，在PR(1，x，x，1)模式下，选择器193从在紧接当前级的前一级处提供的存储器181和182移位的值中选择一个从存储器182移位的值，并把所选的值输出到在当前级处提供的存储器183。选择器194从在紧接当前级的前一级处提供的存储器185和186移位的值中选择一个从存储器185移位的值，并把所选的值输出到在当前级处提供的存储器184。
类似地，在PR(1，x，x，1)模式下，选择器195根据从ACS部分132-5接收的选择结果sel1110选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器185。选择器196根据从ACS部分132-6接收的选择结果sel111选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器186。
另一方面，在PR(1，x，1)模式下，选择器191根据从ACS部分132-1接收的选择结果sel000选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器181。然而，在PR(1，x，1)模式下，选择器192没有从ACS部分132-2接收选择结果sel001，因此选择器192不进行操作。
在PR(1，x，1)模式下，选择器193把从紧接当前级的前一级处提供的存储器181移位的值输出到该当前级处提供的存储器183。应该注意到，在PR(1，x，1)模式下，选择器193没有从紧接当前级的前一级处提供的存储器182接收值。选择器194把从紧接当前级的前一级处提供的存储器186移位的值输出到该当前级处提供的存储器184。应该注意到，在PR(1，x，1)模式下，选择器194没有从存储器185接收值。
然而，在PR(1，x，1)模式下，与选择器192很像，选择器195没有从ACS部分132-5接收选择结果sel110，因此选择器195不进行操作。然而，在PR(1，x，1)模式下，选择器196根据从ACS部分132-6接收的选择结果sel111选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器186。
如上所述，在路径存储器123中的选择器193和194各自为PR(1，x，1)模式或PR(1，x，x，1)模式选择一个值。
应该注意到，图19所示出的路径存储器123仅通过下述方法就可获得，即添加从存储器181到存储器183的连接和从存储器186到存储器184的连接，以及把选择器193和194添加到图8所示的PR(1，x，x，1)路径存储器43的结构中。也就是说，通过只稍微改变一下PR(1，x，x，1)路径存储器43的结构，就有可能选择PR(1，x，1)模式或PR(1，x，x，1)模式。
参考图20所示的流程图，下列描述解释了执行通过选择图13所示的记录/再现装置的操作模式来实现的解码处理的处理。
例如，假定在PR(1，x，x，1)模式下执行解码处理。在这种情况下，用户通过操作输入部分等输入一个命令以切换/改变操作模式。或者，在图13所示的记录/再现装置中发出命令以根据记录在记录介质14上的数据改变操作模式。
为响应这些命令，在步骤S11，***控制部分111选择PR(1，x，1)模式或PR(1，x，x，1)模式作为操作模式。接着，***控制部分111把模式选择信号‘mode’作为选择结果输出到分支度量计算电路121，ACS电路122和路径存储器123。随后，处理流程进行到步骤S12。
在步骤S12从***控制部分111接收到模式选择信号‘mode’，在分支度量计算电路121，ACS电路122和路径存储器123中所使用的选择器产生一个关于是否已经选择了PR(1，x，1)模式的判定结果。如果该判定结果表明已经选择了PR(1，x，1)模式，则处理流程进行到步骤S13，其中在该步骤，在其后执行的解码处理之前把操作模式切换到PR(1，x，1)模式。在已经在PR(1，x，1)模式下执行解码处理之后，结束由图20所示的流程图表示的处理。
具体来说，在PR(1，x，1)模式下，在步骤S13执行的解码处理中，分支度量计算部分131中使用的选择器151选择理论值c000，并把该理论值c000输出到减法器152。减法器152从取样电路18所提供的输入信号zk中减去选择器151所提供的理论值c000以求得差(zk-c000)，并把差(zk-c000)提供给处理部分153。处理部分153计算分支度量数据bm000k(＝(zk-c000)^2)，其中符号(zk-c000)^2表示差(zk-c000)的平方，并把分支度量数据bm000k提供给ACS部分132。
在PR(1，x，1)模式下，在ACS部分132中所使用的选择器161选择路径度量数据m000k-1或m00k-1，并把所选择的路径度量数据输出到加法器162。加法器162把从分支度量计算部分131-5接收的分支度量数据bm0011k加到从选择器161接收的分支度量数据m000k-1(或m00k-1)上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m011k-1(或m01k-1)。
如上所述，在PR(1，x，1)模式下，路径存储器123中所用的选择器191根据从ACS部分132-1接收的选择结果sel000，选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器181。然而，在PR(1，x，1)模式下，路径存储器123中所用的选择器192没有从ACS部分132-2接收选择结果sel001，因此选择器192不进行操作。
如上所述，在PR(1，x，1)模式下，路径存储器123中所用的选择器193把从紧接当前级的前一级处提供的存储器181移位的值输出到在当前级处提供的存储器183。应该注意到，在PR(1，x，1)模式下，路径存储器123中所用的选择器193没有从紧接当前级的前一级处提供的存储器182中接收值。同理，在PR(1，x，1)模式下，路径存储器123中所用的选择器194把从在紧接当前级的前一级处提供的存储器186移位的值输出到在当前级处提供的存储器184。应该注意到，在PR(1，x，1)模式下，在路径存储器123中所使用的选择器194没有从存储器185接收值。
然而，在PR(1，x，1)模式下，与选择器192很像，选择器195没有从ACS部分132-5接收选择结果sel110，因此选择器195不进行操作。然而，在PR(1，x，1)模式下，选择器196根据从ACS部分132-6接收的选择结果sel111选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器186。
如果在分支度量计算电路121，ACS电路122和路径存储器123中所用的选择器产生了一个表明没有选择PR(1，x，1)模式的判定结果，即表明已经选择了PR(1，x，x，1)模式的判定结果，另一方面，处理流程从步骤S12进行到步骤S14，其中在该步骤，在其后执行的解码处理之前把操作模式切换到PR(1，x，x，1)模式。执行过在PR(1，x，x，1)模式下的解码处理后，结束由图20所示的流程图表示的处理。
具体来说，在PR(1，x，x，1)模式下，在步骤S14所执行的解码处理中，在分支度量计算电路121中所使用的选择器151选择了理论值c0000，并把该理论值c0000输出到减法器152。减法器152从取样电路18所提供的输入信号zk中减去选择器151所提供的理论值c0000，以求得差(zk-c0000)，并把差(zk-c0000)提供给处理部分153。处理部分153计算分支度量数据bm0000k(＝(zk-c0000)^2)，其中符号(zk-c0000)^2表示差(zk-c0000)的平方，并把分支度量数据bm0000k提供给ACS部分132。
在PR(1，x，x，1)模式下，在ACS部分122中所使用的选择器161选择路径度量数据m001k-1，并把所选择的路径度量数据m001k-1输出到加法器162。加法器162把从分支度量计算部分131-5接收的分支度量数据bm0011k加到从选择器161接收的分支度量数据m001k-1上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据m011k-1。
也就是说，在PR(1，x，x，1)模式下，路径存储器123中所用的选择器191根据从ACS部分132-1接收的选择结果sel000选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，把所选的值输出到在当前级处提供的存储器181。同理，在PR(1，x，x，1)模式下，路径存储器123中所用的选择器192根据从ACS部分132-2接收的选择结果sel001选择从在紧接当前级的前一级处提供的存储器181和184移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器182。
同样地，在PR(1，x，x，1)模式下，路径存储器123中所用的选择器193从在紧接当前级的前一级处提供的存储器181和182移位的值中选择从存储器182移位的值，并把所选的值输出到在当前级处提供的存储器183。用相同的方式，在PR(1，x，x，1)模式下，路径存储器123中所用的选择器194从在紧接当前级的前一级处提供的存储器185和186移位的值中选择从存储器185移位的值，并把所选的值输出到在当前级处提供的存储器184。
类似地，在PR(1，x，x，1)模式下，路径存储器123中所使用的选择器195根据从ACS部分132-5接收的选择结果sel1110选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器185。同理，在PR(1，x，x，1)模式下，路径存储器123中所使用的选择器196根据从ACS部分1326接收的选择结果sel111选择从在紧接当前级的前一级处提供的存储器183和186移位的值中的一个值，并把所选的值输出到在当前级处提供的存储器186。
如上所述，用于图13所示的记录/再现装置中所使用的分支度量计算电路121，ACS电路122和路径存储器123的结构的操作模式，可以容易地由一种切换到另一种。因此，不必为每种类型的约束长度都提供一种电路。由此，可以避免电路尺寸的增加。
参考图21和图22，下列描述解释了通过仅在一个时钟周期内执行相当于两个时钟周期的处理量从而能够以更高的速度操作的维特比解码电路。
图21和图22是示出能够仅在一个时钟周期内执行相当于两个时钟周期的处理量的维特比解码电路112的图。图21和图22所示的维特比解码电路112的结构，除了下述区别之外，基本上与图15和图16所示的维特比解码电路112的结构相同，即在图21和图22所示的维特比解码电路112的结构的情况下，相当于两个时钟周期的处理量仅在一个时钟周期内被执行，而在图15和图16所示的维特比解码电路112的结构的情况下，相当于两个时钟周期的处理量在两个相应的时钟周期内被分成两部分，并在两个时钟周期内被执行。
也就是说，在图21所示的具体实施例中，维特比解码电路112的结构是基于在具有最大约束长度的操作模式下运行的维特比解码电路。这种维特比解码电路的一个实例是图11和图12所示的维特比解码电路19作为在PR(1，x，x，1)模式下操作的维特比解码电路。当维特比解码电路112从***控制部分111接收模式选择信号时，在维特比解码电路112中所用的部分根据接收的模式选择信号把操作模式切换到PR(1，x，1)模式或PR(1，x，x，1)模式，并在所选模式下操作。
更详细地，图21和图22是示出能够仅在一个时钟周期内执行相当于两个时钟周期的处理量的分支度量计算电路121和ACS电路122的图。
分支度量计算电路121和图11所示的分支度量计算电路41一样，包括和状态转换一样多的分支度量计算部分。在图21所示的典型结构的情况下，状态转换的数目是16。因此，分支度量计算电路121包括16个分支度量计算部分231-1到231-16，其中每个分支度量计算部分都用来计算分支度量数据bm，该分支度量数据相应于从紧接当前状态的前一状态之前的紧接着的状态开始超过两个时间间隙所发生的状态转换。在下列描述中，分支度量计算部分231-1到231-16在不必彼此区分的情况下每个都被简称为分支度量计算部分231。因此，分支度量计算部分231计算相应于从紧接当前状态的前一状态之前的紧接着的状态开始超过两个时间间隙所发生的状态转换的分支度量数据bm。接着，分支度量计算部分231把算出的分支度量数据bm输出到ACS电路122。
当分支度量计算电路121把操作模式切换到PR(1，x，1)模式时，分支度量计算电路121把用于计算分支度量数据bmABCDE的分支度量计算部分指定为用于计算分支度量数据bmABCD的分支度量电路，其中后缀A，B，C，D和E每个都表示整数1或0。此时，分支度量计算部分为每个状态转换c，把PR(1，x，x，1)模式的cABCD切换到PR(1，x，1)模式的cABC，以及把PR(1，x，x，1)模式的cBCDE切换到PR(1，x，1)模式的cBCD，并计算分支度量数据bmABCD(＝(zk-cABC)^2+(zk-cBCD)^2)而不是计算bmABCDE(＝(zk-cABCD)^2+(zk-cBCDE)^2)。应该注意到，指定给状态转换c的符号cABCD和cBCDE表示在PR(1，x，x，1)模式下状态转换c的理论值(标识参考值)，而指定给状态转换c的符号cABC和cBCD表示在PR(1，x，1)模式下状态转换c的理论值(标识参考值)。
具体来说，在PR(1，x，x，1)模式下，分支度量计算部分231-1计算分支度量数据bm00000k(＝bm0000k-1+bm0000k)，并把该分支度量数据bm00000k输出到ACS部分232-1，其中分支度量数据bm0000k-1等于平方(zk-1-c0000)^2并且分支度量数据bm0000k等于平方(zk-c0000)^2。在这种情况下，记号bm00000k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-1计算分支度量数据bm0000k(＝bm000k-1+bm000k)，其中分支度量数据bm000k-1等于平方(Zk-1-c000)^2并且分支度量数据bm000k等于平方(zk-c000)^2，并也把该分支度量数据bm0000k输出到ACS部分232-1。在这种情况下，记号bm0000k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
在下列描述中，分支度量数据bmABCDk-1等于平方(zk-1-cABCD)^2，分支度量数据bmBCDEk等于平方(zk-cBCDE)^2，分支度量数据bmABCk-1等于平方(zk-1-cABC)^2，分支度量数据bmBCDk等于平方(zk-cBCD)^2，而如上所述后缀A，B，C，D和E每个都是整数0或1。因此，同理，在PR(1，x，x，1)模式下，分支度量计算部分231-2计算分支度量数据bm10000k(＝bm1000k-1+bm0000k)，并也把该分支度量数据bm10000k输出到ACS部分232-1，其中记号bm10000k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-2计算分支度量数据bm1000k(＝bm100k-1+bm000k)，并也把该分支度量数据bm1000k输出到ACS部分232-1，其中记号bm1000k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-3计算分支度量数据bm11000k(＝bm1100k-1+bm1000k)，并也把该分支度量数据bm11000k输出到ACS部分232-1，其中记号bm11000k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-3计算分支度量数据bm1100k(＝bm110k-1+bm100k)，并也把该分支度量数据bm1100k输出到ACS部分232-1，其中记号bm1100k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
同理，在PR(1，x，x，1)模式下，分支度量计算部分231-4计算分支度量数据bm00001k(＝bm0000k-1+bm0001k)，并把该分支度量数据bm00001k输出到ACS部分232-2，其中记号bm00001k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-4不进行操作。用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-5计算分支度量数据bm10001k(＝bm1000k-1+bm0001k)，并也把该分支度量数据bm10001k输出到ACS部分232-2，其中标记bm10001k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-5不进行操作。同理，在PR(1，x，x，1)模式下，分支度量计算部分231-6计算分支度量数据bm11001k(＝bm1100k-1+bm1001k)，并也把该分支度量数据bm11001k输出到ACS部分232-2，其中标记bm11001k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-6不进行操作。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-7计算分支度量数据bm00011k(＝bm0001k-1+bm0011k)，并把该分支度量数据bm00011k输出到ACS部分232-3，其中标记bm00011k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-7计算分支度量数据bm0001k(＝bm000k-1+bm001k)，并也把该分支度量数据bm0001k输出到ACS部分232-3，其中标记bm0001k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
同理，在PR(1，x，x，1)模式下，分支度量计算部分231-8计算分支度量数据bm10011k(＝bm1001k-1+bm0001k)，并也把该分支度量数据bm10011k输出到ACS部分232-3，其中标记bm10011k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-8计算分支度量数据bm1001k(＝bm100k-1+bm001k)，并也把该分支度量数据bm1001k输出到ACS部分232-3，其中标记bm1001k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-9计算分支度量数据bm01100k(＝bm0110k-1+bm1100k)，并把该分支度量数据bm01100k输出到ACS部分232-4，其中标记bm01100k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-9计算分支度量数据bm0110k(＝bm011k-1+bm110k)，并也把该分支度量数据bm0110k输出到ACS部分232-4，其中标记bm0110k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
同理，在PR(1，x，x，1)模式下，分支度量计算部分231-10计算分支度量数据bm11100k(＝bm1110k-1+bm1100k)，并也把该分支度量数据bm11100k输出到ACS部分232-4，其中标记bm11100k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-10计算分支度量数据bm1110k(＝bm111k-1+bm100k)，并也把该分支度量数据bm1110k输出到ACS部分232-4，其中标记bm1110k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-11计算分支度量数据bm00110k(＝bm0011k-1+bm0110k)，并把该分支度量数据bm00110k输出到ACS部分232-5，其中标记bm00110k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-11不进行操作。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-12计算分支度量数据bm01110k(＝bm0111k-1+bm1110k)，并也把该分支度量数据bm01110k输出到ACS部分232-5，其中标记bm01110k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-12不进行操作。同理，在PR(1，x，x，1)模式下，分支度量计算部分231-13计算分支度量数据bm11110k(＝bm1111k-1+bm1110k)，并也把该分支度量数据bm11110k输出到ACS部分232-5，其中标记bm11110k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-13不进行操作。
同理，在PR(1，x，x，1)模式下，分支度量计算部分231-14计算分支度量数据bm00111k(＝bm0011k-1+bm0111k)，并把该分支度量数据bm00111k输出到ACS部分232-6，其中标记bm00111k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-8计算分支度量数据bm0011k(＝bm001k-1+bm011k)，并也把该分支度量数据bm0011k输出到ACS部分232-6，其中标记bm0011k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
用相同的方式，在PR(1，x，x，1)模式下，分支度量计算部分231-15计算分支度量数据bm01111k(＝bm0111k-1+bm1111k)，并也把该分支度量数据bm01111k输出到ACS部分232-6，其中标记bm01111k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-15计算分支度量数据bm0111k(＝bm011k-1+bm111k)，并也把该分支度量数据bm0111k输出到ACS部分232-6，其中标记bm0111k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
同理，在PR(1，x，x，1)模式下，分支度量计算部分231-16计算分支度量数据bm11111k(＝bm1111k-1+bm1111k)，并也把该分支度量数据bm11111k输出到ACS部分232-6，其中标记bm11111k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。另一方面，在PR(1，x，1)模式下，分支度量计算部分231-16计算分支度量数据bm1111k(＝bm111k-1+bm111k)，并也把该分支度量数据bm1111k输出到ACS部分232-6，其中标记bm1111k表示相应于超过两个时间间隙所发生的状态转换的分支度量数据。
与图11所示的ACS电路42很像，ACS电路122把从分支度量计算电路121接收的分支度量数据加到紧接当前状态的前一状态之前的紧接着的状态的路径度量数据上以产生一个总和，并利用该总和作为当前状态的更新的路径度量数据。如先前的描述，状态S的路径度量数据m代表直到状态S的过程的似然。ACS电路122包括和状态一样多的ACS部分。在图21所示的典型结构的情况下，状态的数目是6。因此，ACS电路122包括ACS部分232-1到232-6。在下列描述中，ACS部分232-1到232-6在不需彼此区分的情况下每个都被简称为ACS部分232。
与图21所示的分支度量计算电路121很像，当操作模式被切换到PR(1，x，1)模式时，ACS电路122也把用于计算路径度量数据mABC的ACS部分232指定为用于路径度量数据mAB的计算的ACS部分。
具体来说，在PR(1，x，x，1)模式下，ACS部分232-1更新其是直到状态S000的过程的似然的路径度量数据m000k。更具体地，ACS部分232-1把存储于ACS部分232-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-1接收的分支度量数据bm00000k上以产生第一总和。ACS部分232-1还把存储于ACS部分232-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-2接收的分支度量数据bm10000k上以产生第二总和。此外，ACS部分232-1还把存储于ACS部分232-5内部的路径度量数据m110k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-3接收的分支度量数据bm11000k上以产生第三总和。接着，ACS部分232-1对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m000k。最后，ACS部分232-1把选择结果sel000输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S000的值的存储器。ACS部分232-1根据前面给出的等式(15)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-1更新其是直到状态S00的过程的似然的路径度量数据m00k。更具体地，ACS部分232-1把存储于ACS部分232-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-1接收的分支度量数据bm0000k上以产生第一总和。ACS部分232-1还把存储于ACS部分232-4内部的路径度量数据m10k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-2接收的分支度量数据bm1000k上以产生第二总和。此外，ACS部分232-1还把存储于ACS部分232-6内部的更新的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-3接收的分支度量数据bm1100k上以产生第三总和。接着，ACS部分232-1对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m00k。最后，ACS部分232-1把选择结果sel000输出到包括在路径存储器123中的存储器，其中该存储器被用作存储状态S00的值的存储器。ACS部分232-1根据前面给出的等式(11)来执行计算和比较。
应该注意到，如上所述，在PR(1，x，1)模式下，ACS部分232-1根据存储于ACS部分232-6(在PR(1，x，x，1)模式下也用于更新路径度量数据m111k)内部的路径度量数据m11k-2而不是根据应当用来更新路径度量数据m00k的路径度量数据m110k-2，更新路径度量数据m00k。这是因为，用于得出路径度量数据m110k-2的ACS部分232-2如将在下面描述的那样在PR(1，x，1)模式下不进行操作。路径度量数据m110k-2是紧接具有相应于由ACS部分232-1所更新的路径度量数据m00k的路径度量数据m000k的当前状态的前一状态之前的紧接着的状态的路径度量数据。
同理，在PR(1，x，x，1)模式下，ACS部分232-2更新其是直到状态S001的过程的似然的路径度量数据m001k。更具体地，ACS部分232-2把存储于ACS部分232-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-4接收的分支度量数据bm00001k上以产生第一总和。ACS部分232-2还把存储于ACS部分232-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-5接收的分支度量数据bm10001k上以产生第二总和。此外，ACS部分232-2还把存储于ACS部分232-5内部的路径度量数据m110k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-6接收的分支度量数据bm11001k上以产生第三总和。接着，ACS部分232-2对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m001k。最后，ACS部分232-2把选择结果sel001输出到用于存储状态S001的值的存储器。ACS部分232-2根据前面给出的等式(16)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-2不进行操作。
在PR(1，x，x，1)模式下，ACS部分232-3更新其是直到状态S011的过程的似然的路径度量数据m011k。更具体地，ACS部分232-3把存储于ACS部分232-1内部的路径度量数据m000k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-7接收的分支度量数据bm00011k上以产生第一总和。ACS部分232-3还把存储于ACS部分232-4内部的路径度量数据m100k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-8接收的分支度量数据bm10011k上以产生第二总和。接着，ACS部分232-3对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m011k。最后，ACS部分232-3把选择结果sel011输出到用于存储状态S011的值的存储器。ACS部分232-3根据前面给出的等式(17)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-3更新其是直到状态S01的过程的似然的路径度量数据m01k。更具体地，ACS部分232-3把存储于ACS部分232-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-7接收的分支度量数据bm0001k上以产生第一总和。ACS部分232-3还把存储于ACS部分232-4内部的路径度量数据m10k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-8接收的分支度量数据bm1001k上以产生第二总和。接着，ACS部分232-3对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m01k。最后，ACS部分232-3把选择结果sel011输出到用于存储状态S01的值的存储器。ACS部分232-3根据前面给出的等式(12)来执行计算和比较。
同理，在PR(1，x，x，1)模式下，ACS部分232-4更新其是直到状态S100的过程的似然的路径度量数据m100k。更具体地，，ACS部分232-4，把存储于ACS部分232-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-10接收的分支度量数据bm11100k上以产生第一总和。ACS部分232-4还把存储于ACS部分232-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-9接收的分支度量数据bm01100k上以产生第二总和。接着，ACS部分232-4对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m100k。最后，ACS部分232-4把选择结果sel100输出到用于存储状态S100的值的存储器。ACS部分232-4根据前面给出的等式(18)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-4更新其是直到状态S10的似然的路径度量数据m10k。更具体地，ACS部分232-4把存储于ACS部分232-6内部的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-10接收的分支度量数据bm1110k上以产生第一总和。ACS部分232-4还把存储于ACS部分232-3内部的路径度量数据m01k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-9接收的分支度量数据bm0110k上以产生第二总和。接着，ACS部分232-4对第一和第二总和进行相互比较以选择较小的一个用作当前状态的更新的路径度量数据m10k。最后，ACS部分232-4把选择结果sel100输出到用于存储状态S10的值的存储器。ACS部分232-4根据前面给出的等式(13)来执行计算和比较。
同理，在PR(1，x，x，1)模式下，ACS部分232-5更新其是直到状态S110的过程的似然的路径度量数据m110k。更具体地，ACS部分232-5，把存储于ACS部分232-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-13接收的分支度量数据bm11110k上以产生第一总和。ACS部分232-5还把存储于ACS部分232-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-12接收的分支度量数据bm01110k上以产生第二总和。此外，ACS部分232-5还把存储于ACS部分232-3内部的路径度量数据m001k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-11接收的分支度量数据bm00110k上以产生第三总和。接着，ACS部分232-5对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m110k。最后，ACS部分232-5把选择结果sel110输出到用于存储状态S110的值的存储器。ACS部分232-5根据前面给出的等式(19)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-5不进行操作。
在PR(1，x，x，1)模式下，ACS部分232-6更新其是直到状态S111的过程的似然的路径度量数据m111k。更具体地，ACS部分232-6把存储于ACS部分232-6内部的路径度量数据m111k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-16接收的分支度量数据bm11111k上以产生第一总和。ACS部分232-6还把存储于ACS部分232-3内部的路径度量数据m011k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-15接收的分支度量数据bm01111k上以产生第二总和。此外，ACS部分232-6还把存储于ACS部分232-3内部的路径度量数据m001k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-14接收的分支度量数据bm00111k上以产生第三总和。接着，ACS部分232-6对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m111k。最后，ACS部分232-6把选择结果sel111输出到用于存储状态S111的值的存储器。ACS部分232-6根据前面给出的等式(20)来执行计算和比较。
另一方面，在PR(1，x，1)模式下，ACS部分232-6更新其是直到状态S11的过程的似然的路径度量数据m11k。更具体地，ACS部分232-6把存储于ACS部分232-6内部的路径度量数据m11k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-16接收的分支度量数据bm1111k上以产生第一总和。ACS部分232-6还把存储于ACS部分232-3内部的路径度量数据m01k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-15接收的分支度量数据bm0111k上以产生第二总和。此外，ACS部分232-6还把存储于ACS部分232-1内部的路径度量数据m00k-2作为紧接当前状态的前一状态之前的紧接着的状态的路径度量数据加到从分支度量计算部分231-14接收的分支度量数据bm0011k上以产生第三总和。接着，ACS部分232-6对第一、第二和第三总和进行相互比较以选择最小的一个用作当前状态的更新的路径度量数据m11k。最后，ACS部分232-6把选择结果sel111输出到用于存储状态S11的值的存储器。ACS部分232-6根据前面给出的等式(14)来执行计算和比较。
应该注意到，如上所述，在PR(1，x，1)模式下，ACS部分232-6根据存储于ACS部分232-1(在PR(1，x，x，1)模式下也用于得出路径度量数据m000k)内部的路径度量数据m00k-2而不是根据应当用来更新路径度量数据m11k的路径度量数据m001k-2，以和如上所述的ACS部分232-1更新路径度量数据m00k相同的方式更新路径度量数据m11k。这是因为，用于求得路径度量数据m001k-2的ACS部分232-5如上所述那样在PR(1，x，1)模式下不进行操作。路径度量数据m001k-2是紧接具有相应于由ACS部分232-6所更新的路径度量数据m11k的路径度量数据m111k的当前状态的前一状态之前的紧接着的状态的路径度量数据。
通过使用路径度量数据m11k-2和路径度量数据m00k-2作为如上所述的替代，布满图22所示的路径存储器123的格状结构作为在PR(1，x，x，1)模式下发生的状态转换的格状结构变得与作为在PR(1，x，1)模式下发生的状态转换的格状结构的布满图10所示的路径存储器43的格状结构相兼容，因此ACS电路122在PR(1，x，x，1)和PR(1，x，1)两种模式下都能进行操作。
图22是示出用于仅在一个时间间隙内执行相当于两个时间间隙的处理量的路径存储器123的典型结构的图。
与图12所示的路径存储器43很像，路径存储器123是一种具有与下述6状态格状结构相同的结构的存储器，即按照沿着时间轴基于两个时间间隙的顺序表示图4所示的状态转换图的6状态格状结构。应该注意到，在图22所示的路径存储器123中，每个实线圆圈代表在PR(1，x，x，1)和PR(1，x，1)两种模式下都存在的状态。另一方面，每个虚线圆圈代表仅在PR(1，x，x，1)模式下存在的状态。此外，每个实线箭头代表在PR(1，x，x，1)和PR(1，x，1)两种模式下都可能发生的状态转换。另一方面，每个虚线箭头代表仅在PR(1，x，x，1)模式下可能发生的状态转换。而且，用粗虚线表示的每个箭头都代表修改的状态转换，其用作仅在PR(1，x，1)模式下可能发生并由此永不会在PR(1，x，x，1)模式下发生的状态转换。
具体来讲，在图22所示的典型路径存储器123中，与ACS电路122很像，当操作模式切换到PR(1，x，1)模式时，在执行操作之前，由状态S001到状态S111的状态转换被改为(切换到)由状态S000(或在PR(1，x，1)模式的S00)到状态S111(或在PR(1，x，1)模式的S11)的状态转换，并且由状态S110到状态S000的状态转换被改为(切换到)由状态S111(或在PR(1，x，1)模式的S11)到状态S000(或在PR(1，x，1)模式的S00)的状态转换。
通过替换上述两种类型的状态转换，布满图22所示的路径存储器123的格状结构作为在PR(1，x，x，1)模式下发生的状态转换的格状结构，变得与作为在PR(1，x，1)模式下发生的状态转换的典型格状结构的布满图10所示的路径存储器43的格状结构相兼容，因此路径存储器123在PR(1，x，x，1)和PR(1，x，1)两种模式下都能进行操作。
也就是说，在PR(1，x，x，1)模式下，路径存储器123以和图12所示的路径存储器43相同的方式操作。具体来讲，在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S000的存储器中的值是根据从ACS部分232-1接收的选择结果sel000，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值、在紧接该特定级的前一级处的用于状态S100的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S110的存储器中所存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S000的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S000的存储器、在紧接该特定级的后一级处的用于状态S001的存储器和在紧接该特定级的后一级处的用于状态S011的存储器。在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S001的存储器中的值是根据从ACS部分232-2接收的选择结果sel001，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值、用于状态S100的存储器中存储的值以及用于状态S110的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S001的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S110的存储器和在紧接该特定级的后一级处的用于状态S111的存储器。
同理，在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S011的存储器中的值是根据从ACS部分232-3接收的选择结果sel011，从在紧接该特定级的前一级处的用于状态S000的存储器中存储的值和用于状态S100的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S011的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S100的存储器、用于状态S110的存储器和用于状态S111的存储器。在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S100的存储器中的值是根据从ACS部分232-4接收的选择结果sel100，从在紧接该特定级的前一级处的用于状态S011的存储器中存储的值和用于状态S111的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S100的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S000的存储器、用于状态S001的存储器和用于状态S011的存储器。
同理，在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S110的存储器中的值是根据从ACS部分232-5接收的选择结果sel110，从在紧接该特定级的前一级处的用于状态S001的存储器中存储的值、用于状态S011的存储器中存储的值以及用于状态S111的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S110的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S000的存储器和用于状态S001的存储器。在操作在PR(1，x，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S111的存储器中的值是根据从ACS部分232-6接收的选择结果sel111，从在紧接该特定级的前一级处的用于状态S001的存储器中存储的值、用于状态S011的存储器中存储的值以及用于状态S111的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S111的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S100的存储器、用于状态S110的存储器以及用于状态S111的存储器。
在PR(1，x，1)模式中，路径存储器123以和图10所示的路径存储器43相同的方式操作。具体来讲，在操作在PR(1，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S00的存储器中的值是根据从ACS部分232-1接收的选择结果sel000，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值、在紧接该特定级的前一级处的用于状态S10的存储器中存储的值以及在紧接该特定级的前一级处的用于状态S11的存储器中所存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S00的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S00的存储器、用于状态S01的存储器和用于状态S11的存储器。在操作在PR(1，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S01的存储器中的值是根据从ACS部分232-3接收的选择结果sel001，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值和用于状态S10存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S01的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S10的存储器和用于状态S11的存储器。
同理，在操作在PR(1，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S10的存储器中的值是根据从ACS部分232-4接收的选择结果sel100，从在紧接该特定级的前一级处的用于状态S01的存储器中存储的值和用于状态S11的存储器中存储的值中选择的值。所选择的被立即存储于该特定级处的用于状态S10的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S00的存储器和用于状态S01的存储器。在操作在PR(1，x，1)模式下的路径存储器123中，将要立即存储于任一特定级处的用于状态S11的存储器中的值是根据从ACS部分232-6接收的选择结果sel111，从在紧接该特定级的前一级处的用于状态S00的存储器中存储的值、用于状态S01的存储器中存储的值和用于状态S11的存储器中存储的值中选择的值。所选择的将立即存储于该特定级处的用于状态S11的存储器中的值在同一时间间隙被移位到在紧接该特定级的后一级处的用于状态S00的存储器，用于状态S10的存储器和用于状态S11的存储器。
应该注意到，在PR(1，x，1)模式下，在PR(1，x，x，1)模式下用于状态S001和状态S110的存储器不进行操作。
如上所述，在用于仅在一个时间间隙内执行相当于两个时间间隙的处理量的维特比解码电路112中，在PR(1，x，x，1)模式下，根据按照沿着时间轴的顺序表示作为PR(1，x，x，1)传输线的状态转换图的图4所示的状态转换图的格状结构，即，根据由图22中的实线和虚线箭头所表示的状态转换组成的格状结构，执行解码处理。另一方面，在PR(1，x，1)模式下，通过替换上面所引用的两种类型的状态转换，维特比解码电路112能够根据按照沿着时间轴的顺序表示作为PR(1，x，1)传输线的状态转换图的图3所示的状态转换图的格状结构执行解码处理。在这种情况下的格状结构是由在图22中由实线箭头和用粗虚线标出的每个箭头表示的状态转换组成的格状结构。
因此，即使在用于仅在一个时间间隙内执行相当于两个时间间隙的处理量的维特比解码电路112的情况下，与图15和图16所示的作为用于在一个时间间隙内执行相当于一个时间间隙的处理量的维特比解码电路的维特比解码电路112很像，可能仅通过稍微改变被设计用于具有最大约束长度的操作模式的维特比解码电路就能选择PR(1，x，1)模式或者PR(1，x，x，1)模式。在这种情况下，具有最大约束长度的操作模式是PR(1，x，x，1)模式。
也就是说，在具有最大约束长度的操作模式下可能发生而在具有小约束长度的操作模式下永不会发生的状态转换替换成(切换到)下述状态转换，即在具有小约束长度的操作模式下是必不可少的而在具有最大约束长度的操作模式下不存在的状态转换。这样，设计用于具有最大约束长度的操作模式的维特比解码电路112能够在具有小约束长度的操作模式下执行解码处理。
如上所述，不需多个电路，维特比解码电路能仅用一个电路跟上多个操作模式。这样，电路的尺寸能保持小规模。因此，能够降低电路的设计成本，并且电路设计本身也变得更简单。
此外，在该电路中，可以为任一操作模式选择最佳PR类别，以便可能改善再现性能。
上面给出的描述是基于假定d(最小游程长度)＝1的情况。然而，应该注意到，本发明的使用与d(最小游程长度)无关。而且，上面的描述是通过假定操作模式从两种类型的模式中的一种切换到另一种给出的。在这种情况下，两种类型的操作模式是用于用作记录介质14的光盘的PR(1，x，1)模式和PR(1，x，x，1)模式。然而，本发明的范围并不限于用于光盘的操作模式。例如，本发明还可以适用于各种PRML方法，例如在磁性记录和EPR(扩展的部分响应)4(C类)中使用的PR1、PR4。除此之外，本发明还可以适用于其中操作模式能够在三种或更多种不同的模式中任意地从一种切换到另一种的解码电路。
此外，虽然上面的描述解释了在一个时间间隙的单元内或两个时间间隙的单元内来执行的处理，但本发明的范围并不局限于在一个时间间隙的单元内或两个时间间隙的单元内来执行的处理。也就是说，本发明还可以适用于在三个或更多个时间间隙的单元内来执行的处理。
而且，即使上面的描述解释了用于执行编码和解码处理的记录/再现装置，本发明的范围并不局限于这种编码和解码处理。例如，本发明还可以适用于在用于经由网络把编码信号发送给另一个装置的传输***中执行的编码和解码处理。
通过硬件/或软件执行能实现之前所描述的系列处理。如果上面所描述的系列处理是通过软件执行来实现的，则图13所示的记录/再现装置作为图23所示的记录/再现装置301来实施。
在图23所示的记录/再现装置301中，CPU(中央处理器)311通过执行存储于ROM(只读存储器)312内的程序或从记录部分318载入RAM(随机访问存储器)313的程序来实现各种处理。RAM313还用于适当地存储各种信息，例如执行处理所需的数据。
CPU311，ROM312和RAM313利用总线314相互连接，该总线还连至输入/输出接口315。
输入/输出接口315连至输入部分316，输出部分317，上面提到的记录部分318以及通信部分319。输入部分316包括键盘和鼠标，而输出部分317包括显示单元和扬声器。所述显示单元可以是CRT(阴极射线管)显示单元或LCD(液晶显示)单元。记录部分318包括硬盘。通信部分319具有调制解调器或终端适配器。通信部分319是用于与其他装置经由未在图中示出的网络进行通信的单元。
输入/输出接口315还连至安置在记录介质上的驱动器320。记录介质可以是磁盘321，光盘322，磁光盘323或半导体存储器324。必要时，把从记录介质读取的计算机程序安装到记录部分318内。
如先前所解释的，之前所描述的系列处理可以通过硬件和/或软件执行来实现。如果上面所描述的系列处理通过软件执行来实现，则构成软件的程序可以由典型的网络或记录介质安装到嵌入专用硬件的计算机内、通用个人计算机内等。通过把各种程序安装到通用个人计算机中，该个人计算机能够实现各种功能。
上述记录介质是单独地从图23所示的记录/再现装置的主部件提供给用户的可移动的记录介质，并用于记录安装到计算机或通用个人计算机内的作为由计算机或通用个人计算机分别执行的程序的程序。每个也被称为封装介质的可移动记录介质的实例包括例如软盘这样的磁盘321，例如CD-ROM(只读光盘)或DVD(数字多用盘)这样的光盘322，例如MD(Mini Disk(商标))这样的磁光盘323和半导体存储器324。代替从可移动记录介质安装程序，程序还可以事先存储于包含在记录/再现装置主部件内的嵌入式记录介质内。嵌入式记录介质的实例是包含在存储部分318和ROM312中的硬盘。
在本说明书中，上面所描述的流程图的步骤不仅可以按预先规定的顺序沿着时间轴执行，还可以同时或单独执行。
此外，本领域的普通技术人员应该明白，在所附权利要求及其等价物的范围内，可以根据设计需要和其他因素进行各种修改、合并、再组合和替换。

Claims (8)

1.一种解码设备，用于根据具有互不相同的状态数的多个状态转换格状结构解码编码的信号，其包括：
解码装置，用于根据第一状态转换格状结构解码所述编码的信号；以及
模式选择装置，用于选择基于所述第一状态转换格状结构的第一操作模式或者基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
其中，如果所述模式选择装置选择所述第二操作模式，所述解码装置通过执行下述状态转换的切换来解码所述编码的信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
2.根据权利要求1所述的解码设备，其中所述解码装置包括：
分支度量计算装置，用于计算分支度量数据；
路径度量选择装置，用于根据由所述分支度量计算装置算出的分支度量数据选择最可能路径度量数据；以及
路径存储器，用于根据由所述路径度量选择装置产生的选择结果，通过移位存储于所述路径存储器中所用的存储器中的信息来获得解码信号。
3.一种解码方法，用于根据具有互不相同的状态数的多个状态转换格状结构解码编码的信号，其包括步骤：
根据第一状态转换格状结构解码所述编码的信号；和
模式选择，选择基于所述第一状态转换格状结构的第一操作模式或者基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
由此，如果在所述模式选择步骤选择了所述第二操作模式，则在所述解码步骤，通过执行下述状态转换的切换来解码所述编码的信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
4.一种程序记录介质，用于记录实现下述处理的由计算机执行的程序，即根据具有互不相同的状态数的多个状态转换格状结构解码编码的信号，其中：
所述程序包括步骤：
根据第一状态转换格状结构解码所述编码的信号；和
模式选择，选择基于所述第一状态转换格状结构的第一操作模式或基于具有的状态数小于所述第一状态转换格状结构的第二状态转换格状结构的第二操作模式，以及
如果在所述模式选择步骤选择了所述第二操作模式，则在所述解码步骤，通过执行下述状态转换的切换来解码所述编码信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
5.一种由计算机执行的程序，用于实现下述处理，即根据具有互不相同的状态数的多个状态转换格状结构解码编码的信号，包括步骤：
根据第一状态转换格状结构解码所述编码的信号；和
模式选择，选择基于所述第一状态转换格状结构的第一操作模式或基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
由此，如果在所述模式选择步骤选择了所述第二操作模式，则在所述解码步骤，通过执行下述状态转换的切换来解码所述编码的信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
6.一种记录/再现设备，用于在预定记录介质上记录信号/再现来自预定记录介质的信号，以产生再现信号，并根据具有互不相同的状态数的多个状态转换格状结构来解码所述再现信号，包括：
记录装置，用于在所述预定记录介质上记录信号；
再现装置，用于通过对所述信号执行一个平衡处理以把所述信号转换成具有PR(部分响应)特性的信号来再现已由所述记录装置记录在所述记录介质上的信号，以产生再现信号；
解码装置，用于根据第一状态转换格状结构解码已由所述再现装置再现的所述再现信号；以及
模式选择装置，用于选择基于所述第一状态转换格状结构的第一操作模式或者基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
其中，如果所述模式选择装置选择了所述第二操作模式，则所述解码装置通过执行下述状态转换的切换来解码所述再现信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
7.一种解码设备，用于根据具有互不相同的状态数的多个状态转换格状结构解码编码的信号，所述解码设备包括：
解码单元，用于根据第一状态转换格状结构解码所述编码的信号；以及
模式选择单元，用于选择基于所述第一状态转换格状结构的第一操作模式或者基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
其中，如果所述模式选择单元选择了所述第二操作模式，则所述解码单元通过执行下述状态转换的切换来解码所述编码信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
8.一种记录/再现设备，用于在预定记录介质上记录信号/再现来自预定记录介质的信号，以产生再现信号，并根据具有互不相同的状态数的多个状态转换格状结构来解码所述再现信号，包括：
记录单元，用于在所述预定记录介质上记录信号；
再现单元，用于通过对所述信号执行一个平衡处理以把所述信号转换成具有PR(部分响应)特性的信号来再现已由所述记录单元记录在所述记录介质上的信号，以产生再现信号；
解码单元，用于根据第一状态转换格状结构解码已由所述再现单元再现的所述再现信号；以及
模式选择单元，用于选择基于所述第一状态转换格状结构的第一操作模式或者基于具有的状态数小于所述第一状态转换格状结构的状态数的第二状态转换格状结构的第二操作模式，
其中，如果所述模式选择单元选择了所述第二操作模式，则所述解码单元通过执行下述状态转换的切换来解码所述再现信号，即从所述第一状态转换格状结构的状态转换中所选的作为与所述第二状态转换格状结构不对应的第一状态转换的第一状态转换切换到从所述第二状态转换格状结构的状态转换中所选的作为与所述第一状态转换格状结构不对应的第二状态转换的第二状态转换。
CN200510092289.5A 2004-06-28 2005-06-28 解码设备，解码方法，程序记录介质和记录/再现设备 Pending CN1722619A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP189951/04 2004-06-28
JP2004189951A JP4428156B2 (ja) 2004-06-28 2004-06-28 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置

Publications (1)

Publication Number Publication Date
CN1722619A true CN1722619A (zh) 2006-01-18

Family

ID=35780719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510092289.5A Pending CN1722619A (zh) 2004-06-28 2005-06-28 解码设备，解码方法，程序记录介质和记录/再现设备

Country Status (3)

Country Link
US (1) US7590926B2 (zh)
JP (1) JP4428156B2 (zh)
CN (1) CN1722619A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024483A (zh) * 2009-09-14 2011-04-20 日立乐金资料储存股份有限公司 光盘装置和光盘记录再现方法
CN105991142A (zh) * 2015-02-13 2016-10-05 晨星半导体股份有限公司 卷积编码的解码方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428156B2 (ja) * 2004-06-28 2010-03-10 ソニー株式会社 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置
JP4697096B2 (ja) * 2006-09-01 2011-06-08 ティアック株式会社 光ディスク装置
KR101437517B1 (ko) * 2007-10-23 2014-09-05 삼성전자주식회사 인터리빙 기법을 이용한 메모리 시스템, 및 그 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304631B2 (ja) 1994-09-14 2002-07-22 ソニー株式会社 ビタビ復号方法及びビタビ復号装置
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder
KR100230275B1 (ko) * 1997-02-21 1999-11-15 윤종용 고해상도 텔레비젼 수신기의 tcm 복호기 및 그 복호방법
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
KR100237490B1 (ko) * 1997-11-29 2000-01-15 전주범 트렐리스 코드 데이터의 생존 경로 역추적 장치
KR100248014B1 (ko) * 1997-12-31 2000-03-15 윤종용 Tcm 복호기 및 그 복호방법
US6738949B2 (en) * 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
US6201563B1 (en) * 1998-06-08 2001-03-13 Lsi Logic Corporation Trellis code modulation decoder structure for advanced digital television receiver
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6769091B2 (en) * 2000-10-17 2004-07-27 Motorola, Inc. Encoding method and apparatus using squished trellis codes
JP4428156B2 (ja) * 2004-06-28 2010-03-10 ソニー株式会社 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024483A (zh) * 2009-09-14 2011-04-20 日立乐金资料储存股份有限公司 光盘装置和光盘记录再现方法
CN102024483B (zh) * 2009-09-14 2013-08-28 日立乐金资料储存股份有限公司 光盘装置和光盘记录再现方法
CN105991142A (zh) * 2015-02-13 2016-10-05 晨星半导体股份有限公司 卷积编码的解码方法

Also Published As

Publication number Publication date
US20060277449A1 (en) 2006-12-07
US7590926B2 (en) 2009-09-15
JP4428156B2 (ja) 2010-03-10
JP2006014049A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
CN1917074A (zh) 估算设备、再现设备和估算方法
CN1165906C (zh) 纠错装置
CN101064563A (zh) 通信***、通信方法、移动台和基站
CN1147052C (zh) ***方法与设备和去***方法与设备
CN1543076A (zh) 用于在有连续最小距离长度限制的情况下进行调制/解调的设备与方法
CN1883000A (zh) 再生装置与方法、记录介质与程序
CN1841546A (zh) 最大似然解码装置、信号估计方法和再现装置
CN1286457A (zh) 加密方法,加密装置,解密方法和解密装置
CN1863184A (zh) 信号分解装置和信号分解方法
CN1201494C (zh) 最大后验概率译码方法和装置
CN1960234A (zh) 解交织器及多重载波通信***
CN1722619A (zh) 解码设备，解码方法，程序记录介质和记录/再现设备
CN1226039A (zh) 指数计算装置和解码装置
CN1841548A (zh) 编码器和解码器
CN1383614A (zh) 压缩方法及装置、扩展方法及装置、压缩扩展***、存储媒体、程序
CN1393996A (zh) 数字信号的调制方法、调制装置及记录媒体
CN1302058A (zh) 音程变换装置
CN1426628A (zh) 压缩方法及装置,展开方法及装置压缩展开***,记录媒体
CN1046406A (zh) 数字调制方法
CN1393066A (zh) 无线通信接收装置及接收方法
CN1294703C (zh) 压缩装置及方法、解压缩装置及方法、间拔/内插装置及方法
CN1249983C (zh) 电子水印嵌入设备及其方法
CN1595520A (zh) 适应均衡装置和适应均衡方法
CN1768480A (zh) 编码装置和方法、编码装置和方法、计算机程序以及记录介质
CN1708908A (zh) 数字信号处理方法、处理器、程序及存储了该程序的记录介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20060118

C20 Patent right or utility model deemed to be abandoned or is abandoned