CN1514549A - 迭代解码方法及迭代解码设备 - Google Patents

迭代解码方法及迭代解码设备 Download PDF

Info

Publication number
CN1514549A
CN1514549A CNA200310120580XA CN200310120580A CN1514549A CN 1514549 A CN1514549 A CN 1514549A CN A200310120580X A CNA200310120580X A CN A200310120580XA CN 200310120580 A CN200310120580 A CN 200310120580A CN 1514549 A CN1514549 A CN 1514549A
Authority
CN
China
Prior art keywords
correction processing
code word
error
code
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310120580XA
Other languages
English (en)
Other versions
CN1288851C (zh
Inventor
关克敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1514549A publication Critical patent/CN1514549A/zh
Application granted granted Critical
Publication of CN1288851C publication Critical patent/CN1288851C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

第一级内码解码器针对多个内码字执行第一误差校正处理。第一级外码解码器针对多个外码字执行第二误差校正处理。第二级内码解码器针对第二误差校正处理使其误差数量减少了的一个或多个内码字，执行第三误差校正处理，而针对第二误差校正处理并未使其误差数量减少的一个或多个内码字，跳过第三误差校正处理。

Description

迭代解码方法及迭代解码设备
技术领域
本发明涉及一种针对链接码或乘积码的迭代解码方法及其迭代解码设备。
背景技术
链接码是其中将外码和内码两个不同的码相互链接的代码。已知的是，通过交替和迭代地执行内码解码处理和外码解码处理多次，改进了链接码的误差校正能力。图1是示出了传统迭代解码电路的结构的示例的示意图。
在图1中，第一级内码解码器101对接收到的数据R进行解码。第一级内码解码器101对接收到的数据R的误差进行校正。由第一级解交织器102对所得到的误差校正后的数据DI1进行解交织。第一级外码解码器103对所得到的解交织数据Ddeint1进行解码。第一级外码解码器103对第一级解码器101未校正的误差进行校正。由第一级交织器104对所得到的误差校正后的数据DO1进行交织。第二级内码解码器105对所得到的交织数据Dint1进行解码。第二级内码解码器105对第一级外码解码器103未校正的误差进行校正。由第二级解交织器106对所得到的误差校正后的数据DI2进行解交织。第二级外码解码器107对所得到的解交织数据Ddeint2进行解码。第二级外码解码器107对第二级内码解码器105未校正的误差进行校正。输出所得到的误差校正后的数据DO2。
在迭代解码电路中，内码解码器迭代地执行针对接收到的数据的内码解码处理，而外码解码器迭代地执行针对由内码解码器解码后的数据的外码解码处理。前述解码电路迭代地执行内码解码处理和外码解码处理各两次。解码电路可以重复执行这些处理各三次或更多次。
接下来，描述了作为一类链接码的乘积码。图2是示出了乘积码的示例的示意图。参照图2，将校验符号加入到信息符号中。在图2中，已编码数据由M×N个符号组成(其中，M和N是正整数)。在这M×N个符号中，MO×NO个符号是信息符号。除了信息符号以外的部分由校验符号组成。
乘积码是其中分别沿垂直和水平方向对两种不同代码进行交织的代码。换句话说，乘积码由沿水平和垂直两个不同方向排列的两个误差校正码组成。相反，利用前述链接码，可以使用任何交织方法。
在图2所示的示例中，乘积码由利用其沿垂直方向对信息符号进行编码的外码符号PO1到PONO以及利用其沿水平方向对信息符号进行编码的内码符号PI1到PIM组成。乘积码的一列对应于外码PO的一个码字，而乘积码的一行对应于内码PI的一个码字。
作为误差校正码，使用如Reed-Solomon(RS)码和Bose-Chaudhuri-Hocquenghem(BCH)码等分组码。乘积码解码器通过对沿两个方向按照块进行编码的数据误差进行迭代地校正，来执行解码处理(误差校正处理)。
接下来，将以针对作为一类链接码的乘积码的解码电路为示例，对传统链接码解码方法进行描述。
图3是示出了传统迭代乘积码解码处理的示例的流程图。参照图3，首先，将循环次数(循环计数)复位为零(步骤S101)。之后，连续校正内码PI序列的码字的误差(步骤S102)。然后，连续校正外码PO序列的码字的误差(步骤S103)。然后，将循环计数器递增一(步骤S104)。之后，确定循环计数器的数值是否与预定的循环次数相匹配(步骤S105)。如果循环计数器的数值与预定的循环次数不匹配(确定结果为“否”)，则重复步骤S102到S104。相反，如果循环计数器的数值与预定的循环次数匹配(确定结果为“是”)，则解码处理完成。
以这种方式，对内码PI序列的码字的误差以及外码PO序列的码字的误差迭代地校正多次。这是因为在针对每个码字的误差校正处理中能够校正的误差符号的最大数量是有限的。在不超过可校正符号数量的范围内，对误差符号进行校正。通过针对每个序列迭代地执行误差校正处理，逐渐校正了信息符号的误差符号。已知的是，迭代执行误差校正处理的次数越大，能够校正的误差符号的数量也越大。
在日本专利未审公开公布No.2000-101447中，描述了这种乘积码解码电路的示例(段落[0026]到[0030]，图1)(此后，称为专利文献1)。图4是示出了专利文献1所描述的乘积码解码电路200的结构的示意图。参照图4，乘积码解码电路200包括码输入/输出电路201、线路缓冲器202、误差校正电路203、控制器204和校正状态存储电路205。
此外，误差校正电路203包括校正子计算电路211、误差定位多项式/误差值多项式计算电路212、误差位置检测/校正电路213、误差定位多项式次数/检测误差数比较电路214。在图4中，参考数字300表示作为向和从码输入/输出电路201发送和接收数据的外部单元的缓冲存储器。
乘积码解码电路200对PI序列(内码)和PO序列(外码)中的每一个的每个码字的误差符号进行校正。校正状态存储电路205存储校正的误差符号的结果。控制器204查阅存储在校正状态存储电路205中的校正标记，从而对具有误差符号的码字执行误差校正处理，而对于不具有误差符号的码字以及其误差符号已经被校正了的码字，跳过误差校正处理。结果，减少了进行校正处理的码字数量，而且减少了误差校正处理的计算量。
接下来，假设乘积码解码电路200的误差校正处理的迭代次数是两次，参照图5和图6，简要地对电路的操作进行描述。图5是示出了乘积码解码电路200的结构的示意图。图6是示出了乘积码电路200的操作的流程图。参照图5，乘积码解码电路200包括第一级内码解码器221、第一级外码解码器222、第二级内码解码器223和第二级外码解码器224。
图5所示的第一级内码解码器221、第一外码解码器222、第二级内码解码器223和第二级外码解码器224设置于图4所示的误差校正电路203中。由图4所示的控制器204对这些单元进行控制。将随后将进行描述的残余误差标记存储在图4所示的校正状态存储电路205中。
第一级内码解码器221将接收到的数据R分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级内码解码器221执行针对误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DI1。此外，第一级内码解码器221确定是否因为误差符号数量超过误差可校正范围，而使得针对内码字PI1到PIM中的每一个的误差符号的误差校正处理失败，并向第二级内码解码器223输出表示误差校正处理是否失败的残余误差标记REFI(步骤S111)。
第一级外码解码器222将误差校正后的数据DI1分成外码字PO1到PONO。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级外码解码器222执行针对每个内码字的误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DO1。此外，第一级外码解码器222确定是否因为误差符号数量超过误差可校正范围，而使得针对外码字PO1到PONO中的每一个的误差符号的误差校正处理失败，并向第二级外码解码器224输出表示误差校正处理是否失败的残余误差标记REFO(步骤S112)。
第二级内码解码器223将误差校正后的数据DO1分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第二级内码解码器223执行针对每个内码字PI1到PIM的误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DI2。但是，第二级内码解码器223根据残余误差标记REFI，跳过针对不具有误差符号的每个内码字的误差校正处理(步骤S113)。换句话说，第二级内码解码器223对于复位了残余误差标记REFI的所有内码字均不执行误差校正处理。因此，第二内码解码器223根据是否置位了残余误差标记REFI来确定是否对每个码字执行误差校正处理。
第二级外码解码器224将误差校正后的数据DI2分成外码字PO1到PONO。当每个码字的误差符号的数量未超过误差可校正范围时，第二级外码解码器224执行针对每个码字的误差符号的误差校正处理，并输出所得到的误差校正后的数据DO2。但是，第二级外码解码器224根据残余误差标记REFO，跳过针对不具有误差符号的每个外码字的误差校正处理(步骤S114)。换句话说，第二级外码解码器224对于置位了残余误差标记REFO的所有外码字执行误差校正处理。相反，第二级外码解码器224对于复位了残余误差标记REFO的所有外码字均不执行误差校正处理。因此，第二外码解码器224根据是否置位了残余误差标记REFO来确定是否对每个外码执行误差校正处理。
根据相关领域的参考文献，通过查阅残余误差标记REFI和REFO，只针对具有误差符号的码字执行误差校正处理。而对于不具有误差符号的码字以及已经执行了误差修正处理的码字，则跳过误差校正处理。因此，减少了对其执行误差校正处理的码字的数量，并减少了误差校正处理的计算量。
考虑到内码字，对于以下两种类型，可以跳过误差校正处理。
(1)在紧接的前级内码解码处理或者先前解码处理对其误差符号已经进行了修正的内码字，以及一开始就不具有误差符号的内码字。
(2)对于具有超过紧接的前级内码解码处理的误差可校正范围的误差符号，而且通过紧接的前级内码解码处理，其误差数量并未减少的内码字。由于此内码字具有超过了误差可校正范围的误差符号，对此内码字执行解码处理是毫无意义的。
与此类似，考虑到外码字，对于以下两种类型，可以跳过误差校正处理。
(3)在紧接的前级外码解码处理或者先前解码处理对其误差符号已经进行了修正的外码字，以及一开始就不具有误差符号的外码字。
(4)对于具有超过紧接的前级外码解码处理的误差可校正范围的误差符号，而且通过紧接的前级外码解码处理，其误差数量并未减少的外码字。由于此外码字具有超过了误差可校正范围的误差符号，对此外码字执行解码处理是毫无意义的。
但是，按照相关领域的参考文献，由于只针对前述情况(1)和(3)跳过误差校正处理，因此减少计算量的效果较差。
发明内容
因此，本发明的目的是提供一种迭代解码方法，允许针对所有的情况(1)、(2)、(3)和(4)，跳过误差校正处理，而且于相关领域的参考文献相比，极大地减少了计算量，以及提出了一种迭代解码设备。
按照本发明，提供了一种迭代解码方法，包括以下步骤：针对多个第一码字，执行第一误差校正处理；针对多个第二码字，执行第二误差校正处理；以及针对所述第二误差校正处理使其误差数量减少了的一个或多个第一码字，执行第三误差校正处理，而针对所述第二误差校正处理并未使其误差数量减少的一个或多个第一码字，跳过所述第三误差校正处理。
所述迭代解码方法，还可以包括：针对所述第三误差校正处理使其误差数量减少了的一个或多个第二码字，执行第四误差校正处理，而针对所述第三误差校正处理并未使其误差数量减少的一个或多个第二码字，跳过所述第四误差校正处理。
在所述迭代解码方法中，所述第一码字可以是内码字，而所述第二码字可以是外码字。
在所述迭代解码方法中，所述第一码字可以是外码字，而所述第二码字可以是内码字。
在按照本发明的迭代解码方法中，与相关领域参考文献相比，能够显著地减少计算量。在接收到的数据的误码率变高时，减少计算量的效果也会较好。
考虑对于数据重复执行解码处理N次的情况。在数据上加上超过了所有内码和所有外码的误差校正范围的误差。在这种情况下，只要其具有误差符号，按照相关领域参考文献的解码电路就要试图执行针对每个码字的误差校正处理。这样，解码电路执行误差校正处理N次。解码电路并未跳过误差校正处理。相反，在第一级上，按照本发明的解码电路试图执行针对内码字和外码字的误差校正处理。但是，在第二级和后面的级上，并不存在在紧接的前级上更新过的码字。因此，按照本发明，解码电路跳过误差校正处理。这样，按照本发明的解码电路的计算量变为按照相关领域参考文献的解码电路的计算量的1/N。
通过以下参照附图，对本发明优选实施例的详细描述，本发明的这些和其他目的、特征和优点将变得更加清楚。
附图说明
图1是示出了按照相关领域参考文献的迭代解码电路的示例的结构的示意图；
图2是示出了乘积码的示例的结构的示意图；
图3是示出了按照相关领域参考文献的乘积码解码处理的示例的流程图；
图4是示出了专利文献1所述乘积码解码电路(200)的结构的示意图；
图5是示出了乘积码解码电路(200)的结构的示意图；
图6是示出了乘积码解码电路(200)的操作的流程图；
图7是示出了按照本发明的乘积码解码电路的示例的整体结构的示意图；
图8是示出了按照本发明的乘积码解码电路的一部分的结构的示意图；
图9是示出了按照本发明的乘积码解码电路(1)的操作的流程图；以及
图10A到图10E是示出了误差校正处理的具体示例的示意图。
具体实施方式
接下来，将参照附图，对本发明的实施例进行描述。
(第一实施例)
首先，将对本发明的第一实施例进行描述。第一实施例涉及一种乘积码解码电路。图7是示出了按照本发明的乘积码解码电路的示例的整体结构的示意图。为了防止冗余，在图7中，与相关领域参考文献的结构中(参见图4)相似的部分均以相似的参考数字表示，并将省略对其的描述。
参照图7，参考数字1表示乘积码解码电路。乘积码解码电路1包括码输入/输出电路201、线路缓冲器202、误差校正电路10、控制器20、校正状态存储电路30、记录介质40和存储电路50。参考数字300表示作为外部单元的缓冲存储器。缓冲存储器300向和从码输入/输出电路201发送和接收数据。
控制器20对误差校正电路10进行控制。校正状态存储电路30存储后面将进行描述的更新标记。记录介质40存储将在后面进行描述的程序。存储电路50存储从记录介质40读取的程序。
误差校正电路10对通过缓冲存储器300、码输入/输出电路201和线路缓冲器202输入的输入数据的误差进行校正，并通过线路缓冲器202、码输入/输出电路201和缓冲存储器300输出校正后的数据。控制器20查阅存储在校正状态存储电路30中的更新标记，并确定使误差校正电路10执行误差校正处理，还是跳过该处理。控制器20根据存储在记录介质40中的程序进行确定。
接下来，将对乘积码解码电路1的操作进行描述。例如，乘积码解码电路1迭代地执行内码解码处理和外码解码处理各两次。图8是示出了按照本发明的乘积码解码电路的一部分的结构的示意图。参照图8，乘积码解码电路1包括第一级内码解码器11、第一级外码解码器12、第二级内码解码器13和第二级外码解码器14。这些解码器11到14均位于图7所示的误差校正电路10中。
图9是示出了按照本发明的乘积码解码电路1的操作的流程图。在此示例中，假设乘积码解码电路1的迭代次数是两次。可选择的是，本发明可以应用于乘积码解码电路1的迭代次数是三次或更多次的情况。
第一级内码解码器11将接收到的数据R分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级内码解码器11针对内码字PI1到PIM执行误差校正处理，并向位于其下一级的第一级外码解码器12输出所得到的误差校正后的数据DI1(步骤S1)。
第一级外码解码器12将从第一级内码解码器11接收到的误差校正后的数据DI1分成外码字PO1到PONO。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级外码解码器12针对每个外码字PO1到PONO执行误差校正处理，并向位于其下一级的第二级内码解码器13输出所得到的误差校正后的数据DO1。此外，第一级外码解码器12确定外码解码处理是否减少了内码字PI1到PIM中的每一个的误差符号的数量，并向位于其下一级的第二级内码解码器13输出所得到的更新标记UDI(步骤S2)。更新标记UDI由表示外码解码处理是否减少了每个码字的误差符号的数量的M位组成。第一级外码解码器12向位于其下一级的第二级内码解码器13输出更新标记UDI。
第二级内码解码器13将误差校正后的数据DO1分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第二级内码解码器13针对每个内码字执行误差校正处理，并向下一级输出所得到的误差校正后的数据DI2。但是，第二级内码解码器13根据更新标记UDI，跳过针对第一级外码解码器12未减少其误差符号数量的每个内码字的误差校正处理。第一级外码解码器12未减少其误差符号数量的内码字包括：在从第一级内码解码器11输出内码字时不具有误差符号的内码字，以及不具有第一级外码解码器12校正过的误差符号的内码字。另一方面，第一级外码解码器12减少了其误差符号数量的内码字是具有第一级外码解码器12校正过的误差符号的内码字。
第二级内码解码器13确定内码解码处理是否减少了外码字PO1到PONO中的每一个的误差符号的数量，并向第二级外码解码器14输出更新标记UDO(步骤S3)。更新标记UDO由表示内码解码处理是否减少了外码字的误差符号的数量的NO位组成。第二级内码解码器13向位于其下一级的第二级外码解码器14输出更新标记UDO。
第二级外码解码器14将误差校正后的数据DI2分成外码字PO1到PONO。当每个码字的误差符号的数量未超过误差可校正范围时，第二级外码解码器14针对外码字PO1到PONO执行误差校正处理，并输出所得到的误差校正后的数据DO2。但是，第二级外码解码器14跳过针对第二级内码解码器13未减少其误差符号数量的每个外码字的误差校正处理(步骤S4)。第二级内码解码器13未减少其误差符号数量的外码字包括；在从第一级外码解码器12输出外码字时不具有误差符号的外码字，以及不具有第二级内码解码器13校正过的误差符号的外码字。另一方面，第二级内码解码器12减少了其误差符号数量的外码字是具有第二级内码解码器13校正过的误差符号的外码字。
接下来，将对前述误差校正处理的具体示例进行描述。图10A到图10E是示出了误差校正处理的具体示例的示意图。假设有五行内码字PI1到PI5和三列外码字PO1到PO3。在其中，3×3个符号是信息符号。除信息符号以外的部分由校验符号组成。
假设最多一个符号是误差可校正代码，将对(5行×5列)乘积码中出现误差符号的情况进行描述。现在，以(行，列)来表示符号的位置。如图10A所示，假设误差符号出现在(1，2)、(2，1)、(2，5)、(3，1)、(3，3)、(4，2)、(4，3)、(5，1)和(5，5)中。如图10A所示，这些误差符号以A到I来表示。
步骤S1：如图10B所示，第一级内码解码器11对行PI1上的误差符号进行校正(从而，校正了图10A所示的误差符号A)。但是，在行PI2到PI5中的每一个上，由于误差符号的数量超过了误差可校正范围，第一级内码解码器11并未对这些误差符号进行校正。换句话说，因为在行PI2上有两个误差符号B和C、在行PI3上有两个误差符号D和E、在行PI4上有两个误差符号F和G、以及在行PI5上有两个误差符号H和I。
步骤S2：由于在步骤S 1校正了误差符号A，在列PO2上只有一个误差符号F。这样，第一级外码解码器12对列PO2上的误差符号F进行校正。另一方面，由于在列PO1和PO3上存在超出误差可校正范围的误差符号，第一级外码解码器12并未对这些误差符号进行校正。换句话说，因为在列PO1上有三个误差符号B、D和H，以及在列PO3上有两个误差符号E和G。
这样，从第一级外码解码器12向第二级内码解码器13传送的更新标记UDI表示行PI1、PI2、PI3、PI4和PI5分别为“未更新”、“未更新”、“未更新”、“已更新”和“未更新”，因为在步骤S1，对行PI1上的误差符号进行了更新，行PI2、PI3和PI5中的每一个上的误差符号的数量并未减少，而行PI4上误差符号的数量减少了。
步骤S3：第二级内码解码器13查阅从第一级外码解码器12接收到的更新标记UDI。由于更新标记UDI表示行PI1、PI2、PI3和PI5“未更新”，第二级内码解码器13跳过针对这些行上的误差符号的误差校正处理。相反，按照相关技术参考文献的第二级内码解码器只跳过针对行PI1上的误差符号的误差校正处理。换句话说，按照相关领域参考文献所跳过的误差符号的数量是一个，而按照本发明所跳过的误差符号的数量是四个。第二级内码解码器13试图对更新标记UDI中为“更新”的行PI4上的误差符号进行校正。由于在行PI4上只有一个误差符号G，第二级内码解码器13校正了误差符号G。
这样，从第二级内码解码器13向第二级外码解码器14传送的更新标记UDO表示行PO1、PO2和PO3分别为“未更新”、“未更新”和“已更新”，因为列PO1上的误差符号的数量并未减少，在步骤1和步骤2，分别校正了列PO2上的误差符号A和F，而列PO3上误差符号的数量减少了。
步骤S4：第二级外码解码器14查阅从第二级内码解码器13接收到的更新标记UDO。由于更新标记UDO表示列PO1和PO2“未更新”，第二级外码解码器14跳过针对这些行上的误差符号的误差校正处理。相反，按照相关技术参考文献的第二级外码解码器只跳过针对列PO2上的误差符号的误差校正处理。换句话说，按照本发明的外码解码器所跳过的列的数量是两个，而按照相关领域参考文献的外码解码器所跳过的列的数量是一个。将误差校正处理的结果输出，作为误差校正后的数据DO2。
换句话说，在按照相关领域参考文献的误差校正处理中所跳过的行和列的数量是两个，而在按照本发明的误差校正处理中所跳过的行和列的数量是六个。因此，按照本发明，显著地减少了计算量。按照本实施例，描述了迭代次数是两次的情况。但是，类似地，本发明也可以应用于迭代次数是三次或更多次的情况。
(第二实施例)
接下来，将对本发明的第二实施例进行描述。第一实施例涉及一种乘积码解码电路。但是，显而易见的是，本发明可以应用于作为乘积码的上位概念的链接码。换句话说，由于链接码具有与乘积码一样针对其交替和迭代地执行两种不同代码的解码处理的结构，因此，图7和图8所示的乘积码解码电路可以直接应用于链接码。
(第三实施例)
接下来，将对本发明的第三实施例进行描述。本发明可以应用于由链接码或乘积码组成的数字数据的解码电路。例如，本发明可以应用于与其中以铜线或光纤线路连接终端的有线通信***一起使用的接收数据的解码电路。此外，本发明可以应用于与其中以无线方式连接便携式终端的无线通信***中使用的接收数据的解码电路。此外，本发明可以应用于记录在如紧致光盘(CD)、数字通用盘(DVD)等记录介质上记录的数据的解码电路。
(第四实施例)
接下来，将对本发明的第四实施例进行描述。第四实施例涉及一种使计算机执行本发明的解码方法的程序。图7所示的记录介质40存储使计算机至少执行解码方法(误差校正处理)即图9所示的步骤S1到S4的程序。参照图7，控制器20从记录介质40读取程序，并将该程序存储到存储电路50。控制器20依照存储在存储电路50中的程序，对校正电路10和校正状态存储电路30进行控制。由于已经对控制的细节进行了描述，将省略对其的描述。
在前述第一到第四实施例中，在对内码进行校正之后，对外码进行校正。但是，应当注意的是，本发明并不局限于此。按照本发明，也可以在对外码进行校正之后，对内码进行校正。
尽管已经参照本发明的优选实施例描述和示出了本发明，本领域的技术人员应当理解的是，在不偏离本发明的精神和范围的前提下，可以在其中以细节的形式进行前述和其他多种改变、省略和添加。

Claims (12)

1、一种迭代解码方法，包括以下步骤：
针对多个第一码字，执行第一误差校正处理；
针对多个第二码字，执行第二误差校正处理；以及
针对所述第二误差校正处理使其误差数量减少了的一个或多个第一码字，执行第三误差校正处理，而针对所述第二误差校正处理并未使其误差数量减少的一个或多个第一码字，跳过所述第三误差校正处理。
2、按照权利要求1所述的迭代解码方法，其特征在于还包括：
针对所述第三误差校正处理使其误差数量减少了的一个或多个第二码字，执行第四误差校正处理，而针对所述第三误差校正处理并未使其误差数量减少的一个或多个第二码字，跳过所述第四误差校正处理。
3、按照权利要求1所述的迭代解码方法，
其特征在于所述第一码字是内码字，而
所述第二码字是外码字。
4、按照权利要求1所述的迭代解码方法，
其特征在于所述第一码字可以是外码字，而
所述第二码字可以是内码字。
5、一种迭代解码设备，包括：
针对多个第一码字，执行第一误差校正处理的装置；
针对多个第二码字，执行第二误差校正处理的装置；以及
针对所述第二误差校正处理使其误差数量减少了的一个或多个第一码字，执行第三误差校正处理，而针对所述第二误差校正处理并未使其误差数量减少的一个或多个第一码字，跳过所述第三误差校正处理的装置。
6、按照权利要求5所述的迭代解码设备，其特征在于还包括：
针对所述第三误差校正处理使其误差数量减少了的一个或多个第二码字，执行第四误差校正处理，而针对所述第三误差校正处理并未使其误差数量减少的一个或多个第二码字，跳过所述第四误差校正处理的装置。
7、按照权利要求5所述的迭代解码设备，
其特征在于所述第一码字是内码字，而
所述第二码字是外码字。
8、按照权利要求5所述的迭代解码设备，
其特征在于所述第一码字是外码字，而
所述第二码字是内码字。
9、一种包含在计算机可读介质上的计算机程序产品，所述计算机产品包括在执行时使计算机执行迭代解码方法的代码，所述迭代解码方法包括以下步骤：
针对多个第一码字，执行第一误差校正处理；
针对多个第二码字，执行第二误差校正处理；以及
针对所述第二误差校正处理使其误差数量减少了的一个或多个第一码字，执行第三误差校正处理，而针对所述第二误差校正处理并未使其误差数量减少的一个或多个第一码字，跳过所述第三误差校正处理。
10、按照权利要求9所述的计算机程序产品，
其特征在于，所述方法还包括：
针对所述第三误差校正处理使其误差数量减少了的一个或多个第二码字，执行第四误差校正处理，而针对所述第三误差校正处理并未使其误差数量减少的一个或多个第二码字，跳过所述第四误差校正处理。
11、按照权利要求9所述的计算机程序产品，
其特征在于所述第一码字是内码字，而
所述第二码字是外码字。
12、按照权利要求9所述的计算机程序产品，
其特征在于所述第一码字可以是外码字，而
所述第二码字可以是内码字。
CN200310120580.XA 2002-12-13 2003-12-15 迭代解码方法及迭代解码设备 Expired - Fee Related CN1288851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002361586 2002-12-13
JP2002361586A JP4039227B2 (ja) 2002-12-13 2002-12-13 復号方法及びプログラム並びにこれを用いた復号回路

Publications (2)

Publication Number Publication Date
CN1514549A true CN1514549A (zh) 2004-07-21
CN1288851C CN1288851C (zh) 2006-12-06

Family

ID=32588133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310120580.XA Expired - Fee Related CN1288851C (zh) 2002-12-13 2003-12-15 迭代解码方法及迭代解码设备

Country Status (7)

Country Link
US (1) US6924754B2 (zh)
EP (1) EP1439639B1 (zh)
JP (1) JP4039227B2 (zh)
CN (1) CN1288851C (zh)
AU (1) AU2003268821B2 (zh)
DE (1) DE60323201D1 (zh)
HK (1) HK1066646A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060168499A1 (en) * 2005-01-27 2006-07-27 Edwards Jathan D Data archive verify software
US8209582B1 (en) * 2006-11-07 2012-06-26 Marvell International Ltd. Systems and methods for optimizing a product code structure
US8255763B1 (en) 2006-11-08 2012-08-28 Marvell International Ltd. Error correction system using an iterative product code
US8739009B1 (en) 2007-12-27 2014-05-27 Marvell International Ltd. Methods and apparatus for defect detection and correction via iterative decoding algorithms
JP5502363B2 (ja) * 2009-04-28 2014-05-28 三菱電機株式会社 光伝送装置および光伝送方法
KR101201582B1 (ko) * 2010-09-06 2012-11-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9619229B2 (en) * 2012-12-27 2017-04-11 Intel Corporation Collapsing of multiple nested loops, methods and instructions
US10177791B1 (en) * 2016-11-08 2019-01-08 Seagate Technology Llc Syndrome update and maintenance
EP3691131A4 (en) * 2017-09-27 2020-10-07 Mitsubishi Electric Corporation ENCODER, TRANSMITTER, DECODER AND RECEIVER DEVICE

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116230A (ja) 1983-11-28 1985-06-22 Matsushita Electric Ind Co Ltd 積符号の復号方法
JP2606647B2 (ja) 1993-02-18 1997-05-07 日本電気株式会社 誤り訂正方法
WO1995016990A1 (fr) * 1993-12-18 1995-06-22 Sony Corporation Dispositif de reproduction de donnees et support d'enregistrement de donnees
JP2815343B2 (ja) 1996-10-01 1998-10-27 株式会社次世代デジタルテレビジョン放送システム研究所 符号化伝送方式とその送受信装置
JP3312363B2 (ja) 1996-12-27 2002-08-05 株式会社エヌ・ティ・ティ・ドコモ 符号化装置および復号化装置および符号化復号化システム並びに方法
US6332206B1 (en) * 1998-02-25 2001-12-18 Matsushita Electrical Industrial Co., Ltd. High-speed error correcting apparatus with efficient data transfer
US6272659B1 (en) * 1998-05-18 2001-08-07 Cirrus Logic, Inc. Error correction code processor employing adjustable correction power for miscorrection minimization
JP2000101447A (ja) * 1998-09-24 2000-04-07 Sanyo Electric Co Ltd 誤り訂正装置および誤り訂正方法
US6751771B2 (en) * 2000-02-11 2004-06-15 Mediatek, Inc. Method and apparatus for error processing in optical disk memories
JP2002009634A (ja) 2000-06-23 2002-01-11 Ricoh Co Ltd 誤り訂正装置および誤り訂正方法

Also Published As

Publication number Publication date
AU2003268821A1 (en) 2004-07-01
DE60323201D1 (de) 2008-10-09
EP1439639A1 (en) 2004-07-21
US20040123214A1 (en) 2004-06-24
HK1066646A1 (en) 2005-03-24
JP2004194128A (ja) 2004-07-08
CN1288851C (zh) 2006-12-06
EP1439639B1 (en) 2008-08-27
US6924754B2 (en) 2005-08-02
JP4039227B2 (ja) 2008-01-30
AU2003268821B2 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
CN1202625C (zh) 利用线性同余序列的turbo码交织器
US8468432B2 (en) Coder-decoder and method for encoding and decoding an error correction code
CN1012400B (zh) 错误校正电路
CN1288851C (zh) 迭代解码方法及迭代解码设备
KR101570472B1 (ko) 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
JP2005522137A5 (zh)
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
US20200293400A1 (en) Error correction code structure
US8341509B2 (en) Forward error correction (FEC) scheme for communications
CN111696615A (zh) 存储器***和操作存储器***的方法
US7340663B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
CN100350751C (zh) Turbo解码装置
US20090193312A1 (en) Fixed-spacing parity insertion for fec (forward error correction) codewords
CN1369984A (zh) 处理(m)或(2m)比特数据的里德－索罗门解码器及其解码方法
KR101355988B1 (ko) 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
CN1311640C (zh) 在解码交错rs码过程中使用的纠错方法与纠错装置
CN100342345C (zh) 用于编码数据的电路和方法以及数据记录器
CN1182657C (zh) 用于降低乘积码译码所需存储量和复杂度的方法
CN1293562C (zh) 数据读取装置与方法
CN1300391A (zh) 运算处理装置
CN1331470A (zh) 光盘驱动装置的编码/解码***
CN1655462A (zh) 改进的迭代n维解码
CN1655461A (zh) 消除fec解码器和方法
US20230336190A1 (en) Method and system for error correction in memory devices using irregular error correction code components
WO2009069087A1 (en) Apparatus and method for decoding concatenated error correction codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1066646

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061206

Termination date: 20141215

EXPY Termination of patent right or utility model