CN1196385C - 印刷线路板 - Google Patents
印刷线路板 Download PDFInfo
- Publication number
- CN1196385C CN1196385C CNB001337300A CN00133730A CN1196385C CN 1196385 C CN1196385 C CN 1196385C CN B001337300 A CNB001337300 A CN B001337300A CN 00133730 A CN00133730 A CN 00133730A CN 1196385 C CN1196385 C CN 1196385C
- Authority
- CN
- China
- Prior art keywords
- pad
- printed substrate
- pattern
- many
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种印刷线路板,含有栅阵列型封装件,排成矩阵的许多端子的多端子器件安装于其上,通过第一信号连接孔、信号线、以及第二连接孔,通过将许多焊盘划分成许多区块,在第一层上布置成矩阵以相应地连接多端子器件的每一端子,信号线图案连接于许多焊盘,并在每一区块沿同一方向画出,将第一信号图案自许多焊盘中位于最里行的焊盘画出。则信号线的布线图案从排成矩阵的许多焊盘中整齐地画出,使得布线连接不会复杂或增加印刷线路板的层数。
Description
技术领域
本发明涉及印刷线路板。更具体地说,本发明涉及一种印刷线路板,至少配备有一个第一层与一个第二层,具有诸如栅阵列封装IC的多端子器件安装于其上,许多端子布置成平面布局。
背景技术
通常,随着电子设备功能增加得越高半导体器件的集成度增加得就更高,LSI封装件的外端子数目相应地增加。在实用上,尤其是,球栅阵列封装(BGA)形成具有500或更多的连接端,而且一个芯片规模封装(CSP)让连接端排布成更窄间距的矩阵形式。对这样的栅阵列型封装,焊接凸块或一些其他端子通常形成在封装基板的底面上。于是,通过组装并将这些端子连接于印刷线路板的焊盘上实现电连接。
然而现在,很难在印刷线路板上很多数目的焊盘当中从里面的焊盘画出布线图案,里面的焊盘连接于布置在栅阵列型封装件上的许多数目的端子。为消除这种困难,已经实行提供给多层结构印刷线路板许多信号层或者在电源层和接地层中实行信号层的中断。
换句话说,如果一个封装件是四方扁平封装(QFP)或载带封装(TPC),只有一条端子线布于封装件的外边从而信号线可以容易地从印刷线路板的端子画出而不需特别的安排。因此,印刷线路板只使用一层作为信号层就足够好。于是,其他层可用于电源图案、接地图案等。然而,对于其上安装栅阵列型封装件的印刷线路板,需要许多信号层以便从里面的焊盘画出信号线。使用的印刷线路板最终的层数变得很多或者在电源层和接地层中信号线被断续以便压缩印刷线路板的层数。
在此,另一方面,不断要求将电子设备的数字电路时钟频率做得更高。
现在描述存在的问题,首先,涉及组装在印刷线路板上的栅阵列型封装件。
图15是通常使用的在其上组装了球栅阵列封装件的常规双层印刷线路板,显示它的第一层,即表面层的平面视图。图16是显示图15表示的印刷线路板的第二层,即背面的平面视图,安排成透视图以便它们之间的位置关系清楚。于是,为辨别图15中焊盘的位置关系,焊盘位置在图16中示以点线。
图15中,信号线52及62,以及电源图案54及接地图案56均通过焊盘51进行连接。在这许多焊盘中,不容易从里面的焊盘画出图案来。于是,里面的焊盘借助通孔53、55及57与图16所示第二层上的信号图案相连接。
图16中,图15所示的部分信号图案借助通孔而与第二层上的信号图案相连接。例如,信号线62借助通孔53而与第二层上信号线58相连。同样,电源图案54借助通孔55而与第二层上电源图案59相连。接地图案56借助通孔57而与第二层上接地图案60相连。此处,标号61指示组装于电源图案63与接地图案64之间的旁路电容焊盘。
从图16清楚看出,安装于双层印刷线路板上的栅阵列封装件使得不可能自由布置接地图案,因为存在信号线和其他东西。接地图案离理想的平面布局相差甚远。接地图案的结构倾向于变成可能呈现许多碎片的部分。
为避免这种状态,使用多层印刷线路板,其中增加了信号层从而有一层专门用于电源,另一层专门用于接地。然而,在此情况下,成本变得相当高,而且,遇到一个问题就是印刷线路板变得更重。
现在,描述使用高速时钟控制频率的数字电路安装于其上的印刷线路板存在的问题。
通常,当考虑异态辐射时,最大辐射方向的场强可按下述公式表述(“A Practical Technique for Gradually Decreasing Noise”P.324,Jatech Shuppan出版):
E=263×10-16(f2·A·I)(1/r)
其中E为场强(V/m);f为频率(Hz);A为环路面积(m2);I为电流(A);r为至接收天线的距离(m)。
从以上公式看出,由于存在可能产生辐射噪声的高频电流I,希望使环路面积A尽量小。换句话说,为防止噪声辐射出去,数字信号线应做得尽量短,另外,流有回流电流的接地图案或电源图案应布置在尽量接近信号线。同时,数字电路中应特别关注有高频信号流过的时钟信号线。同样,由于电源与地线之间存在高频电流,希望使环路面积A尽量小。
此外,具有许多碎片部分的接地图案可能导致增加反射从而趋向于招引信号波形干扰或可能招引地线抖跳。从而设备容易变得功能异常。
现在参阅图17,此种状态将予详细描述。
图17为印刷线路板的截面视图,示意了印刷线路板上的信号线、电源线、地线及其他线的图案布置与环路区域的关系。
图17中,标号101标示一个IC输出缓冲器;102为接收信号的IC;103为信号线;105为电源线;106为地线;以及104为旁路电容。
上述公式中表达的环路面积A对应图17中由信号线103与地线106包围的环路A,由电源线105与地线106向上至旁路电容104组装的位置所包围的环路B与C,以及当旁路电容不能有效工作时产生的环路D与E。
图18为对应图17的印刷线路板的截面视图,显示由于接地图案的破碎环路面积的变化。
图16中,在封装件组装焊盘附近有接地图案60与64的破碎部分。当把信号输出引脚看作参考点时,例如,这是任一块接地图案布置在接近信号线的情形。则如图18所示的环路G,招引了环路面积的增加,于是增加了多余的辐射噪声。在此,图16中的粗线或者指示印刷线路板上的粗形图案,或者指示由于较小的碎片部分而导致的较小的电感。
另外,如果接地图案离开信号线,特性阻抗会变得更大,且趋向于造成与接地图案构成得更接近的部分的不一致,由此造成更大的反射。
此外,如果接地图案的破碎部分在IC附近较大的话,电感将变得较大从而产生较大的地线抖跳。
发明内容
本发明考虑上述讨论的问题而设计。本发明的一个目的为提供一个将栅阵列型封装件组装其上,具有较小量不必要辐射噪声的价廉而轻型的印刷线路板,它能抑制可能由反射或地线抖跳引起的电子设备功能异常。
本发明的另一个目的为提供一种印刷线路板,能使连接变得更容易,其信号线的布线图案能够从在栅阵列型封装件的组装表面形成矩阵的许多焊盘整齐地画出,从而布线不复杂,不必增加印刷线路板的层数。
本发明提供一种印刷线路板,至少具有第一层与第二层,带有排成矩阵的许多端子的多端子器件组装于其上,包括:划分成许多区块的许多焊盘,在所述第一层上排成矩阵,以相应连接所述多端子器件的每一端子;第一信号连接孔,连接在所述许多焊盘中位于最外行里边的焊盘上,以电连接所述第一层与所述第二层;第二信号连接孔,位于所述许多焊盘中最外行焊盘的外边,以电连接所述第一层与所述第二层;信号线,其一端连接于所述第一信号连接孔,其另一端连接于所述第二信号连接孔;以及连接于许多焊盘的信号线图案,该信号线图案在每一区块中沿同一方向画线,来自所述许多焊盘中位于最外行里边的焊盘的所述信号线图案通过所述第一信号连接孔、信号线、以及所述第二信号连接孔而布局。
根据本发明的印刷线路板,其中,所述许多焊盘的许多区块按所述矩阵每边一个地划分成四个区块,以及所述信号线图案按每个区块沿四个方向画线。
根据本发明的印刷线路板,其中,所述信号线图案按每个区块沿四个不同方向画线。
根据本发明的印刷线路板,其中,位于所述许多焊盘中最外行里边的焊盘通过提供给所述第一层的其他信号线而与所述第一信号连接孔相连。
根据本发明的印刷线路板,其中,位于所述许多焊盘中最外行里边的焊盘是位于所述许多焊盘中最里行上的焊盘。
根据本发明的印刷线路板,其中,组装在印刷线路板上的多端子器件具有排成矩阵的许多端子,其中心部分上的端子被除去并且对应于所述多端子器件的许多端子,把在所述第一层上排成矩阵的许多焊盘的中间部分的焊盘除去。
根据本发明的印刷线路板,其中,所述许多焊盘基本上构造成正圆形。
根据本发明的印刷线路板,其中,所述许多焊盘中的组装焊盘构造成不是正圆形的形状以便于在所述线路板上从所述组装焊盘上画线。
根据本发明的印刷线路板,其中,所述许多焊盘构造成椭圆形。
根据本发明的印刷线路板,其中,所述许多焊盘的椭圆形状安排成具有的椭圆扁平率趋向所述线路板外周边方向逐渐增大。
根据本发明的印刷线路板,其中,位于所述许多焊盘最外行里边的所述焊盘被置于所述许多焊盘的最里行。
根据本发明的印刷线路板,其中,为所述第二层提供的所述第一接地图案是包围所述第二信号线的形式。
根据本发明的印刷线路板,其中,所述第一接地图案在所述第二层上覆盖的区域对应于所述第一层上位于所述许多焊盘中最里行焊盘的里边的区域,以及在第二层上覆盖的区域对应于所述第一层上位于所述许多焊盘中最外行焊盘的外边的区域。
根据本发明的印刷线路板,进一步包括:第二接地图案,沿所述第一信号线布置在所述第一层上位于所述许多焊盘中最外行焊盘外边位置上;以及第三穿过连接装置,用于连接所述第二接地图案与所述第一接地图案。
根据本发明的印刷线路板,进一步包括:第二接地图案,沿所述第一信号线布置在所述第一层上位于所述许多焊盘中最外行焊盘外边位置上;第三接地图案,在所述第一层上覆盖位于所述许多焊盘中最里行焊盘里边的区域;以及提供给所述第一层的连接装置,用于连接所述第三接地图案与所述第二接地图案。
根据本发明的印刷线路板,进一步包括:第三接地图案,在所述第一层上覆盖位于所述许多焊盘中最里行焊盘里边的区域;以及提供给所述第一层的连接装置,用于连接所述第三接地图案与所述第二接地图案。
根据本发明的印刷线路板,进一步包括:提供给所述第二层的第一电源图案,它从中心电源图案分支出来;第二电源图案,布置在所述第一层上位于所述许多焊盘中最里行焊盘的里边;以及第四穿过连接装置,用于连接所述第一电源图案和所述第二电源图案。
根据本发明的印刷线路板,进一步包括:旁路电容,布置在所述第一电源图案与接地图案之间。
根据本发明的印刷线路板,其中,所述印刷线路板安装于一个电子设备上。
附图说明
从以下本发明优选实施例的描述中,本领域技术人员将能够看出除上述以外的其他目标和优点。在描述中将参照附图,附图构成描述的一部分并说明一个实例。该实例并非本发明各种实施方案的穷举,因此应参阅说明书后的权利要求书以确定本发明的范围。
图1显示根据本发明第一个实施例的双层印刷线路板中的一层的平面视图。
图2显示图1中表示的双层印刷线路板的平面视图。
图3示意性显示图1与图2中印刷线路板上信号线、电源线、地线及其他图案布局间和环路区域的关系的剖面视图。
图4显示根据本发明第二个实施例的双层印刷线路板中的一层的平面视图。
图5显示图4中表示的双层印刷线路板的平面视图。
图6示意性显示图4与图5中印刷线路板上信号线、电源线、地线及其他图案布局和环路区域间的关系的剖面视图。
图7显示根据本发明第三个实施例的双层印刷线路板中的一层的平面视图。
图8显示图7中表示的双层印刷线路板的平面视图。
图9显示具有图1所示的印刷线路板的电子设备的剖面视图。
图10以区块显示图1所示印刷线路板球栅阵列封装件组装位置上的许多焊盘。
图11显示图1所示印刷线路板一个区块中由许多焊盘当中自最外边一行、第二行及第三行所画出的信号线图案。
图12显示图1所示印刷线路板一个区块中由许多焊盘当中自最里面一行所画的信号线图案。
图13显示图12所示印刷线路板的背面状态。
图14显示说明图1所示印刷线路板一个区块中布置许多焊盘的方法。
图15显示常规使用的双层印刷线路板的平面视图,其上组装球栅阵列封装件。
图16显示图15所示常规印刷线路板的第二层的平面视图。
图17示意性显示图15与图16中常规印刷线路板上信号线、电源线、地线及其他图案布局和环路区域间的关系的剖面视图。
图18为对应图17所示印刷线路板的剖面视图,说明由于接地图案的破碎导致环路区域的变化。
具体实施方式
以下将参照附图描述根据本发明的实施例。
(第一个实施例)
图1显示根据本发明第一个实施例的双层印刷线路板的第一层,即表面层的平面视图。图2显示该双层印刷线路板的第二层,即背面的平面视图。图2为区分相互位置关系的透视图,用点线表示图1中的焊盘位置从而可以清楚地看出与焊盘的位置关系。
图1中,信号图案2,电源图案4,以及接地图案6用焊盘1进行连接,球栅阵列封装件组装于其上。
同时,对第一层,配置通孔3、5及7用于与图2所示第二层相连接。例如,分别形成通孔3、5、及7用于信号线21、电源图案4,以及接地图案6。
图2中,图1所示第一层借助通孔与第二层相连。例如,信号线21借助通孔3与第二层上的信号线8相连。同样,电源图案4借助通孔5与电源图案9相连,以及接地图案6借助通孔7与接地图案10相连。此处,标号11指示一个组装于电源图案9与接地图案10之间的旁路电容的焊盘。
图2中,信号线8从通孔3延伸至通孔22,通孔22构造成与第一层上的信号图案连接。第一层上的通孔22布置在装配球栅阵列封装件处的最外边焊盘的稍微向外边的位置。
由此,可以在第二层上形成包围信号线8与通孔3和22的接地图案10,使接地图案10仅具有较小的破碎部分而基本上呈现一个理想的平面图案。
如图2所示,所有与球栅阵列封装件组装位置上最内部的焊盘相连的信号线,均按信号线8的同样方法构造。然而,在此,本发明不局限于这种构造。例如,可以将许多条信号线汇集到一起,由接地图案将其周边包围。
图3印刷线路板的剖面视图示意性显示图1与图2中印刷线路板上信号线、电源线、地线及其他图案布局与环路区域间的关系。
如图2所示,接地图案10布置在每个信号管脚的附近,且其结构使得只含较小量的碎片。因此,不可能象图18中所示环路G那样招致环路面积增大。同时,IC附近接地图案109只含较小量破碎,从而电感变小了,而且,地线抖跳的影响减小了。
此外,由中心电源图案107分支出来的电源图案108(图2中电源图案9),具有适当的电感值。而通过旁路电容104(与图2所示用于旁路电容的焊盘11相连接的电容)高频电流被有效隔离。因此,可以减小不必要的辐射噪声。
上述效果可通过使用按此布局的双层印刷线路板获得。由此,可以低成本制造第一个实施例的轻型印刷线路板。
(第二个实施例)
图4显示根据本发明第二个实施例的双层印刷线路板的第一层,即表面层的平面视图。图5显示该双层印刷线路板的第二层,即背面的平面视图。第二个实施例的结构基本与第一个实施例相同。因此,相同部分注以相同标号,不再详细描述。
根据第二个实施例,图4中印刷线路板的表面上,即第一层上,在栅阵列封装组装的位置上最外边焊盘的外边,许多接地图案14平行于信号线布置成填补空隙空间。如图5所示,这些接地图案借助通孔15与第二层,即印刷线路板的背面的接地图案10电连接。
图6为根据第二个实施例的印刷线路板的剖面视图,示意性地显示印刷线路板上信号线、电源线、地线及其他图案布局和环路区域间的关系。
如同第一个实施例,接地图案10布置在每一个信号管脚的附近使形成的结构破碎部分较小。因此,不可能招致增大如图18所示的环路区域G。还有,接地图案109接近IC的破碎部分很小。结果,电感变得较小,地线抖跳的影响也变得较小。同时,从中心电源图案107分支出来的电源图案108具有适当的电感值。因此,通过旁路电容104有效地隔离了高频电流,于是减小了不必要的辐射噪声。
按照第二个实施例,它进一步构造成将第一层上,即印刷线路板的表面层上布置成接近信号图案的接地图案14,借助通孔15与第二层,即印刷线路板背面的接地图案10相连接。结果,环路面积F变得更小以相应减小不必要的辐射噪声。
(第三个实施例)
图7显示根据本发明第三个实施例的双层印刷线路板的第一层,即表面层的平面视图。图8显示该双层印刷线路板第二层,即背面的平面视图。第三个实施例的结构基本上与第二个实施例相同。因此,相同的部分注以相同的标号,详细描述在此从略。
根据第三个实施例,图7中印刷线路板的第一层,即表面层上将接地图案17重新布局。通过接地图案17,将布置成平行于信号线的一部分接地图案14与布置在用于栅阵列封装件连接的最内部接线的里边的接地图案6连接。
通过这种布局结构,使接地功能更强。
在此,图9显示具有上述每一个实施例所示的印刷线路板的电子设备的剖面视图。
图9中,标号200表示一个双层印刷线路板,双层印刷线路板200与上述每一个实施例所示的双层印刷线路板具有相同结构。球栅阵列封装型IC 201组装于其上。此外,IC 202组装于双层印刷线路板200,它对应图3所示IC 102。在双层印刷线路板200的底面,组装片状电容203与片状电容204。片状电容203是用于IC 201的旁路电容,焊接于用于图2所示的焊盘11的旁路电容。片状电容204是用于IC 202的旁路电容。在此,除上述以外,双层印刷线路板200还有许多其他组装元件。而在图9中,省略其表示。
标号207表示电子设备的金属外壳。金属外壳207是构成电子设备的一部分框架。对此外壳,固定一个支持部件205以安装印刷线路板。双层印刷线路板200通过螺丝206固定于支持部件205。
对于电子设备,每个国家有一套规定不允许产生的不必要辐射噪声超过一个特定水平。图9所示的电子设备能够实现产生较低的噪声,即使屏蔽电磁波方面有轻微缺陷。
换句话说,来自电子设备的不必要辐射噪声从印刷线路板直接辐射出来,或者由印刷线路板产生的噪声传送至电缆,由电缆辐射出来。例如,做此布局,则噪声源被金属外壳包围,从而不允许不必要辐射噪声外泄,或者为此目的采取其他措施。尽管如此,金属外壳因诸如抵消温度升高等种种原因提供有开口,而不必要辐射噪声可以从此开口泄露。实际情况是应当给予更多的考虑对付噪声的产生。
在此,使用本发明组装在电子设备上的双层印刷线路板200,不仅直接产生于双层印刷线路板200的不必要辐射噪声变得较小,而且,稳定了双层印刷线路板200的电源与地线。于是,传送至电缆的噪声也变得较小致使从电缆辐射的噪声相应较小。结果,可以实现将由电子设备可能产生的不必要辐射噪声抑制到极小量。
在此,图9显示的电子设备使用了双层印刷线路板,但是层数不必局限于此一种。外壳207的材料为金属,但是材料也不必局限于金属。可以使用塑料或复合材料。双层印刷线路板200的安装方法也不必局限于使用螺丝之类。
现在,将要描述从上述每一个实施例涉及的每张附图所示的双层印刷线路板栅阵列型封装件组装位置上画出信号线图案。
换句话说,当栅阵列封装件组装于双层印刷线路板时,如果想要从栅阵列封装件的组装表面上排成矩阵的许多焊盘画出信号线图案,则印刷线路板的整个布线图案通常变得极其复杂。
因此,根据本发明,希望通过从栅阵列型封装件的组装表面上排成矩阵的许多焊盘中整齐地画出信号线图案以尽量简化印刷线路板上整个布线图案。
为达此目的,设计本发明时仔细留意了从排成矩阵的许多焊盘当中画出信号线图案的整齐性。为实现这种整齐画线,矩阵中的许多焊盘被划分成一个个区块,含有如此分块的许多焊盘的信号线图案在每一区域中沿同一方向划线。
首先,参阅图10,将要描述栅阵列型封装件的组装表面上排成矩阵的许多焊盘1的区块布局。
图10中,排成矩阵的许多焊盘1从最外边一行至最里边一行布置成四行,并被辐射状划分为四个区块,A、B、C与D、区块A、B、C与D的每一个是通过最外行上的焊盘1A1,1B1,1C1与1D1,从最外行数第二行的焊盘1A2,1B2,1C2与1D2,从最外行数第三行的焊盘1A3,1B3,1C3与1D3,以及从最外数第四行,即最里行的焊盘1A4,1B4,1C4与1D4而形成的。
然后,参阅图11至图13,将要描述从划分成区块的许多焊盘当中按每一区块沿同一方向画出信号线图案2。
图11中,排成四行的矩阵中的许多焊盘1的最外行上的焊盘1A1、1B1、1C1与1D1具有信号线图案2A1、2B1、2C1及2D1,这些图案沿向外方向并不再改变。矩阵中从许多焊盘的最外行起第二行焊盘1A2、1B2、1C2及1D2同样具有沿向外方向的信号线图案2A2、2B2、2C2及2D2。而相邻两个形成一对,从最外行上的焊盘1A1、1B1、1C1及1D1之间提供出沿向外方向的信号线图案2A2、2B2、2C2、及2D2。同样,矩阵中的许多焊盘从最外行起第三行焊盘1A3、1B3、1C3及1D3同样具有沿向外方向的信号线图案2A3、2B3、2C3,及2D3。而相邻两个形成一对,从最外行上的焊盘1A1、1B1、1C1及1D1之间提供出沿向外方向的信号线图案2A3、2B3、2C3及2D3。
第三行信号线图案2A3、2B3、2C3、及2D3提供在最外行上焊盘1A1、1B1、1C1及1D1之间第二行信号线图案2A2、2B2、2C2及2D2不存在的那些焊盘之间。于是,在最外行上焊盘1A1、1B1、1C1、及1D1之间,第三行信号线图案2A3、2B3、2C3、及2D3,与第二信号线图案2A2、2B2、2C2、及2D2交替分布。
由于自第三行的信号线图案2A3、2B3、2C3、及2D3,与自第二行的信号线图案2A2、2B2、2C2、及2D2分布在最外行上的焊盘1A1、1B1、1C1及1D1之间,因此很难将矩阵中许多焊盘1的发自最里行上的焊盘1A4、1B4、1C4及1D4的信号线图案2A4、2B4、2C4、及2D4分布到最外行上的焊盘1A1、1B1、1C1及1D1之间。
因此,如图12所示,在最里行焊盘1A4、1B4、1C4及1D4附近,例如里边,布置第一通孔3A、3B、3C及3D。随后,在最外行焊盘1A1、1B1、1C1及1D1的外边,布置第二通孔22A、22B、22C、及22D。第一通孔3A、3B、3C及3D,与第二通孔22A、22B、22C、及22D穿过第一层与第二层之间。然后如图13所示,在第一通孔3A、3B、3C及3D与第二通孔22A、22B、22C、及22D之间提供信号线8A、8B、8C、及8D。信号线8A、8B、8C、及8D的一端分别连接于第一通孔3A、3B、3C、及3D,另一端分别连接于第二通孔22A、22B、22C、及22D。
以此方法,自矩阵中许多焊盘1的最里行上焊盘1A4、1B4、1C4及1D4的信号线图案2A4、2B4、2C4及2D4,通过第一通孔3A、3B、3C、及3D,与信号线8A、8B、8C、及8D,与第二通孔22A、22B、22C、及22D而配备。由此,来自划分成区块的许多焊盘的信号线图案在每一区块中方向一致。在此,第一通孔3A、3B、3C、与3D通过利用信号线21A、21B、21C与21D而与最里行上的焊盘1A4、1B4、1C4与1D4相连。
如上所述,许多焊盘如图10辐射状划分为四个区块以便每一区块中沿同一方向画信号线。然而,本发明不必局限于四个区块的划分。可以考虑将许多焊盘划分成如图14所示的区块。
换句说话,当将许多焊盘划分成四个区块时,那些可以严格在每一区块沿同一方向画线的是区块a、b、c及d中的焊盘。存在于区块a、b、c、及d之间的空间ab、bc、cd及da上的焊盘可以安排到属于a、b、c及d相邻区块中的任一个。例如,可以这样安排区块结构使得空间ab与da上的焊盘归入区块a,然后,空间bc及cd上的焊盘归入区块c,或者空间ab上的焊盘归入区块a,空间bc上的焊盘归入区块b,空间cd上的焊盘归入区块c,空间da上的焊盘归入区块d,或者空间ab与da上的焊盘归入区块a,空间bc上的焊盘归入区块b,空间cd上的焊盘归入区块d,或者空间ab与da上的焊盘归入区块a,空间bc上的焊盘归入区块b,空间cd上的焊盘归入区块c。
此外,根据上述每一个实施例,第一层与第二层借助通孔相连接。然而,连接不必局限于此。可以将第一层与第二层通过将它们电连接的信号连接孔连接起来。例如,通路孔可用作这种连接。
同时,根据上述每一个实施例,自矩阵中许多焊盘的最里行焊盘上的信号线图案通过通孔与信号线,以及第二通孔而布局。然而,本发明不限于此。可以将位于最外行焊盘里面的信号线图案通过第一通孔与信号线,以及第二通孔而布局。
根据上述每一个实施例,印刷线路板上多端子器件栅阵列封装件位置上矩阵中许多焊盘的每一个基本构造成圆形。本发明不限于此。例如,可以构造每一个焊盘成椭圆形而不是正圆形以便于从焊盘上画线。还有,可以设置焊盘的椭圆形具有的扁平度趋于基板***过程中逐渐变大。
如上所述,本发明的印刷线路板至少具有第一与第二层,具有排成矩阵的许多端子的多端子器件组装于其上,该印刷线路板包括在第一层上排成矩阵并划分成许多区块的许多焊盘,从而多端子器件的每一个端子可以相应地连接;信号线图案与许多焊盘相连并且在每一区块中沿同一方向画出;第一信号连接孔连接在许多焊盘中位于最外行里边的焊盘上,它将第一层与第二层电连接;第二信号连接孔位于许多焊盘中最外行焊盘的外边,它将第一层与第二层电连接;且信号线具有一端连接于第一信号连接孔,其另一端连接于第二信号连接孔。于是,自许多焊盘中位于最里行焊盘的信号线图案通过第一信号连接孔,信号线,以及第二信号连接孔而布局。由此,信号线的布线图案可以从栅阵列型封装件的安装表面上排成矩阵的许多焊盘当中整齐画出,从而可以提供一种能够容易连线,不需增加层数或设置复杂布线的印刷线路板。
同时,通过接地图案包围信号线的布局,可以保护回流电流的接地通道,由此使电流回路较小以减小不必要辐射。同时,可以使多端子器件附近的接地图案破碎部分较小。由此,使地线抖跳与反射的影响相应较小。
Claims (19)
1.一种印刷线路板,至少具有第一层与第二层,带有排成矩阵的许多端子的多端子器件组装于其上,包括:
划分成多个区块的许多焊盘,在所述第一层上排成矩阵,以相应地连接所述多端子器件的每一端子;
第一信号连接孔,连接在所述许多焊盘中位于最外行里边的焊盘上,以电连接所述第一层与所述第二层;
第二信号连接孔,位于所述许多焊盘中最外行焊盘的外边,以电连接所述第一层与所述第二层;
信号线,其一端连接于所述第一信号连接孔,其另一端连接于所述第二信号连接孔;以及
连接于许多焊盘的信号线图案,该信号线图案在每一区块中沿同一方向画线,来自所述许多焊盘中位于最外行里边的焊盘的所述信号线图案通过所述第一信号连接孔、信号线、以及所述第二信号连接孔而布局。
2.根据权利要求1的印刷线路板,其中,所述许多焊盘的多个区块按所述矩阵的每条边划分成四个区块,并且所述信号线图案按每个区块沿四个方向画线。
3.根据权利要求1的印刷线路板,其中,所述信号线图案按每个区块沿四个不同方向画线。
4.根据权利要求1的印刷线路板,其中,位于所述许多焊盘中最外行里边的焊盘通过提供给所述第一层的其他信号线而与所述第一信号连接孔相连。
5.根据权利要求1的印刷线路板,其中,位于所述许多焊盘中最外行里边的焊盘是位于所述许多焊盘中最里行上的焊盘。
6.根据权利要求1的印刷线路板,其中,组装在印刷线路板上的多端子器件具有排成矩阵的许多端子,其中心部分上的端子被除去,并且对应于所述多端子器件的许多端子,把在所述第一层上排成矩阵的许多焊盘中的中间焊盘除去。
7.根据权利要求1的印刷线路板,其中,所述许多焊盘基本上构造成正圆形。
8.根据权利要求1的印刷线路板,其中,所述许多焊盘中的组装焊盘构造成不是正圆形的形状以便于在所述线路板上从所述组装焊盘画出布线。
9.根据权利要求8的印刷线路板,其中,所述许多焊盘构造成椭圆形。
10.根据权利要求9的印刷线路板,其中,所述许多焊盘的椭圆形状安排成具有的椭圆扁平率趋向所述线路板外周边方向逐渐增大。
11.根据权利要求1的印刷线路板,其中,位于所述许多焊盘中最外行里边的所述焊盘被置于所述许多焊盘的最里行。
12.根据权利要求1的印刷线路板,其中,以包围所述第二信号线的形式为所述第二层提供第一接地图案。
13.根据权利要求12的印刷线路板,其中,所述第一接地图案在所述第二层上覆盖对应于所述第一层上位于所述许多焊盘中最里行焊盘的里边的区域的区域,以及对应于所述第一层上位于所述许多焊盘中最外行焊盘的外边的区域的区域。
14.根据权利要求12的印刷线路板,进一步包括:
第二接地图案,沿所述第一信号线布置在所述第一层上位于所述许多焊盘中最外行焊盘外边的区域上;以及
第三穿过连接装置,用于连接所述第二接地图案与所述第一接地图案。
15.根据权利要求12的印刷线路板,进一步包括:
第二接地图案,沿所述第一信号线布置在所述第一层上位于所述许多焊盘中最外行焊盘外边的区域上;
第三接地图案,覆盖所述第一层上位于所述许多焊盘中最里行焊盘里边的区域;以及
提供给所述第一层的连接装置,用于连接所述第三接地图案与所述第二接地图案。
16.根据权利要求14的印刷线路板,进一步包括:
第三接地图案,覆盖所述第一层上位于所述许多焊盘中最里行焊盘里边的区域;以及
提供给所述第一层的连接装置,用于连接所述第三接地图案与所述第二接地图案。
17.根据权利要求12的印刷线路板,进一步包括:
提供给所述第二层的第一电源图案,它从中心电源图案分支出来;
第二电源图案,布置在所述第一层上位于所述许多焊盘中最里行焊盘的里边;以及
第四穿过连接装置,用于连接所述第一电源图案和所述第二电源图案。
18.根据权利要求17的印刷线路板,进一步包括:
旁路电容,布置在所述第一电源图案与接地图案之间。
19.根据权利要求12的印刷线路板,其中,所述印刷线路板安装于一个电子设备上。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31296399A JP2001135898A (ja) | 1999-11-02 | 1999-11-02 | プリント配線板 |
JP312963/1999 | 1999-11-02 | ||
JP2000292146A JP3658304B2 (ja) | 2000-09-26 | 2000-09-26 | プリント配線板 |
JP292146/200 | 2000-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1297323A CN1297323A (zh) | 2001-05-30 |
CN1196385C true CN1196385C (zh) | 2005-04-06 |
Family
ID=26567395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001337300A Expired - Fee Related CN1196385C (zh) | 1999-11-02 | 2000-11-02 | 印刷线路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6489574B1 (zh) |
EP (1) | EP1098555B1 (zh) |
CN (1) | CN1196385C (zh) |
DE (1) | DE60039569D1 (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US7259336B2 (en) * | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
US8125087B2 (en) * | 2001-02-20 | 2012-02-28 | Intel Corporation | High-density flip-chip interconnect |
JP3969020B2 (ja) | 2001-06-15 | 2007-08-29 | 株式会社デンソー | 半導体集積回路装置 |
TW545091B (en) * | 2002-06-04 | 2003-08-01 | Via Tech Inc | Power plane with power blocks having an arc-shaped boundary |
US20040061241A1 (en) * | 2002-09-30 | 2004-04-01 | Osburn Edward P. | Semiconductor device power interconnect striping |
US7005736B2 (en) | 2002-09-30 | 2006-02-28 | Intel Corporation | Semiconductor device power interconnect striping |
US7816247B2 (en) | 2003-02-25 | 2010-10-19 | Broadcom Corporation | Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations |
US6916995B2 (en) * | 2003-02-25 | 2005-07-12 | Broadcom Corporation | Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing |
TWM244562U (en) * | 2003-07-21 | 2004-09-21 | Via Tech Inc | Ground shield structure |
TWI245378B (en) * | 2003-11-05 | 2005-12-11 | Advanced Semiconductor Eng | Substrate for use in forming electronic package |
US7153723B1 (en) * | 2003-12-04 | 2006-12-26 | Emc Corporation | Method of forming a ball grid array device |
TW200704323A (en) * | 2005-07-01 | 2007-01-16 | Lite On It Corp | Printed circuit board |
JP4844080B2 (ja) * | 2005-10-18 | 2011-12-21 | 日本電気株式会社 | 印刷配線板及びその電源雑音抑制方法 |
KR100744143B1 (ko) * | 2006-07-27 | 2007-08-01 | 삼성전자주식회사 | 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치 |
JP2008262989A (ja) * | 2007-04-10 | 2008-10-30 | Toshiba Corp | 高周波回路基板 |
KR101831692B1 (ko) | 2011-08-17 | 2018-02-26 | 삼성전자주식회사 | 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템 |
JP5861868B2 (ja) * | 2011-11-04 | 2016-02-16 | ソニー株式会社 | 電子回路および電子回路の製造方法 |
KR20160102769A (ko) * | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 전자 장치의 노이즈 감소 장치 |
JP2022017605A (ja) * | 2018-10-25 | 2022-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
JP6883874B2 (ja) * | 2019-05-31 | 2021-06-09 | エイテックス株式会社 | 面発光装置用プリント配線基板および面発光装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136098A (ja) * | 1985-12-09 | 1987-06-19 | 富士通株式会社 | 高密度配線基板 |
US5545923A (en) * | 1993-10-22 | 1996-08-13 | Lsi Logic Corporation | Semiconductor device assembly with minimized bond finger connections |
US5777277A (en) | 1995-09-21 | 1998-07-07 | Canon Kabushiki Kaisha | Printed circuit board |
TW353223B (en) * | 1995-10-10 | 1999-02-21 | Acc Microelectronics Corp | Semiconductor board providing high signal pin utilization |
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
JPH09305278A (ja) * | 1996-05-15 | 1997-11-28 | Alps Electric Co Ltd | 回路基板及びそれを用いたキーボード装置 |
US5955704A (en) * | 1996-11-21 | 1999-09-21 | Dell U.S.A., L.P. | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system |
US5859474A (en) * | 1997-04-23 | 1999-01-12 | Lsi Logic Corporation | Reflow ball grid array assembly |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
JP3466443B2 (ja) * | 1997-11-19 | 2003-11-10 | 新光電気工業株式会社 | 多層回路基板 |
JP3380151B2 (ja) * | 1997-12-22 | 2003-02-24 | 新光電気工業株式会社 | 多層回路基板 |
US6064113A (en) * | 1998-01-13 | 2000-05-16 | Lsi Logic Corporation | Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances |
US6285560B1 (en) * | 1999-09-20 | 2001-09-04 | Texas Instruments Incorporated | Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified |
-
2000
- 2000-11-01 EP EP00309666A patent/EP1098555B1/en not_active Expired - Lifetime
- 2000-11-01 DE DE60039569T patent/DE60039569D1/de not_active Expired - Lifetime
- 2000-11-01 US US09/702,763 patent/US6489574B1/en not_active Expired - Lifetime
- 2000-11-02 CN CNB001337300A patent/CN1196385C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1098555B1 (en) | 2008-07-23 |
CN1297323A (zh) | 2001-05-30 |
DE60039569D1 (de) | 2008-09-04 |
US6489574B1 (en) | 2002-12-03 |
EP1098555A2 (en) | 2001-05-09 |
EP1098555A3 (en) | 2005-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1196385C (zh) | 印刷线路板 | |
CN1177329C (zh) | 双向非固态阻抗受控的参考平面及其形成方法 | |
US7554040B2 (en) | Printed circuit board and soldering method and apparatus | |
CN1218386C (zh) | 芯片大小插件、印刷电路板、和设计印刷电路板的方法 | |
CN1805657A (zh) | 配线电路基板 | |
CN1700843A (zh) | 基板接合构件和采用其的三维连接结构体 | |
CN1681374A (zh) | 三维装配结构及其制造方法 | |
CN1573389A (zh) | 光模组及其制造方法、光通信装置、电子设备 | |
CN1722784A (zh) | 图像拾取装置和照相机模块 | |
CN100343989C (zh) | 集成电路芯片组件 | |
CN101066003A (zh) | 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法 | |
CN1574608A (zh) | 温度补偿晶体振荡器 | |
CN1670580A (zh) | 半导体芯片和利用其的显示设备 | |
CN1650426A (zh) | 半导体装置及叠层型半导体装置 | |
CN1577840A (zh) | 半导体器件的堆叠封装 | |
CN1292625C (zh) | 印刷电路板、组合衬底、印刷电路板制造方法和电子装置 | |
CN1822357A (zh) | 半导体器件封装及其制造方法和半导体器件 | |
US10687414B2 (en) | Circuit board | |
CN1805651A (zh) | 电路布线复合基板 | |
CN101052274A (zh) | 电路板 | |
CN1866555A (zh) | 发光二极管芯片封装体及其封装方法 | |
CN1229862C (zh) | 布线基板及其制造方法、电子部件和电子仪器 | |
US8803310B1 (en) | Embedded electronic device package structure | |
JP2011049378A (ja) | 多層基板および電子機器 | |
CN1207597C (zh) | 光导纤维模块引线架和光导纤维模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050406 Termination date: 20141102 |
|
EXPY | Termination of patent right or utility model |